



Arhitectura sistemelor de calcul

- Prelegerea 11 -
3-DS (Procesoare)

Ruxandra F. Olimid

Facultatea de Matematică și Informatică
Universitatea din București

Cuprins


1. Definiție
2. Reprezentarea instrucțiunilor în calculator
3. Implementare (I)

3-DS (Procesoare)

- Introducem încă un *ciclu* la sistemele cu 2 cicluri (2-DS) și obținem sistemele *3-DS* care introduc un grad sporit de autonomie
- Închiderea celui de-al treilea ciclu peste un 2-DS se poate realiza:
 - ✓ printr-un ciclu care implică pur circuite combinaționale (0-DS)
 - ✓ printr-un ciclu care implică memorie (1-DS)
 - ✓ printr-un ciclu care implică un automat (2-DS)
- Un exemplu cunoscut de *3-DS* este *procesorul*
- Vom studia procesorul MIPS din clasa RISC, prezentat pe larg în [COD]

Implementare (I)

- Vom studia procesorul MIPS din clasa RISC, prezentat pe larg în cartea suport a cursului:




[COD] D. Patterson and J. Hennessy, Computer Organisation and Design

Implementare (I)

- Restricționăm studiul la o variantă simplificată a MIPS care implementează o parte din setul total de instrucțiuni:
 - ✓ instrucțiuni de lucru cu memoria: `load (lw)` și `store (sw)`
 - ✓ instrucțiuni aritmetice și logice: `add`, `sub`, `and`, `or`, `slt`
 - ✓ instrucțiuni condiționale: `beq`, `j`
- *Întrebare:* Ce înseamnă *setul de instrucțiuni*?
- *Răspuns:* Setul de instrucțiuni reprezintă totalitatea comenzilor înțelese de processor. Am studiat la laborator clasificarea procesoarelor ca *CISC* (Complex Instruction Set Computer) sau *RISC* (Reduced Instruction Set Computer), în funcție de complexitatea instrucțiunilor.

Implementare (I)

- *Întrebare:* Ce înseamnă lw ? Dar sw ?
- *Răspuns:* lw = load word; sw = store word



Implementare (I)

- Instrucțiunile considerate pentru implementare acoperă cele 3 formate posibile:
 - ✓ format *R* (add, sub, and, or, slt)
 - ✓ format *I* (lw, sw, beq)
 - ✓ format *J* (j)

Reprezentarea instrucțiunilor în calculator


- Instrucțiunile sunt stocate în binar; fizic, sunt secvențe de semnale înalte (1) sau joase (0)
- O instrucțiune MIPS32 ocupă **32 de biți (4 locații de memorie sau 1 word)**
- Regiștrii se reprezintă în instrucțiune pe **5 biți** (sunt 32 de regiștrii generali, numerotați de la 0 la 31)
- *Exemplu:* `$s1 = $17; $s2 = $18; $s3 = $19`, deci:

`add $s1, $s2, $s3` , devine `add $17, $18, $19`


Reprezentarea instrucțiunilor în calculator

- *Formatul instrucțiunii* este modul de reprezentare al instrucțiunii prin spargerea în câmpuri cu semnificație pentru procesor
- Pentru MIPS32, instrucțiunile respectă unul dintre următoarele 3 formate :


Formatul R



Formatul I



Formatul J



Reprezentarea instrucțiunilor în calculator

- **op** = **operația de bază** (opcod)
 - În cazul instrucțiunilor în format R, op este întotdeauna 000000
 - În cazul instrucțiunilor în format J, op este întotdeauna de forma 00001x, cu x cifră binară
 - În cazul instrucțiunilor în format I, op diferă, însă nu este niciodată de forma 000000, 00001x sau 0100xx, cu x cifră binară
- **rs** = **registru sursă** – registrul care conține primul argument
- **rt** = **registru sursă** – registrul care conține al doilea argument (în cazul instrucțiunilor în format R) sau **registru destinație** (în cazul instrucțiunilor în format I)
- **rd** = **registru destinație** – registrul în care se stochează rezultatul obținut în urma operației
- **shamt** = **shift amount** – folosit la operațiile de deplasare (shiftare)
- **func** = **funcție** – combinată cu op indică operația/funcția care se aplică
- **address** = **adresă**
- **imm** = **valoare imediată**

Reprezentarea instrucțiunilor în calculator

add \$s1, \$s2, \$s3

add rd, rs, rt

0	rs	rt	rd	0	0x20
6	5	5	5	5	6

Instrucțiune: add \$17, \$18, \$19

Hex: 0x02538820

[COD]

Binar: 0000 0010 0101 0011 1000 1000 0010 0000

Format R: **000000 10010 10011 10001 00000 100000**

op = 000000	(format R)
rs = 10010	(\$18 = \$s2)
rt = 10011	(\$19 = \$s3)
rd = 10001	(\$17 = \$s1)
shamt = 00000	(nu se face shiftare)
func = 100000	(adunare)

Reprezentarea instrucțiunilor în calculator

slt \$s5, \$s6, \$s7

slt rd, rs, rt

0	rs	rt	rd	0	0x2a
6	5	5	5	5	6

Instrucțiune: slt \$21, \$22, \$23

Hex: 0x02d7a82a

[COD]

Binar: 0000 0010 1101 0111 1010 1000 0010 1010

Format R: 000000 10110 10111 10101 00000 101010

op = 000000	(format R)
rs = 10110	(\$22 = \$s6)
rt = 10111	(\$23 = \$s7)
rd = 10101	(\$21 = \$s5)
shamt = 00000	(nu se face shiftare)
func = 101010	(set on less than)

Reprezentarea instrucțiunilor în calculator

lw \$t1, 4(\$t0)

lw rt, address

0x23	rs	rt	Offset
6	5	5	16

Instrucțiune: lw \$9, 4(\$8)

[COD]

Hex: 0x8d090004

Binar: 1000 1101 0000 1001 0000 0000 0000 0100

Format I: 100011 01000 01001 000000000000000100

op = 100011 (format I, load word)

rs = 01000 (\$8 = \$t0)

rt = 01001 (\$9 = \$t1)

imm = 000000000000000100 (offset față de adresa din \$t1)

Reprezentarea instrucțiunilor în calculator

beq \$t1, \$zero, sfarsit

[sfarsit este o eticheta din program]

beq rs, rt, label

4	rs	rt	Offset
6	5	5	16

Instrucțiune: beq \$9, \$0, 28

[COD]

Hex: 0x11200007

Binar: 0001 0001 0010 0000 0000 0000 0000 0111

Format I: 000100 01001 00000 000000000000000111

op = 000100 (format I, branch on equal)

rs = 01001 (\$9 = \$t1)

rt = 00000 (\$0 = \$zero)

imm = 000000000000000111 (salt cu 28 locatii de memorie,
adica 7 instructiuni)


[Vom analiza ulterior cum se interpreteaza de fapt campul offset / imm pe
implementarea procesorului]

Reprezentarea instrucțiunilor în calculator

j sfarsit

[sfarsit este o eticheta din program]

j target



Instrucțiune: j 0x0040002c

[COD]

Hex: 0x0810000b

Binar: 0000 1000 0001 0000 0000 0000 0000 1011

Format J: 000010 0000010000000000000000001011

op = 000010 (format J)

address = 00000100000000000000000001011

(salt la adresa indicata)

[Nota: singurele 2 instructiuni de tip J sunt j (op=000010) si jal (op = 000011)]

[Vom analiza ulterior cum se interpreteaza de fapt campul address pe implementarea procesorului]

Reprezentarea instrucțiunilor în calculator

sll \$t1, \$t2, 2

- *Întrebare:* Ce știți despre această instrucțiune? Completați pe modelul exemplelor anterioare informațiile pe care le puteți deduce.

Reprezentarea instrucțiunilor în calculator

sll \$t1, \$t2, 2

sll rd, rt, shamt

0	rs	rt	rd	shamt	0
6	5	5	5	5	6

Instrucțiune: sll \$9, \$10, 2

Hex: 0x000a4880

[COD]

Binar: 0000 0000 0000 1010 0100 1000 1000 0000

Format R: 000000 00000 01010 01001 00010 000000

op = 000000	(format R)
rs = 00000	(\$0 = \$zero)
rt = 01010	(\$10 = \$t2)
rd = 01001	(\$9 = \$t1)
shamt = 00010	(se face shiftare cu 2)
func = 000000	(shift left logical)

Implementare (I)

- *Întrebare:* Unde se încarcă instrucțiunile unui program?
- *Răspuns:* În zona de memorie de instrucțiuni (text segment)

```
.data                # declaratii date (memoria de date)
...
.text                # identifică porțiuni cu instrucțiuni
                     # (memoria de instructiuni)
...
main:                # eticheta marcând punctul de start
...


li $v0, 10           # terminarea executiei programului
syscall
```

Implementare (I)

- *Întrebare:* Cum se decide care este următoarea instrucțiune care va fi executată?
- *Răspuns:* Dacă nu există salt, instrucțiunile se execută secvențial. Registrul special *PC* (*P*rogram *C*ounter) conține adresa următoarei instrucțiuni care va fi executată.
- *Întrebare:* Cu cât se incrementează PC pentru a trece la instrucțiunea următoare (fără să se considere salt)?
- *Răspuns:* Cu 4 pentru că o instrucțiune MIPS32 ocupă 32 de biți, adică 4 locații de memorie.


Implementare (I)

- O primă privire simplă de ansamblu (fără menționarea semnalelor de control și toate funcționalitățile):




Extragerea instrucțiunii

- Pentru **extragerea unui instrucțiuni și trecerea la instrucțiunea următoare** sunt necesare:
 - ✓ **Memoria de instrucțiuni**: locul unde se păstrează instrucțiunile
 - ✓ **PC** (Program Counter): registrul special care indică instrucțiunea următoare care va fi executată
 - ✓ **Adder**: dacă nu se realizează salt, trecerea la următoarea instrucțiune se face prin adunare cu 4



Instrucțiuni aritmetice / logice

- Pentru **instrucțiunile aritmetice și logice** (în format **R**) sunt necesare:
 - ✓ **File Register:** pentru cei 2 regiștrii operanzi și 1 registru destinație
 - ✓ **ALU:** pentru realizarea operației aritmetice sau logice și obținerea rezultatului




[Pentru mai multe informații despre File Register și ALU vezi prelegerile anterioare]

[COD]

Instrucțiuni load / store



- Pentru **instrucțiunile load și store** (în format I) sunt necesare:
- ✓ **Memoria de date:** locul unde se păstrează datele și de unde sunt preluate valorile pentru încărcare în regiștrii sau unde sunt stocate valorile preluate din regiștrii
 - ✓ **Sign Extend:** o componentă care realizează extinderea cu semn de la 16 la 32 de biți (momentan nu apare pe schemă)



Instrucțiuni load / store


➤ *Întrebare:* Unde ar trebui să apară componenta Sign Extended?

Hint:



➤ *Răspuns:* Pentru a calcula adresa offset(rs), ALU realizează suma rs + offset

`lw $t1, 4($t0)`



Instrucțiuni condiționate (beq)


Implementare (I)

Pornim de la schema simplă și introducem câteva elemente suplimentare:

- **MUX:** multiplexoare pentru selectarea unei intrări acolo unde sunt mai multe posibile; exemple:
 - ✓ operandul al doilea din ALU poate fi valoarea dintr-un registru pentru `add` sau offsetul pentru `lw` și `sw`;
 - ✓ valoarea PC poate să fie `PC + 4` pentru instrucțiuni necondiționate sau când condiția de salt nu este îndeplinită sau `(PC+4) + 4 offset` când condiția de salt este îndeplinită)
- **semnale de control:** detaliate în slide-urile următoare
- **biții exacti ai instrucțiunii** care sunt folosiți în diferite etape (pe diferite circuite); exemple:
 - ✓ **Instruction [15:0]** sunt ultimii 16 biți din formatul instrucțiunii, adică biții de adresă pentru `lw/sw` și `beq`;
 - ✓ **Instruction [25:21]** sunt biții pe care se reprezintă în binar primul registru sursă pentru `add`

Implementare (I)

- O primă implementare, fără instrucțiunea j și unitate centralizată de control:



Unitatea de control

- *PCSrc* : selectează sursa PC (0 dacă nu se face salt; 1 dacă se face salt)
- *RegWrite* : indică dacă se permite scrierea în regiștrii (1 pentru scriere, 0 altfel)
- *MemWrite* : indică dacă se permite scrierea în memorie (1 pentru scriere, 0 altfel)
- *MemRead* : indică dacă se permite citirea din memorie (1 pentru citire, 0 altfel)
- *ALUSrc* : indică sursa celui de-al doilea operand în ALU
- *RegDst* : indică sursa registrului destinație în ALU
- *MemtoReg* : indică sursa valorii scrise în registrul destinație (0 pentru rezultatul ALU, 1 pentru valoarea citită din memorie)
- *ALUOp* : indică operația efectuată de ALU, detaliată ulterior

Unitatea de control

- Am stabilit într-o prelegere anterioară unitatea de control a ALU:

ALU operation	Operație
0000	and
0001	or
0010	add
0110	subtract
1100	nor
0111	set on less than

ALUOp	Operație	Utilizare
00	add	lw, sw
01	subtract	beq
10	func Instruction[5:0]	Instr.logice si aritmetice

- Introducem acum doar 2 biți de control (*ALUOp*) care indică direct operația (00, 01) sau aceasta depinde de operația codată în instrucțiune (10)

Unitatea de control

➤ Mai exact, componenta *ALU Control* satisface:

ALUOp	Operație	ALU operation	Funct	Instructiune
00	add	0010	xxxxxx	lw
00	add	0010	xxxxxx	sw
01	subtract	0110	xxxxxx	beq
10	and (func)	0000	100100	and
10	or (func)	0001	100101	or
10	add (func)	0010	100000	add
10	subtract (func)	0110	100010	subtract
10	slt (func)	1100	101010	slt

[xxxxxx apare pentru instructiunile care nu sunt in format R, deci nu au func]

➤ *ALU Control* se poate implementa ca un circuit 0-DS

➤ Introducem o unitate de control centralizat *Control*:




Unitatea de control

- Unitatea centralizată de control (*Control*) primește ca intrare Instruction[31:26], deci biții op din instrucțiune și scoate la ieșire semnalele necesare pentru fiecare tip de instrucțiune:

Instruction	RegDst	ALUSrc	Memto-Reg	Reg-Write	Mem-Read	Mem-Write	Branch	ALUOp1	ALUOp0
R-format	1	0	0	1	0	0	0	1	0
lw	0	1	1	1	1	0	0	0	0
sw	X	1	X	0	0	1	0	0	0
beq	X	0	X	0	0	0	1	0	1

[COD]

Procesarea instrucțiunii add




[COD]

Procesarea instrucțiunii add

1. Se încarcă instrucțiunea și se incrementează PC (cu 4)
2. Regiștrii operanzi sunt citați din Register File. Unitatea de control calculează semnalele de control
3. ALU folosește func (Instruction[5:0]) și calculează ALU Result
4. ALU Result este scris în fișierul destinație (Instruction[15:11])

Procesarea instrucțiunii lw




[COD]

Procesarea instrucțiunii lw

1. Se încarcă instrucțiunea și se incrementează PC (cu 4)
2. Un registru (Instruction[25:21]) este citit din Register File
3. ALU calculează suma dintre valoarea registrului citit și offset (Instruction[15:0]), extins de la 16 la 32 de biți
4. ALU Result este adresa din memoria de date
5. Valoarea citită de la adresa indicată este scrisă în fișierul destinație (Instruction[20:16])

Procesarea instrucțiunii beq



[COD]

Procesarea instrucțiunii beq


1. Se încarcă instrucțiunea și se incrementează PC (cu 4)
2. Regiștrii operanzi sunt citați din Register File
3. ALU scade valorile din cei 2 regiștrii. $PC+4$ este adunată la offset ($\text{Instruction}[15:0]$), extins de la 16 la 32 de biți și shiftat la stânga cu 2 (înmulțit cu 4) pentru a determina adresa de salt
4. Flag-ul Zero al ALU indică ce adresă se stochează în PC

Implementare (I)


- Instrucțiunea necondiționată jump (j) se introduce imediat prin adaugarea adresei:
 - ✓ adresa este exprimată în word-uri, deci se shiftează la stânga cu 2 (i.e. se înmulțește cu 4)
 - ✓ primele poziții ale adresei se copiază din PC + 4
- Apare semnalul de control *Jump* (activ doar pentru instrucțiunile de tip J) și un multiplexor pentru selecția adresei stocate în PC

Procesarea instrucțiunii j

- O primă implementare finală, cu instrucțiunea j și unitate centralizată de control:



Referințe bibliografice



[AAT] A. Atanasiu, Arhitectura calculatorului



[COD] D. Patterson and J. Hennessy, Computer Organisation and Design

Schemele [Xilinx - ISE] au fost realizate folosind

<http://www.xilinx.com/tools/projnav.htm>

Grafurile [JFLAP] au fost realizate folosind

<http://www.jflap.org/>