



# Arhitectura sistemelor de calcul

## - Prelegerea 12 - Pipeline

Ruxandra F. Olimid

Facultatea de Matematică și Informatică  
Universitatea din București

# Cuprins


1. Definiție
2. Implementare (II)
3. Hazard
4. Excepții
5. Implementare (III)

# Pipeline

- Tehnica de *pipeline* îmbunătățește eficiența prin execuția suprapusă a mai multor instrucțiuni
- Conceptual, tehnica de pipeline:
  - ✓ sparge un proces complex în mai multe etape / faze
  - ✓ dacă fiecare fază necesită resurse diferite, atunci acestea se pot executa concomitent

# Pipeline


- Se consideră următorul exemplu, preluat din cartea de curs [COD]:



- Fiecare etapă (spălare, uscare, călcare, așezare) se realizează secvențial, pe fiecare set de rufe
- Când s-a finalizat un set de rufe, se trece la următorul

# Pipeline

- Dacă se aplică tehnica de pipeline [COD]:




[COD]


- Când pentru un set s-a finalizat o etapă, atunci trece în etapa următoare și se poate introduce un alt set în etapa inițială
- Spre exemplu, după ce setul A este spălat trece la uscat, timp în care se poate spăla un alt set B

# Pipeline

- *Întrebare:* Cât durează spălarea setului A fără se se folosească tehnica de pipeline? Dar când se folosește pipeline?
- *Răspuns:* 2h în ambele cazuri





[COD]



[COD]


# Pipeline

- *Întrebare:* Cât durează spălarea seturilor A, B, C, D fără se se folosească tehnica de pipeline? Dar când se folosește pipeline?
- *Răspuns:* 8h, respectiv 3.5h (implementarea pipeline este de aprox. 2.28 mai rapidă)




# Pipeline

- *Întrebare:* Considerând un proces continuu (un șir infinit de seturi A, B, C...) de câte ori este mai rapidă varianta care implementează pipeline?
- *Răspuns:* De 4 ori (cu excepția unei întârzieri la început, la fiecare oră se va finaliza un set)



[COD]



[COD]




# Pipeline

- Utilizarea pipeline NU ajută dacă volumul procesat este foarte mic (în practică poate chiar întârzia, din cauza unor procesări suplimentare); ex.: timpul necesar pentru finalizarea unui singur set este același
- Pipeline **îmbunătățește productivitatea** (throughput) prin creșterea volumului procesat într-un anumit timp, și nu prin scăderea timpului necesar pentru o entitate; ex.: timpul pentru un set nu se micșorează, dar în total se termină mai multe seturi de rufe)

# Pipeline

- Pentru MIPS tehnica de pipeline prezintă 5 faze:
  1. **Încărcarea** instrucțiunilor din memorie – *IF* (*I*nstruction *F*etch)
  2. **Decodarea** instrucțiunii și citirea regiștrilor – *ID* (*I*nstruction *D*ecode)
  3. **Execuția** operației (ex.: `add`) sau calculul unei adrese (ex.: `lw`) – *EX* (*EX*ecution)
  4. **Accesarea** memoriei de date (ex.: `sw`) – *MEM* (*MEM*ory access)
  5. **Scrierea** rezultatului în registru (ex.: `add`) – *WB* (*W*rite *B*ack)
- **Observație!** Nu toate instrucțiunile necesită toți pașii; ex.: `add` nu folosește pasul 4 pentru că nu utilizează memoria de date



[Nota: deocamdata facem abstractie de modul de colorare al fazelor instructiunii]

# Pipeline

- *Întrebare:* Care pași sunt necesari pentru fiecare din instrucțiunile `lw`, `sw`, `add`, `beq`?
- *Răspuns:*

	IF	ID	EX	MEM	WB
<b>lw</b>	✓	✓	✓	✓	✓
<b>sw</b>	✓	✓	✓	✓	x
<b>add</b>	✓	✓	✓	x	✓
<b>beq</b>	✓	✓	✓	x	x

# Pipeline

- *Întrebare:* Cât durează execuția fiecărei instrucțiuni din tabelul anterior dacă pașii IF, EX, MEM durează 200ps și pașii ID și WB durează 100ps?
- *Răspuns:*

	IF	ID	EX	MEM	WB	Total
<b>lw</b>	200	100	200	200	100	800
<b>sw</b>	200	100	200	200	×	700
<b>add</b>	200	100	200	×	100	600
<b>beq</b>	200	100	200	×	×	500

# Pipeline

- *Întrebare:* Folosind valorile de la exercițiul anterior, cât durează execuția programului următor dacă se folosește implementarea cu un singur ciclu de lungime fixă (i.e. orice instrucțiune se execută într-un singur ciclu de ceas)?

```
lw $s1, 0($s2)
```

```
lw $s3, 0($s4)
```

```
add $s5, $s1, $s3
```

- *Răspuns:* Lungimea unui ciclu este determinată de timpul maxim de execuție a celei mai lente instrucțiuni, deci este 800ps. Programul are 3 instrucțiuni, deci necesită  $3 \times 800 = 2400$ ps

# Pipeline


- *Întrebare:* Dar folosind tehnica pipeline?
- *Răspuns:* Lungimea unui ciclu este determinată de timpul maxim de execuție al unui pas, deci este 200ps. Programul are 3 instrucțiuni, conform pipeline necesită 5 ciclii pentru finalizarea execuției primei instrucțiuni, apoi câte 1 ciclu pentru execuția fiecărei instrucțiuni următoare. În final:  $7 \times 200 = 1400\text{ps}$

# Pipeline

- Definirea setului de instrucțiuni MIPS s-a realizat pentru a utiliza tehnica de pipeline:
  - ✓ Instrucțiunile au dimensiune fixă, ceea ce simplifică încărcarea și decodarea lor în pașii 1 și 2
  - ✓ MIPS prezintă doar 3 formate de instrucțiuni (R, I, J) și păstrează aceeași locație pentru registrul sursă (R, I), ceea ce permite determinarea formatului și citirea registrului sursă simultan
  - ✓ Lucrul cu memoria se folosește doar pentru instrucțiunile de tip load și store, când se calculează adresa, apoi în etapa următoare se accesează memoria; dacă s-ar fi permis operarea cu valori direct din memorie erau necesari pași suplimentari
  - ✓ Operanzii sunt aliniați în memorie, deci pentru  $lw$  și  $sw$  nu este necesar decât un singur acces la memorie

# Implementare (II)


## ➤ Evidențierea fazelor de pipeline:





## Implementare (II)

- Se introduc regiștrii necesari să rețină datele între fazele de pipeline:




## Implementare (II)

- Se reprezintă colorat:
  - ✓ partea stângă a regiștrilor la scriere
  - ✓ partea dreaptă a regiștrilor la citire
- Trecem prin toate fazele instrucțiunea  $\perp_w$


# Implementare (II)

## ➤ IF (Instruction Fetch):




# Implementare (II)

## ➤ ID (Instruction Decode):




# Implementare (II)

## ➤ EX (EXecute):



# Implementare (II)


## ➤ MEM (MEMory access):



[COD]


# Implementare (II)

## ➤ WB (Write Back):



# Unitatea de control

- Pornind de la schema generală, evidențiem semnalele de control:



[COD]



# Unitatea de control

- Semnalele de control sunt cele de la prima implementare a procesorului
- Se consideră că se realizează la fiecare ciclu, deci nu necesită semnale de control suplimentare:
  - ✓ citirea din memorie
  - ✓ scrierea în PC și regiștrii de pipeline IF/ID, ID/EX, EX/MEM, MEM/WB
- Analizând schema anterioară, se diferențiază imediat semnalele de control specifice fiecărei etape pipeline:
  - ✓ **IF , ID:** nu necesită semnale de control (citirea din memorie și scrierea în regiștrii se face la fiecare tact)
  - ✓ **EX:** *RegDst, ALUOp* (2 biți), *ALUSrc*
  - ✓ **MEM:** *Branch, MemRead, MemWrite*
  - ✓ **WB:** *MemtoReg, RegWrite*


# Unitatea de control

- Semnalele unității centrale de control se pot grupa în funcție de etapele pipeline:

Instruction	Execution/address calculation stage control lines				Memory access stage control lines			Write-back stage control lines	
	RegDst	ALUOp1	ALUOp0	ALUSrc	Branch	Mem-Read	Mem-Write	Reg-Write	Memto-Reg
R-format	1	1	0	0	0	0	0	1	0
lw	0	0	0	1	0	1	0	1	1
sw	X	0	0	1	0	0	1	0	X
beq	X	0	1	0	1	0	0	0	X

[COD]


- Acestea se memorează în regiștrii de pipeline și se transmit dintr-o fază în următoarea:



[COD]

# Implementare (II)

- Schema procesorului cu etape de pipeline (fără hazard)



# Hazard

- Există situații când o etapă de procesare a unei instrucțiuni nu se poate executa în următoarea etapă din pipeline
- O astfel de situație poartă denumirea de *hazard*
- Există 3 tipuri de hazard:
  - ✓ *Hazard structural* (**restricție fizică**) : cauzat de hardware  
ex.: se folosește aceeași componentă hardware pentru 2 etape succesive
  - ✓ *Hazard de date* (**restricție logică**) : cauzat de dependența unei variabile (registru, valoare, etc.)  
ex.: nu se cunoaște încă valoarea unui registru, dar se folosește într-o altă instrucțiune
  - ✓ *Hazard de control* (**restricție logică**): cauzat de instrucțiunile de salt  
ex.: trebuie luată o decizie pe baza unui rezultat încă necalculat, se încarcă (IF) următoarea instrucțiune, dar nu aceasta este cea care trebuie executată următoarea

# Hazard structural

- *Hazardul structural* apare când nu se pot executa toate operațiile necesare într-o etapa de pipeline din cauza unor restricții hardware
- Fiindcă este introdus de o limitare hardware, este o restricție **fizică**
- În exemplul inițial (spălatul rufelor), apare hazard structural dacă:
  - ✓ aceeași mașină realizează spălarea și călcarea
  - ✓ aceeași persoană calcă și așează rufe
- Pentru un procesor cu o memorie comună de date și instrucțiuni (care să nu poată realiza operații paralele de acces), un exemplu de hazard structural este când se încearcă scrierea simultană în memorie (sau citirea simultană din memorie)

# Hazard structural

➤ *Întrebare:* Unde apare

hazardul structural ?


```
lw $s1, 0($s1)
```

```
lw $s2, 0($s2)
```

```
lw $s3, 0($s3)
```

```
lw $s4, 0($s4)
```

➤ *Răspuns:* La al 4-lea tact, pentru instr.1 citește datele din memorie și instr.4 se încarcă în memorie (avem deci acces simultan pentru citire din memorie)




# Hazard de date

- *Hazardul de date* apare când o instrucțiune nu se poate executa în tactul de ceas corespunzător pentru că datele necesare execuției nu sunt încă disponibile
- Fiindcă nu este introdus de o limitare hardware, este o restricție **logică**
- În exemplul inițial (spălatul rufelor), apare hazard de date dacă:
  - ✓ la etapa de așezare a rufelor se găsește o șosetă fără pereche (trebuie să se aștepte perechea pentru a putea fi strânse și așezate corespunzător la loc)
- În calculator, hazardul de date apare dacă se folosește o valoare care încă nu este calculată

# Hazard de date

- *Întrebare:* Unde apare hazardul de date ?
- `add $t0, $t0, $t1`  
`add $t4, $t0, $t3`

- *Răspuns:* Valoarea sumei pentru instr.1 se scrie în registrul `$t0` în etapa WB, în timp ce instr.2 necesită valoarea în etapa EX, care este anterioară ca timp






# Hazard de date

- O metoda de rezolvare a hazardului de date este *forwarding* (sau *bypassing*; sau *tehnica de avansare*): valorile se preiau din regiștrii care delimitează cele 5 etape pipeline (ex.: EX/MEM)
- Aceasta funcționează dacă timpul sursei datelor este anterior timpului de utilizare
- În unele cazuri acest lucru nu se întâmplă și atunci este nevoie să se introducă **întârzieri** suplimentare (*nop* = no operation sau *bubble* = pipeline stall); aceasta se numește *tehnica de întârziere*
- O tehnică **generală** de evitare a hazardului (de date, dar și de control) este **reordonarea instrucțiunilor**

# Hazard de date

- *Întrebare:* Unde apare hazardul de date ?
- |                                   |
|-----------------------------------|
| <code>add \$s0, \$t1, \$t2</code> |
| <code>sub \$t2, \$t0, \$t3</code> |

- *Răspuns:* Valoarea sumei pentru instr.1 se scrie în registrul \$t0 în etapa WB, în timp ce instr.2 necesită valoarea în etapa EX, care este anterioară ca timp




# Hazard de date

- *Întrebare:* Cum poate rezolva tehnica de avansare hazardul de date?

```
add $s0, $t1, $t2  
sub $t2, $t0, $t3
```


- *Răspuns:* Se preia valoarea lui \$s0 direct după calculul acesteia din instr.1, pentru a putea fi utilizată direct în etapa de execuție a instr.2



# Hazard de date

- *Întrebare:* Unde apare hazardul de date ?
- `lw $s0, 20($t1)`  
`sub $t2, $s0, $t3`

- *Răspuns:* Valoarea încărcată din memorie pentru instr.1 se scrie în registrul `$s0` în etapa WB, în timp ce instr.2 necesită valoarea în etapa EX, care este anterioară ca timp




# Hazard de date

- *Întrebare:* Cum poate rezolva tehnicile de avansare și întârziere hazardul de date?

```
lw $s0, 20($t1)
sub $t2, $s0, $t3
```

- *Răspuns:* Se preia valoarea lui `$s0` direct după citirea din memorie din instr.1, pentru a putea fi utilizată cu 1 singur tact întârziere în etapa de execuție a instr.2



# Hazard de date

➤ *Întrebare:* Ce face secvența de cod de mai jos?

Ne referim la variabilele stocate la locațiile de memorie astfel:

$a = 0(\$t0)$ ;  $b = 4(\$t0)$ ;  $c = 8(\$t0)$ ;  $d = 12(\$t0)$ ;  $e = 16(\$t0)$

```
lw $t1, 0($t0)
lw $t2, 4($t0)
add $t3, $t1, $t2
sw $t3, 12($t0)
lw $t4, 8($t0)
add $t5, $t1, $t4
sw $t5, 16($t0)
```

➤ *Răspuns:* Calculează:

$d = a + b$

$e = c + a$

# Hazard de date

- *Întrebare:* Cum poate rezolva reordonarea codului hazardul de date?  
(care apare spre exemplu la ambele instr. add)

➤ *Răspuns:*

```
lw $t1, 0($t0)
lw $t2, 4($t0)
add $t3, $t1,$t2
sw $t3, 12($t0)
lw $t4, 8($t0)
add $t5, $t1,$t4
sw $t5, 16($t0)
```

```
lw $t1, 0($t0)
lw $t2, 4($t0)
lw $t4, 8($t0)
add $t3, $t1,$t2
sw $t3, 12($t0)
add $t5, $t1,$t4
sw $t5, 16($t0)
```

# Hazard de control

- *Hazardul de control* apare când trebuie luată o decizie bazată pe rezultatul unei instrucțiuni în timp ce altele se execută
- Fiindcă nu este introdus de o limitare hardware, este o restricție **logică**
- În exemplul inițial (spălatul rufelor), apare hazard de control dacă:
  - ✓ se dorește ajustarea (cantității sau a tipului) detergentului folosit în funcție de cât de bine este spălat un set de rufe
- Pentru procesor, un exemplu de hazard de control apare la condiționări: se încarcă (IF) următoarea instrucțiune, dar nu aceasta este cea care trebuie executată următoarea (din cauza condiției de salt care se poate îndeplini sau nu)




# Hazard de control

- *Întrebare:* Unde apare hazardul de control?

```
beq $1, $3, 28  
and $12, $2, $5  
or $13, $6, $2  
add $14, $2, $2  
lw $4, 50($7)
```

- *Răspuns:* Decizia din instr.1 (salt sau nu) se cunoaște abia după etapa EX, timp în care se pot încărca în pipeline următoarele instrucțiuni pentru a fi executate (am presupus salt)



# Hazard de control

- O metoda de rezolvare a hazardului de control este *tehnica de întârziere*: se întârzie până când se cunoaște dacă se realizează salt sau nu, altfel se introduc întârzieri suplimentare (*nop* = no operation sau *bubble* = pipeline stall)
- Pentru a nu aștepta până la aflarea deciziei, se poate utiliza *tehnica de predicție*: se presupune un anumit rezultat al deciziei și se continua cu încărcarea în pipeline a instrucțiunii respective
- Se poate lua o decizie statică (ex. pentru un loop mereu se va considera întoarcerea în buclă pentru ca are probabilitate mai mare) sau dinamică (prin contorizarea frecvenței de apariție a fiecărei ramuri)


# Hazard de control

- *Întrebare:* Cum poate rezolva tehnica de întârziere hazardul de control?

```
beq $1, $3, 28  
and $12, $2, $5  
or $13, $6, $2  
add $14, $2, $2  
lw $4, 50($7)
```


- *Răspuns:*

Se întârzie încărcarea instrucțiunilor până se cunoaște rezultatul deciziei (am presupus salt)



# Hazard de control

- Am folosit deja *tehnica de predicție*, considerând că nu s-a realizat saltul (predicție eronată în cazul ilustrat; dar dacă saltul nu se realizează, i.e. predicția era corectă, nu mai apărea întârzierea de 2 tacturi introdusă prin tehnica întârzierii):




# Hazard de control

- Ca să se evite execuția parțială a instrucțiunilor în caz de predicții eronate sau întârzierea prin adăugarea bubble / nop, se poate folosi *reordonarea codului*: până se cunoaște decizia saltului se execută instrucțiuni care se executau indiferent de decizie (situate spre exemplu înainte de instrucțiunea branch)
- Tehnica *delayed branch* este utilizată de procesoarele MIPS: se execută întotdeauna instrucțiunea următoare instrucțiunii condiționate;
- Pentru programator, acest lucru este ascuns, pentru că se reordonează codul și se obține același rezultat.

[Notă: este necesară o singură instrucțiune, nu 2 ca în exemplele precedente, pentru că se poate încărca instrucțiunea conform condiției în aceeași etapă cu calculul condiției de salt]

# Hazard de control

- O metoda de rearanjare a codului în caz de delayed branches care este mereu corectă (dar nu se poate realiza întotdeauna):




[Nota: Când nu se poate aplica, se aplică alte metode, care depind de probabilitatea de satisfacere a condiției de salt]

# Hazard de control

- *Întrebare:* Cum se execută pe un procesor MIPS secvența de instrucțiuni?

```
add $t4, $t5, $t6
beq $t1, $t2, et
sub $t3, $t3, $t7
et:
or $t7, $t8, $t9
```

- *Răspuns:* Instrucțiunea `add` se execută imediat după `beq` (indiferent de rezultatul condiției). Am ținut cont că se încarcă instrucțiunea corespunzătoare în același tact de ceas cu determinarea condiției (tactul 3).




## Implementare (III)

- Implementăm schema procesorului cu pipeline, considerând și hazardul
- Analizăm fiecare dintre tehnicile prezentate:
  - ✓ tehnica de avansare vs. tehnica de întârziere pentru hazardul de date
  - ✓ tehnica de predicție pentru hazardul de control



## Implementare (III)


- Schimbăm puțin reprezentarea instrucțiunilor în reprezentarea cu mai mulți cicli simulatan pentru a evidenția resursele hardware utilizate:



- Semnificația rămâne aceeași: citirea se face pe prima jumătate a tactului și scrierea în prima jumătate (fiind marcate prin colorare)
- Astfel o valoare poate fi scrisă de o instrucțiune și citită de alta în același tact de ceas
- Se introduc regiștrii delimitatori între etapele de pipeline


# Tehnica de avansare

- *Întrebare:* Considerăm secvența de cod cu dependențele indicate. Unde apare hazard? Cum poate fi rezolvat prin tehnica de avansare?



# Tehnica de avansare

- **Răspuns :** [Notă: se consideră valoarea 10 în \$2 înainte de execuția instr.1 și -20 după]



# Tehnica de avansare

- Informația se poate prelua în avans din regiștrii **EX/MEM** (*tip 1 – execuție*) sau **MEM/WB** (*tip 2 – acces memorie*)
- Notăția **<reg>.<câmp>** semnifică câmpul (semnalul de control, regiștrii sursă sau destinație, etc.) din registrul pipeline <reg>; Spre exemplu, **EX/MEM.RegisterRd** este registrul destinație (registrul 3 din formatul instrucțiunii) care se găsește în registrul pipeline EX/MEM
- Astfel, cele 2 tipuri de avansări sunt:
  - ✓ **Tipul 1** – un registru sursă (rs, rt) trebuie preluat din EX/MEM (după execuție):
    - (1a) EX/MEM.RegisterRd = ID/EX.RegisterRs
    - (1b) EX/MEM.RegisterRd = ID/EX.RegisterRt
  - ✓ **Tipul 2** – un registru sursă (rs, rt) trebuie preluat din MEM/WB (după acces.mem.):
    - (2a) MEM/WB.RegisterRd = ID/EX.RegisterRs
    - (2b) MEM/WB.RegisterRd = ID/EX.RegisterRt

# Tehnica de avansare

➤ *Întrebare:* De ce tip este primul hazard din exemplul anterior (`and`)? Dar cel de-al doilea (`or`)?

➤ *Răspuns:*

Pentru instrucțiunea `add`, `$2` este primul registru sursă (`ID/EX.RegisterRs`), care se preia din `EX/MEM` a instrucțiunii sub (`EX/MEM.RegisterRd`), deci este cazul 1a.


Pentru instrucțiunea `or`, `$2` este al doilea registru sursă (`ID/EX.RegisterRt`), care se preia din `MEM/WB` a instrucțiunii sub (`MEM/WB.RegisterRd`), deci este cazul 2b.

➤ Atenție, pot să apară mai multe (sub)tipuri de hazard simultan!

# Tehnica de avansare

- Introducem deci unitatea de avansare (*forwarding unit*), care comanda preluarea datelor din regiștrii EX/MEM sau MEM/WB

[Notă: se reprezintă doar calea de date, considerand doar instr. in format R: add, sub, and, or]



# Tehnica de avansare


➤ Valorile scoase la ieșire de unitatea de control *forwarding unit* :

ForwardA / ForwardB	Registru pipeline sursa	Semnificatie
00	ID/EX	Primul / al doilea operand ALU provine din fisierul de registrii (register file)
10	EX/MEM	Primul / al doilea operand ALU provine din rezultatul ALU anterior
01	MEM/WB	Primul / al doilea operand ALU provine din memoria de date sau un rezultat ALU anterior (propagat prin reg. pipeline)

[Notă: nu detaliem construcția Forwarding Unit]

# Tehnica de întârziere


- *Întrebare:* Considerăm secvența de cod cu dependențele indicate. Unde apare hazard? Cum poate fi rezolvat prin tehnica de întârziere?





# Tehnica de predicție

➤ *Răspuns :*




# Tehnica de întârziere

- Întârzierea trebuie să simuleze o instrucțiune *nop* (no operation) care să înceapă din faza EX (acolo unde s-a realizat hazardul)
- Întârzierea nu este realizată exact ca în figura anterioară, ci:
  - ✓ Stagiile IF și ID pentru instrucțiunea add se realizează de fapt în CC2, respectiv CC3; etapa EX este întârziată până în CC5
  - ✓ etapa IF a instrucțiunii or se realizează în CC3, dar ID se întârzie până în CC5
- În general, o unitate de detecție al hazardului permite:
  - ✓ folosirea acelorași date în fazele IF și ID prin desetarea semnalelor PCWrite, IF/IDWrite
  - ✓ desetarea semnalelor de control în fazele EX, MEM, WB


# Tehnica de întârziere

- Cu unitatea de detecție a hazardului (*hazard detecting unit*), schema devine:



# Tehnica de predicție

- Considerăm că nu se realizează saltul, deci instrucțiunile se introduc secvențial in pipeline




# Tehnica de predicție

- Dacă se realizează saltul, instrucțiunea care nu se realizează saltul, atunci se continuă (prezumpția a fost adevărată)
- Dacă se realizează saltul, instrucțiunile care nu ar fi trebuit introduse în pipeline se elimină (*flush*)
- Eliminarea unei instrucțiuni înseamnă:
  - ✓ Resetarea semnalelor de control la 0 (ca și în cazul staționării)
  - ✓ Ștergerea instrucțiunii din regiștrii de pipeline, adică setarea 0 (*nop*) în IF/ID pentru că instrucțiunea următoare saltului se găsește în această etapă
- În cazul beq, testarea egalității se poate face mai simplu (nu cu scădere ALU), ci prin testare bit-cu-bit a valorii din cei 2 regiștrii, operație care poate fi făcută în etapa ID (și afișată pe schemă)

# Tehnica de întârziere

➤ În final, se obține:



# Excepții

- Excepțiile sunt evenimente neprogramate care întrerup execuția programului
- Întreruperile sunt excepții care provin din afara procesorului (anumite arhitecturi se referă la întreruperi cu aceeași semnificație ca și excepțiile)
- Regiștrii specifici pentru tratarea excepțiilor:
  - ✓ *EPC* (*E*xception *P*rogram *C*ounter): stochează adresa instrucțiunii care a generat excepția (sau pe cea următoare)
  - ✓ *Cause*: stochează cauza excepției (ex.: 10 = instrucțiune necunoscută; 12 = arithmetic overflow)
- În continuare, considerăm doar excepțiile de tip arithmetic overflow, cu adresa procedurii pentru excepții la 0x 8000 0180


# Excepții

- În pipeline, excepția de arithmetic overflow se tratează asemănător unui hazard de control:
  - ✓ se curăță (flush) instrucțiunea care urmează instrucțiunii care a generat overflow
  - ✓ se execută instrucțiunile începând cu adresa procedurii de excepție (0x 8000 0180)
- Curățarea instrucțiunii în etapa ID se face printr-un semnat de control *ID.Flush* (care intră într-o poartă OR cu semnalul de flush al unității de detecție a hazardului)
- Curățarea instrucțiunii în etapa EX se face printr-un semnat de control *EX.Flush* (care intră într-o poartă OR cu semnalul de flush al unității de detecție a hazardului)




# Implementare (III)

- Schema (simplificată) a procesorului care implementează pipeline cu hazard și excepție de overflow:



# Referințe bibliografice



[AAT] A. Atanasiu, Arhitectura calculatorului



[COD] D. Patterson and J. Hennessy, Computer Organisation and Design

Schemele [Xilinx - ISE] au fost realizate folosind

<http://www.xilinx.com/tools/projnav.htm>

Grafurile [JFLAP] au fost realizate folosind

<http://www.jflap.org/>