



Arhitectura sistemelor de calcul

- Prelegerea 9 -

1-DS (Memorii)

Ruxandra F. Olimid

Facultatea de Matematică și Informatică

Universitatea din București

Cuprins

1. Ceas. Sisteme sincrone
2. Latches (Zăvoare elementare)
3. Flip-flops (bistabili)
4. Regiștri
5. RAM


1-DS (Memorii)

- Introducem un *ciclu* și obținem un prim grad de autonomie al sistemelor digitale: starea sistemului depinde numai parțial de semnalul de intrare
- Sistemele *1-DS* (cu un ciclu) pot păstra informația o perioadă determinată de timp, motiv pentru care se numesc și *circuite de memorie* (sau mai simplu, *memorii*)
- Informația stocată este folosită pentru diferite calcule, operații, etc. în anumite faze de calcul bine determinate, fiind deci necesară o **sincronizare**
- Această sincronizare este posibilă cu ajutorul **ceasului**, un dispozitiv general de control al circuitelor

Ceas


- Am discutat despre ceas când am studiat performanța calculatoarelor
- *Ceasul* este caracterizat de:
 - ✓ *Perioada ceasului*: lungimea (durata) unui tact (a unui ciclu de ceas);
unitate de măsură: *secunda*
 - ✓ *Frecvența ceasului*: câte cicluri de ceas se fac în unitatea de timp; unitate de măsură: *Hertz*

$$Per. ceas = \frac{1}{Frecv. ceas}$$



[Cazul real: trecerea de la 0 la 1 și invers nu se realizează instantaneu]

Ceas



[Cazul ideal: trecerea de la 0 la 1 și invers se realizează instantaneu]


- Ceasul este un semnal oscilant între o valoare scăzută (*low* sau *0*) și o valoare înaltă (*high* sau *1*)
- Ideal, trecerea de la un nivel la altul al ceasului se realizează instantaneu
- Practic acest lucru nu este posibil, fiind necesar un timp t_{LH} pentru trecerea de la 0 (low) la 1 (high), respectiv un timp t_{HL} pentru trecerea de la 1 (high) la 0 (low)
- Observați că timpul în care ceasul prezintă valoarea înaltă poate să difere de timpul în care ceasul prezintă o valoare scăzută

Sisteme sincrone


- Sincronizarea circuitelor se face fie pe *frontul pozitiv* (trecerea de la 0 la 1), fie pe *frontul negativ* al ceasului (trecerea de la 1 la 0)
- Acesta se numește *front activ* și poate conduce la schimbarea stării sistemului
- Un sistem care utilizează ceasul se numește *sistem sincron*; mai multe astfel de sisteme care rulează concomitent sunt *sincronizate*
- Pentru sistemele sincrone, semnalele trebuie să fie *valide* (i.e. **constante**) pe frontul activ

Sisteme sincrone

- Pentru un sistem care conține un element de memorie (1-DS) și un circuit logic (0-DS), trebuie ca perioada ceasului să fie destul de lungă pentru a permite stabilizarea la introducerea semnalului în circuitul de memorie



- Avantajul acestei construcții este că semnalul rămâne activ și dacă sistemul se închide printr-un ciclu




[COD]

Cicluri stabile și instabile

- Un *ciclu stabil*:
 - ✓ generează o **stare stabilă (constantă)**
 - ✓ se folosește pentru construcția **memoriilor**
- Un *ciclu instabil*:
 - ✓ generează o **stare instabilă (oscilantă)**
 - ✓ se folosește pentru construcția **ceasului**
- Constructiv:
 - ✓ ciclul stabil prezintă un număr **par** de complementări ale intrării până la ieșire
 - ✓ ciclul instabil prezintă un număr **impar** de complementări ale intrării până la ieșire


Cicluri stabile și instabile

- Un *ciclu stabil* se obține imediat pornind de la un decodificator elementar (EDCD) și formând un ciclu între intrare și ieșirea 1



[Xilinx - ISE]


- Un *ciclu instabil* se obține imediat pornind de la un decodificator elementar (EDCD) și formând un ciclu între intrare și ieșirea 0



[Xilinx - ISE]

Zăvoare elementare

- Cele mai simple circuite stabile sunt următoarele, definite doar cu ajutorul unei singure porți logice:




[Xilinx - ISE]

- *Întrebare:* În ce stare (0 sau 1) sunt fiecare dintre cele 2 circuite stabile?
- *Răspuns:*
Circuitul (a) este stabil în starea 0 (se observă că dacă se introduce 0 la intrare o singură dată, circuitul va avea starea internă mereu 0, indiferent dacă se modifica intrarea în 1 sau nu).

Analog, circuitul (b) este stabil în starea 1.

Zăvoare elementare (S-R Latch)

- Combinând ambele funcționalități într-un singur circuit, obținem un *S-R Latch* (*Set-Reset Latch*) cu următoarea funcționalitate:
 - ✓ (*Set*) dacă $S = 1, R = 0$, atunci $Q = 1$
 - ✓ (*Reset*) dacă $S = 0, R = 1$, atunci $Q = 0$[Am notat prin not Q negarea lui Q]



[Xilinx - ISE]

- *Întrebare:* Ce se întâmplă când $S = 0, R = 0$? Dar când $S = 1, R = 1$?

- *Răspuns:*


Pentru $S = 0, R = 0$ se păstrează starea actuală a circuitului

Pentru $S = 1, R = 1$ se ajunge într-o stare inconsistentă (de eroare)

.

Zăvoare elementare (S-R Latch)

- Limitări ale acestei construcții:
 - ✓ Pentru $S = 1, R = 1$, se ajunge într-o stare inconsistentă (de eroare)
 - ✓ Nu se poate determina intrarea care trebuie activată (set sau reset) pentru a schimba starea sistemului când aceasta nu se cunoaște



[Xilinx - ISE]



- Pentru eliminarea acestor limitări introducem **o intrare de ceas** și **o singură intrare de date D** ($S = D, R = \bar{D}$)

Latches. Flip-Flops

- Introducem sisteme cu intrare de ceas: *D-Latches (zăvoare de date)* și *D-Flip-Flop*
- Ambele scot la ieșire starea internă, modificare acesteia depinzând de semnalul de ceas:
 - ✓ *D-Latches (zăvoare de date)*: schimbarea are loc când **se schimbă intrarea și ceasul este activat**
 - ✓ *D-Flip-Flops*: schimbarea are loc pe **frontul activ** al semnalului de ceas


D-Latches

- *D-Latches (zăvoare de date)* prezintă:
 - ✓ 2 intrări: *CK (intrarea de ceas)* și *D (intrarea de date)*
 - ✓ 2 ieșiri: *Q (starea sistemului)* și \bar{Q} (*starea negată*)
- Prezintă următoarea funcționalitate:
 - ✓ Pentru $CK = 1$, atunci D-Latch-ul este **deschis** și Q depinde de D
 - ✓ Pentru $CK = 0$, atunci sistemul **păstrează starea anterioară**



D-Flip-Flops

- *D-Flip-Flops* prezintă:
 - ✓ 2 intrări: *CK (intrarea de ceas)* și *D (intrarea de date)*
 - ✓ 2 ieșiri: *Q (starea sistemului)* și \bar{Q} (*starea negată*)



[Xilinx - ISE]


- Prezintă următoarea funcționalitate:
 - ✓ Pentru $CK = 1$, primul D-Latch este deschis și permite setarea stării
 - ✓ Pentru $CK = 0$, al doilea D-Latch se deschide și copiază starea la ieșire.
- Modificarea memoriei se face pe frontul negativ al ceasului
- Circuitul scoate la ieșire intrarea D întârziată cu 1 tact

Regiștri

- *Regiștrul* pe n biți se obține imediat din compunerea (serială sau paralelă) a n D-Flip-Flop-uri cu semnal de ceas comun
- *Def.:* Un *registru serial* pe n biți se definește recursiv astfel:
 - ✓ Pentru $n = 1$ este un D-Flip-Flop
 - ✓ Pentru $n > 1$ se obține prin extensia serială a unui registru pe $n-1$ biți cu un registru pe 1 bit
- *Def.:* Un *registru paralel* pe n biți se definește recursiv astfel:
 - ✓ Pentru $n = 1$ este un D-Flip-Flop
 - ✓ Pentru $n > 1$ se obține prin extensia paralelă a unui registru pe $n-1$ biți cu un registru pe 1 bit


Regiștri

➤ *Registrul serial* pe n biți:



[Xilinx - ISE]

➤ *Registrul paralel* pe n biți:



[Xilinx - ISE]

Regiștri

- Regiștri seriali introduc o întârziere de n tacturi de ceas (se folosesc dacă se dorește întârziere controlată)
- Mai mulți regiștrii paraleli se pot lega în serie, formând un registru serial-paralel

Register File


- *Fișier de Regiștri (Register File)* este un set de regiștri care pot fi accesați pentru citire / scriere prin numărul lor

Intrare:

- *Read Register number 1, Read Register number 2:* indică numărul celor 2 regiștrii din care se citește
- *Write Register:* indică numărul registriului în care se scrie
- *Write Data:* conține informația care se scrie în registru

Ieșire:


- *Read data 1, Read data 2:* conține informația citită din regiștrii



Register File

Citire:


- Se folosește câte un **multiplexor** pentru identificarea fiecărui registru din care se citește



Register File

Scriere:

- Se folosește un **decodificator** pentru identificarea registrului în care se scrie




[COD]

RAM (Random Access Memory)

- *RAM (Random Access Memory)* este un tip de memorie care permite atât citire cât și scriere la adrese de memorie indicate:
- Este de 2 tipuri principale: *SRAM (Static RAM)* și *DRAM (Dinamic RAM)*
 - ✓ *SRAM*: vectori de memorii, bazate pe latch-uri
 - ✓ *DRAM*: memorează datele folosind un condensator pentru fiecare bit
- Introducem succint doar structura RAM bazată pe D-Latches
- Mai multe informații la cursul următor (Challenge 2)

RAM (Random Access Memory)

- Structura RAM pentru citirea / scrierea unei singure celule de memorie din 4 posibile este următoarea :



RAM (Random Access Memory)


Citire (se utilizează un MUX) :

- *Read Enable*: activ la citire
- *A1,A0*: biții adresei de unde se citește
- *D_out*: informația citită din memorie

Scriere (se utilizează un DCD) :

- *Write Enable*: activ la scriere
- *A1,A0*: biții adresei de unde se scrie
- *D_in*: informația scrisă în memorie

Referințe bibliografice



[AAT] A. Atanasiu, Arhitectura calculatorului



[COD] D. Patterson and J. Hennessy, Computer Organisation and Design

Schemele [Xilinx - ISE] au fost realizate folosind

<http://www.xilinx.com/tools/projnav.htm>