流水线处理器设计文档

一、 模块规格

- 1. Instruction Fetch Unit (取指令单元)
- 1) 端口定义

表 1 IFU 的端口定义

名称	方向	端口规格	功能描述
sign_imm32	input	[31:0]	传入符号扩展后的 offset,以适应 beq 指令
addr26	input	[25:0]	传入j型指令的26位 addr,以适应j型指令
ra32	input	[31:0]	传入寄存器读出的 32 位 addr,以适应 jr 指令
PC_choice	input	[1:0]	传入 PC 的四种转移规则选择信号
clk	input	[0:0]	时钟信号
reset	input	[0:0]	同步复位信号,驱动 PC 同步复位成 0x3000
FREEZE	input	[0:0]	PC 计数器冻结信号,为1时PC 不可变。
IR	output	[31:0]	当前指令,即将放进 IR/ID 流水线寄存器中
PC+4	output	[31:0]	下一条指令的地址,以适应 jal 指令

2) 功能说明

IF 中由 PC 计数器、PC 转移器、指令存储器等组成。

PC 的初始值为 0x00003000。当时钟上升沿来临时,将其更新为 PC 转移器所计算出的下一个 PC 值。当 reset 信号有效且上升沿时,将 PC 计数器同步复位为 0x00003000 值。PC 计数器的 32bit 输出经过截取后传给指令存储器,成为读取指令的 10bit 地址。

当 FREEZE 有效时, PC 计数器不更新, IR 信号不更新, 便于实现 STALL (暂停)。

PC 转移器根据当前的 PC 状态、若干不同种类的立即数分别计算出顺序执行、分支执行、跳转执行、跳转寄存器执行的下一个 PC 值,并由 PC_choice 信号选择其中一路成为 PC 的下一个状态:

PC choice = 0 时,对应顺序执行: PC' = PC + 4;

PC choice = 1 时,对应 beq 成立: PC' = PC + 4 + sign imm32*4;

PC choice = 2 时,对应j型指令: PC' = PC[31:28]||addr26||00;

PC_choice = 3 时,对应 jr 指令: PC' = ra32。

指令存储器从 PC 计数器截取 10bit 指令地址,从 1024*32bit 的 ROM 中读取 32 位指令并输出。

总体来说,取指令单元由时钟信号和复位信号控制,在每一个上升沿输出 待执行的机器码指令。指令的执行顺序由 PC 计数器控制,PC 的次态由当前 态、立即数、指令的类型和冻结信号 FREEZE 决定。

2. General Register File (通用寄存器堆)

1) 端口定义

表 2 GRF 的端口定义

名称	方向	端口规格	功能描述
A1	input	[4:0]	读取地址为 A1
A2	input	[4:0]	读取地址为 A2
A3	input	[4:0]	写入 32bit 数据的目的地址 A3
WD	input	[31:0]	写入到 A3 的 32bit 数据
clk	input	[0:0]	时钟信号
reset	input	[0:0]	同步复位信号
WE	input	[0:0]	写使能信号。为1时可写,为0时忽略 WD
RD1	output	[31:0]	从 A1 读取的 32bit 数据
RD2	output	[31:0]	从 A2 读取的 32bit 数据

2) 功能说明

GRF 由具有写使能的 32 个寄存器组成,每个寄存器均为 32bit,均初始化为 0,其中 0 号寄存器(地址为 5bit 00000)始终为常数 0,忽略对其的任何修改。

其余寄存器由 5 位地址编码,从 00000 到 11111。在每时每刻,A1 传入的地址对应的寄存器的 32bit 值输出到 RD1 中,A2 传入的地址对应的寄存器的

32bit 值输出到 RD2 中。

在时钟 clk 处于上升沿且写使能 WE=1 时,寄存器将当前时刻地址为 A3 的寄存器中写入 32bit 数据 WD。

当同步复位信号 reset=1 时,所有寄存器在 clk 上升沿复位成 0 值。

总体来说,GRF 的两个读取操作(RD1 = reg[A1], RD2 = reg[A2])在每时每刻都生效,GRF 的一个写入操作(reg[A3] = WD)当且仅当 clk 为上升沿且WE=1 时生效。

GRF 中存在**内部转发机制**: 当 A3 ==A1(A2)时且此时 WE=1,则直接将即将写入的 WD 转发至输出 RD1(RD2)端(除\$0 外)。

3. Arithmetic Logical Unit(算术逻辑单元)

1) 端口定义

表 3 ALU 的端口定义

名称	方向	端口规格	功能描述
A	input	[31:0]	运算对象 1
В	input	[31:0]	运算对象 2
ALUControl	input	[2:0]	ALU 运算类型控制标记,支持 5 种运算
С	output	[31:0]	由对象1和2得到的运算结果

2) 功能说明

该模块为纯组合逻辑,与时钟无关。

本 ALU 实现暂不检测溢出。

当 ALUControl = 010 时,C = A + B(简单二进制加法,不考虑溢出)。

当 ALUControl = 110 时, C = A - B (简单二进制减法,不考虑溢出)。

当 ALUControl = 000 时, C = A & B (按位与)。

当 ALUControl = 001 时, $C = A \mid B$ (按位或)。

当 ALUControl = 111 时, C = A < B (小于置位, 若 A 小于 B, 则 C 置为 1; 否则 C 置为 0)。

当 ALUControl = 110 时, C = B, 便于与 ori 一致地实现 lui 指令。此时 B

即为 Extender 输出的 lui extend 信号,直接输出到 C 端即可。

由于 beq 指令前移,故不再需要 Zero 信号。

4. Data Memory(数据内存)

1) 端口定义

表 4 DM 的端口定义

名称	方向	端口规格	功能描述
Addr	input	[31:0]	读取/写入的目标地址,按字节寻址
WD	input	[31:0]	待写入的 32bit 数据
clk	input	[0:0]	时钟信号
reset	input	[0:0]	同步复位信号,驱动清零内存
WE	input	[0:0]	写使能信号。为1时可写,为0时忽略 WD
RD	output	[31:0]	从地址 Addr 读取出的 32bit 数据

2) 功能说明

DM 由 1024 个字段组成,每个字段均为 32bit,均初始化为 0。

DM 在同一时刻只能有意义地支持读取和写入其中一种操作。

当 WE = 0 时,截取 Addr 的[11:2]位得到按字寻址的地址,读取该地址,从 RD 输出。此为读取。

当 WE = 1 时,若 clk 处于上升沿,则更新 Addr 对应的字段数据为 WD 中 获取的数据。下一时刻 clk 上升沿过去,RD 立即读取 Addr 的数据。此为写入。

当同步复位信号 reset=1 时,所有字段在 clk 上升沿复位成 0 值,回到初始 状态。

总体来说,DM 的读取操作(RD1= mem[Addr])在 WE=0 时生效,DM 的写入操作(mem[Addr] = WD)当且仅当 clk 为上升沿且 WE=1 时生效。

5. Immediate Calculator (立即数计算器)

1) 端口定义

表 5 ImmCalc 的端口定义

名称	方向	端口规格	功能描述
imm16	input	[15:0]	I 指令中的 16 位立即数
sign_imm32	output	[31:0]	符号扩展后的立即数
zero_imm32	output	[31:0]	零扩展后的立即数
lui_imm32	output	[31:0]	将 imm16 加载至高 16 位后的立即数

2) 功能说明

I 指令的 16 位立即数可能作为内存操作指令 lw/sw 的带符号偏移量、ori 的无符号参数或是 lui 的参数等。它们分别需要对立即数进行符号扩展、零扩展、加载至高位的操作。

立即数计算器 ImmCalc 获取一个 16bit 立即数 imm16,并将其符号扩展、零扩展、加载至高位的结果 sign_imm32、zero_imm32、lui_imm32 分别输出。

6. Controller (控制器)

1) 端口定义

表 6 Controller 的端口定义

名称	方向	端口规格	功能描述
opcode	input	[5:0]	32bit 指令中的 opcode 段
funct	input	[5:0]	32bit 指令中的 funct 段
MemtoReg	output	[0:0] 为 0 时, GRF 接收 ALU 运算结果;	
			为1时,GRF接收DM读取结果。
MemWrite	output	[0:0]	DM 的写使能信号
Branch	output	[0:0]	优先级低于跳转指令相关信号。非跳转指令
			时,Branch 为 0 时,PC 的变换规则为
			PC+4; Branch 为 1 时,若 beq 的两个源寄存
			器数值相等,则 PC 的变换规则为
			PC+4+Imm*4,否则为 PC+4。
ALUControl	output	[2:0]	ALU 的运算控制信号

ALUSrc	output	[1:0]	ALU 的运算对象 2 的来源。					
RegDst	output	[0:0]	GRF的写入对象。为0时为rt;为1时为rd					
RegWrite	output	[0:0]	GRF 的写使能信号					
Jump	output	[0:0]	当 JR=0 时, Jump 为 0 时, PC 转移由 Branch					
			决定; Jump 为 1 时,按照 26 位立即数的拼					
			接法转移 PC。					
Link	output	[0:0]	接法转移 PC。 为 0 时,无特殊操作;					
Link	output	[0:0]	2					
Link JR	output	[0:0]	为 0 时,无特殊操作;					

2) 功能说明

Controller 特异性地确定各个控制信号。

MemtoReg 控制 GRF 的写入数据是 ALU 的运算结果 C, 或是 DM 的读取结果 RD。

MemWrite 控制 DM 是否写使能。

Branch 决定当前命令除跳转指令外,是不是分支指令。

ALUControl 控制 ALU 的运算。

ALUSrc 控制 ALU 的第二个运算对象的来源。即 ALU 的 B 可能接收 GRF的读出,也可能接收立即数的符号扩展、零扩展、加载高位。

RegDst 控制 GRF 写入的目的地址 A3。可能向 rt 寄存器写入,也可能向 rd 寄存器写入。

RegWrite 控制 GRF 是否写使能。

Jump、Link、JR 共同决定了 j、jal、jr 的 PC 变化和存储特性,为 PC 的转移增加了两条规则。

具体地,如何根据某条指令的机器码和其意义设计控制信号,见下文"控制器设计"中阐述。

二、 数据通路设计

1. Pipeline 各级概览

表 7 流水线各级组成

	IF		ID		EX		MEM		WB
PC	IFU		rRF		ALU		DM		wRF
			EXT						
			СМР						
			CTRL						
		IR		IR		IR		IR	
				A3		А3		А3	
				A2		A2			
				V2		V2			
				A1		AO		AO	
				V1				DR	
				E32*3					
		PCp4		PCp4		PCp4		PCp4	
				RegW		RegW		RegW	
				Mem2R		Mem2R		Mem2R	
				MemW		MemW		Link	
				ALUCtrl		Link			
				ALUSrc					
				Link					
		IF/ID		ID/EX		EX/MEM		MEM/W	В

2. 数据通路设计表格

将上述 Pipeline 各级概览中的每一个元件作为每一行,将每一条指令作为每一列,得到 Datapath 设计表格。

详见 ./数据通路数据表格.xlsx 。

其中看到,A3@ID/EX、B@ALU、PC@IFU、regWD@wRF 存在不同的连 线方式,故需要建立四个普通 MUX:

表 8 普通多选器

MUX 名称	0	1	2	3
M_PC	PC+4	NPC.branch	NPC.jump	MF_PC_JRra
M_IDEX_A3	IR[rt]	IR[rd]	31	
M_ALU_B	MF_ALU_B	E32		
M_wRF_WD	AO	DR	PCp4	

其中需要 JRra、V2@ID/EX 的值的地方,均可能存在转发接受点,故使用转发 MUX 代替。

由转发分析可知,五个转发 MUX 如下:

表 9 转发多选器

MF 名称	0	1~6
MF_PC_JRra	rRF.RD1	转发值
MF_CMP_A	rRF.RD1	转发值
MF_CMP_B	rRF.RD2	转发值
MF_ALU_A	V1@ID/EX	转发值
MF_ALU_B	V2@ID/EX	转发值

其中转发值有6个来源:

表 9 续 转发多选器

1	DR@MEMWB
2	AO@MEMWB
3	AO@EXMEM
4	PCp4_MEM/WB +4
5	PCp4_EX/MEM +4
6	PCp4_ID/EX +4

其中转发优先级由高到低为: ID/EX > EX/MEM > MEM/WB。

3. Data Hazard 分析

表 10 T_{use}-T_{new}表格

		IR@ID/EX		IR@EX/MEM			IR@MEM/WB			
		ALU	DM 型	PC 型	ALU	DM 型	PC 型	ALU	DM 型	PC 型
		型			型			型		
T _{use}		1	2	0	0	1	0	0	0	0
@IF/ID	0	S	S	F	F	S	F	F	F	F
	1		S	F	F		F	F	F	F
	2									

其中 Tuse 表格如下:

表 11 T_{use} 表格

	rs	rt
beq	0	0
jr	0	
cal_R	1	1
cal_I – lui	1	
lui		
1w	1	
SW	1	2
jal		

Tnew 表格如下:

表 12 T_{new} 表格

	ID/EX	EX/MEM	MEM/WB	类型
beq	/	/	/	NW
jr	/	/	/	NW
cal_R	1	0	0	ALU
cal_I – lui	1	0	0	ALU

lui	1	0	0	ALU
lw	2	1	0	DM
sw	/	/	/	NW
jal	0	0	0	PC

由 Tuse – Tnew 表格可以看出转发(F)和暂停(S)的策略。

策略由 IF/ID 处的 IR(和操作寄存器),和后面各级流水寄存器的 IR(和操作寄存器)共同决定。

注意,不转发尝试写\$zero的值。

当转发时,将转发多选器的选择信号设置为对应来源的信号。

当**暂停**时,冻结 PC 计数器、冻结 IF/ID 流水寄存器、清零 ID/EX 流水寄存器。

三、 控制器设计

1. 真值表设计

此处的真值表指的是对于每一个(opcode, funct)的组合,都有一组确定的控制信号的组合。不同指令的不同控制信号组合并起来就成为了一张真值表。

支持指令集{addu, subu, ori, lw, sw, beq, lui, nop, j, jal, jr}的一张可能的真值表如下:

funct	100001	100011	/	/	/	/	000000
opcode	000000	000000	001101	100011	101011	001111	000000
	addu	subu	ori	lw	sw	lui	nop
MemtoReg	0	0	0	1	X	0	0
MemWrite	0	0	0	0	1	0	0
Branch	0	0	0	0	0	0	X
ALUControl	010	110	001	010	010	010	XXX
ALUSrc	00	00	10	01	01	11	XX

表 13 指令-控制信号真值表

RegDst	1	1	0	0	X	0	X
RegWrite	1	1	1	1	0	1	X
Jump	0						
Link	0						
JR	0						

funct	/	/	001000	/
opcode	000011	000010	000000	000100
	jal	j	jr	beq
MemtoReg	0	0	0	X
MemWrite	0	0	0	0
Branch	0	0	0	1
ALUControl	000	000	010	110
ALUSrc	00	00	00	00
RegDst	0	0	0	X
RegWrite	1	0	0	0
Jump	1	1	0	0
Link	1	0	0	0
JR	0	0	1	0

2. 控制信号设计规则

1) MemtoReg

MemtoReg 当且仅当指令为 lw/lb/lh 时,才使 MemtoReg=1。

2) MemWrite

MemWrite 当且仅当指令为 sw/sb/sh 时,才使 MemWrite=1。

3) Branch

所有可能按照 PC' = PC+4+Imm*4 规则跳转的指令,Branch 都应为 1。

4) ALUControl

ALUControl 对于运算型指令,直接设为其指令意义对应的运算标志。

对于需要计算地址的 lw/sw 指令,由于有 addr+offset 的计算需求,故设为 "+"运算对应的标志。

对于 lui 指令,由于 rs 读出永远为\$zero = 32'b0,则可以设置为 or/add。

5) ALUSrc

考察其指令的具体意义,可以判断其立即数需要符号扩展、零扩展还是加载到高位,由此设置 ALUSrc。

6) RegDst

RegDst 表示存入寄存器的地址为 rt 还是 rd。对于 R 型指令,目的寄存器为 rd:对于 I 型指令,目的寄存器为 rt。

7) RegWrite

RegWrite 表示是否 GRF 写使能。对于 j、beq、jr、sw、nop 等不操作寄存器的指令, RegWrite=0。

8) Jump

Jump 直接表示了是否为跳转指令。因此所有应该按照 PC' = addr32 规则跳转的指令, Jump 都应为 1。其余指令的 Jump 均应该为 0。

9) Link

Link 直接决定了 GRF 参与储存的地址和数据是正常结果,还是\$31 和PC+4。当且仅当 jal 指令 Link 信号为 1。

10) JR

JR 直接决定了 PC'的第四种转移规则,故当且仅当 jr 指令 JR 信号为 1。

3. 控制器设计: 从机器码到控制信号

对于某一条指令,其意义和控制信号被其 opcode (和 funct) 唯一确定。 故控制器可由指令的识别和信号的生成两部分构成。

1) 指令的识别

以 lw 指令的 opcode "100011"为例,采用以下的与门进行特异性识别指令:

一个 lw 识别器应当其 opcode=100011 时输出 1, 其他时候输出 0。因此构造以下结构:

assign lw_Detector = op[5] & !op[4] & !op[3] & !op[2]
& op[1] & op[0];

对于 R 指令, 其识别器应针对其 funct 码类似构造。

2) 信号的生成

由真值表我们知道,lw对应的信号可合并为1000100101。因此可构造如下信号生成器:

assign lw_Signal = SignExtend(lw_Detector) &
10'b1000100101;

这样,对于每一个指令就有一个 10 位 Signal 信号。它们其中有且只有一个为目的信号,其余的均为 10 位 0。这样,构造一个或门即可得到最终信号:

assign Signal = lw_Signal | sw_Signal | beq_Signal |...;

四、 测试 CPU

1. 测试代码

测试指令集: {addu, subu, ori, lw, sw, beq, lui, nop, j, jal, jr}

测试 MIPS 代码:

按照以下表格构造测试用例: (箭头前为时间先,箭头后为时间后)

	R	I	load	jal
R	R -> R	I -> R	lw -> R	jal -> R
I	R -> I	I -> I	lw -> I	jal -> I
beq	R -> beq	I -> beq	lw -> beq	jal -> beq
jr				
lw/sw				

其中每一个方框中有四(二)个测试用例,分别为两条指令紧挨、两条指令间插入无关指令,和对上述两个测试用例的冲突寄存器 rs/rt 互换。

ori \$2, \$0, 1

ori \$3, \$0, 2

sw \$2, 0(\$0)

sw \$3, 4(\$0)

```
jal_exec:
jr $ra
ori $ra, $0, 0
########## R after *
# R - R
subu $1, $2, $3
addu $4, $1, $2
(省略互换)
(省略插入无关指令)
(省略插入无关指令互换)
# I - R
ori $1, $2, 1000
addu $4, $2, $1
(省略互换)
(省略插入无关指令)
(省略插入无关指令互换)
# load - R
lw $1, 0($0)
addu $2, $1, $3
(省略互换)
(省略插入无关指令)
(省略插入无关指令互换)
# jal - R
jal jal exec
addu $2, $ra, $3
(省略互换)
(省略插入无关指令)
(省略插入无关指令互换)
```

I after *

R - I

subu \$1, \$2, \$3

ori \$4, \$1, 2

(省略插入无关指令)

I - I

ori \$1, \$2, 1000

ori \$4, \$1, 2

(省略插入无关指令)

load - I

lw \$1, 0(\$0)

ori \$1, \$3, 2

(省略插入无关指令)

jal - I

jal jal exec

ori \$1, \$ra, 2

(省略插入无关指令)

beq after *

lui \$1, 55

ori \$2, \$0, 1

ori \$3, \$0, 0

sw \$2, 0(\$0)

t1: # R - beq

subu \$1, \$2, \$3

beq \$1, \$2, beq_act1

lui \$1, 55

t2:

(省略互换)

t3:

(省略插入无关指令)

t4:

(省略插入无关指令互换)

t5: # I - beq

ori \$1, \$2, 0

beq \$1, \$2, beq_act5

lui \$1, 55

t6:

(省略互换)

t7:

(省略插入无关指令)

t8:

(省略插入无关指令互换)

t9: # load - beq

lw \$1, 0(\$0)

beq \$2, \$1, beq act9

lui \$1, 55

t10:

(省略互换)

t11:

(省略插入无关指令)

t12:

(省略插入无关指令互换)

t13: **# jal - beq**

jal jal_exec

beq \$2, \$ra, beq_act13

t14:

(省略互换)

t15:

```
(省略插入无关指令)
```

t16:

(省略插入无关指令互换)

2. 预期结果

(类似,省略)

与 MARS 行为完全一致, 计算型指令均计算正确, 16 个 beq 都成功执行, 每一次使用\$ra 都拿到重新 link 后的值。

五、 思考题

1. 单独测试 Stall

先列出暂停的所有情况:

IF/ID 处的指令为 beq / jr, ID/EX 处的指令为 calcR / calcI / lw。

IF/ID 处的指令为 beq / jr, EX/MEM 处的指令为 lw。

IF/ID 处的指令为 calcR / calcI / lw / sw, ID/EX 处的指令为 lw。

然后在 Stall Detector 的 Test Bench 中分别将 IR@IF/ID、IR@ID/EX、

IR@EX/MEM 设为全部可能的指令{beq, jr, addu, subu, ori, lui, lw, sw, jr}(同时保证他们的读写寄存器有的冲突有的不冲突),之后观察输出波形的值,与上述是否对应。

ID/EX lw lw lw lw lw lw lw lw IF/ID 冲突 beq*2 冲突 不冲突 不冲突 lw sw jr c_R*2*2 c_R*2 ori lui 0 0 1 1 Stall 1 1 1 1 ID/EX c R*2 IF/ID beq*2 冲突 不冲突 冲突 不冲突 lw sw jr c R*2*2 c R*2 ori lui 1 Stall 0 0 0 0 0 0 1 ID/EX c I*2 IF/ID 冲突 不冲突 冲突 不冲突 beq*2 lw $\mathbf{s}\mathbf{w}$ jr c R*2*2 c_R*2 ori lui 0 0 0 0 Stall 1 0 1 EX/ME lw lw lw lw lw lw lw lw 不冲突 冲突 不冲突 IF/ID beq*2 冲突 lw sw jr c R*2*2 c_R*2 lui ori 1 Stall 0 0 0 0 0 0 1

表 14 暂停检测器的 Test Bench 设计

2. 测试 Forwarding

在完成 Stall 检测器的测试后,完成转发检测及转发控制。

之后按照"测试 CPU"一节中的方式一起枚举、测试冲突。此时若全部通过则说明 Forwarding 的实现也是正确的。