

JESD Tone 48-bit DDS 原理与计算公式

适用范围：当前 KU5P + AD9173 工程中的 FPGA 内部 JESD single-tone 输出路径。

1. 核心思想

本设计中的 JESD single-tone 不再依赖 AD9173 片内 NCO 直接产生正弦，而是在 FPGA 侧使用 48-bit FTW 相位累加器产生相位，再通过 Vivado DDS Compiler 的 phase-to-amplitude 模块转换成 signed 16-bit 正弦样点，经 JESD payload 送入 AD9173。

- 频率控制由 48-bit FTW 决定，频率分辨率来自 48-bit 相位累加器。
- 幅度样点由 DDS Compiler LUT-only phase-to-sine 模块产生，当前相位输入宽度为 16 bit。
- JESD 时钟每拍并行输出 4 个连续样点，因此单路 payload sample rate 是 JESD user clock 的 4 倍。

2. 相位累加与 FTW

DDS 的基本状态量是相位累加器 phase。每输出一个样点，相位累加一次：

$$\text{phase}[n+1] = (\text{phase}[n] + \text{FTW}) \bmod 2^{48}$$

输出频率与 FTW 的关系为：

$$f_{\text{out}} = \text{FTW} * F_s / 2^{48}$$

$$\text{FTW} = \text{round}(f_{\text{out}} * 2^{48} / F_s)$$

其中 F_s 是单路 DAC payload 样点率，而不是单纯的 JESD user clock。

3. 当前工程中的采样率

$$f_{\text{clk}} = 245.76 \text{ MHz}$$

$$\text{samples_per_clk} = 4$$

$$F_s = f_{\text{clk}} * 4 = 983.04 \text{ MSPS}$$

$$\Delta f = F_s / 2^{48} = 983.04 \text{e}6 / 2^{48} \approx 3.49246 \text{ uHz}$$

如果只按 245.76 MHz 时钟计算，分辨率会是约 0.873115 uHz；但当前 RTL 中 FTW 的定义是每个输出样点的相位步进，因此应使用 983.04 MSPS 计算。

项目	当前值	说明
JESD user clock	245.76 MHz	RTL 时钟域中的 beat clock
每拍样点数	4	每个 DAC converter 每拍输出 4 个连续 16-bit 样点
Payload sample rate	983.04 MSPS	FTW 公式中的 F_s
相位累加器宽度	48 bit	决定频率控制字分辨率
DDS Compiler phase input	16 bit	当前使用 phase[47:32] 进入 phase-to-sine
DDS output	signed 16 bit sine	送入后续 scale_sample() 幅度缩放

4. 并行 4 样点的相位关系

由于一个 JESD beat 内需要 4 个连续样点，RTL 在同一拍内展开 4 个相位：

```
phase0 = P
phase1 = P + FTW
phase2 = P + 2*FTW
phase3 = P + 3*FTW
P_next = P + 4*FTW
```

这样虽然 FPGA 时钟是 245.76 MHz，但每个 DAC 通道看到的是连续的 983.04 MSPS 样点流。

5. Phase-to-Amplitude 转换

当前 Vivado DDS Compiler 配置为 SIN_COS_LUT_only、Phase_Width=16、Output_Width=16、Output_Selection=Sine。RTL 将 48-bit phase 的高 16 bit 送入 DDS Compiler：

```
phase_word = phase[47:32]
```

这意味着频率控制仍保留 48-bit FTW 的细分能力；但正弦幅度查表使用 16-bit 相位地址。低 32 bit 主要用于长期相位累加和频率分辨率，高 16 bit 决定每个样点进入正弦表的位置。

6. 幅度缩放关系

DDS Compiler 输出 signed 16-bit 正弦样点 `raw_sample`，后级使用 Q1.15 风格的 `scale` 缩放：

$$\text{scaled_sample} \approx \text{raw_sample} * \text{scale} / 2^{15}$$

- `scale = 0` 表示静音。
- `scale = 0x7fff` 表示 JESD 数字路径接近满幅。
- JESD single-tone 当前不套用 NCO/RAM 幅度校准表时，3 Vpp 这类超过 `dac_full_scale_vpk` 的目标会被数字侧夹到 `0x7fff`。

7. 频率覆盖与示例

理论上，只要模拟链路和 AD9173/JESD 设置允许，DDS 频率由 FTW 直接指定：

$$\text{FTW}(1 \text{ MHz}) = \text{round}(1\text{e-}3 * 2^{48} / 983.04\text{e}6) \approx 286$$

$$\text{FTW}(200 \text{ MHz}) = \text{round}(200\text{e}6 * 2^{48} / 983.04\text{e}6) \approx 0\text{x}341555555555$$

1 MHz 到 200 MHz 在 48-bit FTW 数值上都可表示。实际输出质量还取决于时钟相噪、DDS 相位截断杂散、DAC 与模拟链路带宽、输出耦合方式、幅度校准和测试时间窗口。

8. 与片内 NCO / RAM 模式的边界

- JESD single-tone：FPGA 侧 DDS 产生样点，经 JESD 送入 AD9173。
- NCO-only：HostApp/VIO/SPI 配置 AD9173 片内 NCO；此路径不由 FPGA DDS 样点决定。
- RAM waveform：HostApp 写入 waveform RAM，RTL 循环播放 RAM 样点；不是本 DDS 单音路径。

因此，JESD single-tone 的 FTW、scale 和校准策略应与 NCO-only、RAM waveform 分开看待。