计算机组成原理复习题

一、填空题

- 1. 用二进制代码表示的计算机语言称为(机器语言),用助记符编写的语言称为(汇编语言)。
- 2. 计算机硬件由(控制单元)、(运算器)、(存储器)、输入系统和输出系统五大部件组成。
- 3. 十六进制数 CB8 转换成二进制数为(110010111000)。
- 4. 某数 x 的真值-0.1011B, 其原码表示为(1.1011)。
- 5. 在浮点加减法运算过程中,在需要(对阶)或(右规)时,尾数需向右移位。
- 6. 指令通常由(操作码)和(地址码)两部分组成。
- 7. 要组成容量为 4K*8 位的存储器,需要($\frac{8}{}$)片 4K×1 位的芯片并联,或者需要($\frac{4}{}$)片 1K×8 位的芯片串联。
- 8. 中断处理过程包括(关中断)、(保护现场)、(执行中断服务程序)、(恢复现场)和(开中断)阶段。
- 9. 操作数寻址方式包括(直接寻址)、(间接寻址)、(应即寻址)、(隐含寻址)、(寄存器寻址)、(寄存器间接寻址)、(基址寻址)等。
- 10. 动态 RAM 的刷新包括 (分散刷新)、(集中刷新)和(异步刷新)三种方式。
- 11. 高速缓冲存储器的替换算法有(先进先出)和(近期最少使用)。
- 12. 影响流水线性能的因素有(数据相关)、(控制相关) 和(资源相关)。
- 13. 主存储器容量通常以 KB 为单位, 其中 1K=(), 硬盘的容量以 GB 为单位, 其中 1G=()。
- 14. 主存储器一般采用(动态 RAM)存储器, CACHE 采用(静态 RAM)存储器。
- 15. 世界上第一台计算机产生于(1946)年,称为(ENIAC)。
- 16. I/0 的编址可分为($\overline{\text{不统一编址}}$)和($\frac{\text{统一编址}}{\text{6}}$),前者需要单独的 I/0 指令,后者可通过($\frac{\text{6}}{\text{6}}$)指令和设备交换信息。
- 17. CPU 从主存取出一条指令并执行该指令的全部时间叫做(<mark>指令周期</mark>),它通常包含若干个(<mark>机器周期</mark>),而后者又包含若干个(时钟周期)。
- 18. 计算机中各个功能部件是通过(总线))连接的,它是各部件之间进行信息传输的公共线路。
- 19. 浮点数由(阶码)和(尾数)两部分构成。
- 20. 禁止中断的功能可以由(中断允许触发器)来完成。
- 21. 指令的编码中,操作码用来表明(所完成的操作), N 位操作码最多表示(2 N) 中操作。
- 22. 静态 RAM 采用 (双稳态触发器) 原理存储信息, 动态 RAM 采用 (电容) 原理存储信息。
- 23. 典型的冯•诺依曼计算机是以(运算器)为核心的。
- 24. 计算机硬件由(控制器)、(运算器)、(存储器)、(输入设备) 和(输出设备) 五大部件组成。
- 25. 系统总线按系统传输信息的不同,可分为三类: (地址)、(控制)、(数据)。
- 26. 数 x 的真值-0.1011, 其原码表示为(1.1011), 其补码表示为(1.0101)。
- 27. Cache 称为($\frac{\dot{a}_{B}}{\dot{a}_{B}}$)存储器,是为了解决 CPU 和主存之间($\frac{\dot{a}_{B}}{\dot{a}_{B}}$)不匹配而采用的一项重要 的硬件技术。
- 28. 浮点运算器由(尾数)运算器和(阶码)运算器组成。
- 29. 计算机系统中的存储器分为: (主存)和(辅存)。在 CPU 执行程序时,必须将指令存放在(主存)中,即(辅存)不能够直接同 CPU 交换信息。

- 30. 在补码加减法运算中,采用双符号位的方法 (变形补码)进行溢出判断时,若运算结果中两个符号位(不同),则表明发生了溢出。若结果的符号位为 (01),表示发生正溢出;若为 (10),表示发生负溢出。
- 31. 使用虚拟存储器的目的是为了解决(内存空间不足)问题。
- 32. Cache 介于主存与 CPU 之间,其速度比主存($\frac{1}{1}$),容量比主存($\frac{1}{1}$) 很多。它的作用是弥补 CPU 与主存在($\frac{1}{1}$)上的差异。
- 33. 一台计算机所具有的各种机器指令的集合称为该计算机的(指令集)。
- 34. 选择型 DMA 控制器在物理上可以连接($\frac{3}{8}$)个设备,而在逻辑上只允许连接($\frac{1}{8}$)个设备,它适合于连接($\frac{1}{8}$)设备。
- 35. DMA 控制器中的字计数器用于记录要传送数据块的 (长度), 每传输一个字后字计数器 (加 1)。
- 36. 总线通信控制方式可分为(同步)式和(异步)式两种。
- 37. DMA 的含义是(直接存储器存取),主要用于连接(高速) 外设, 信息传送以(数据块) 为单位传送。
- 38. CPU 的基本功能是 (指令控制)、(操作控制)、(时间控制)、(数据加工)和 (中断处理)。
- 39. 由若干一位全加器构成多位加法器时,进位可采用(串行进位链)和(并行进位链)。
- 40. 真值(超出)机器字长称为溢出。
- 41. 时序控制方式有(同步控制)方式、(异步控制)和(联合控制)方式。
- 42. DMA 数据传送过程可以分为(预处理)、(数据传送)和(后处理)三个阶段。
- 43. 主存芯片的地址译码驱动主要有两种方式,即(单译码)方式和(双译码)方式。
- 44. 流水线中常见的多发技术包括:(超标量技术)、(超流水线技术)和(超长指令字技术)。
- 45. RISC 称为 (精简指令集)而 CISC 称为 (复杂指令集)。
- 46. 控制存储器是微程序控制器的核心部件,它存储着与全部机器指令对应的(微程序),它的每个单元中存储一条(微指令)。
- 47. 微指令中操作控制字段的编码方式有:(直接编码方式)、(字段直接编码方式)、(字段间接编码方式) 和其它方式。
- 48. 按照存储器的读写功能分类,存储器可分为 RAM 和 ROM,RAM 称为 (<mark>随机存取存储器</mark>),ROM 称为 (<mark>只读存储器</mark>)。
- 49. 计算机软件一般分为两大类: 一类叫(**系统软件**), 另一类叫(**应用软件**), 操作系统属于(**系统软件**)。
- 50. CRC 码称为(循环冗余码),它具有(纠错)能力。
- 51. 程序设计语言一般可分为三类: (机器语言)、(汇编语言)、(高级语言)。
- 52. 计算机系统的层次结构中,位于硬件之外的所有层次统称为(虚拟机)。
- 53. 用二进制代码表示的计算机语言称为(机器语言),用助记符编写的语言成为(汇编语言)。
- 54. 浮点数中尾数用补码表示时,其规格化特征是(符号位与最高数值位相反)。
- 55. N+1 位二进制补码表示的取值范围是($-2^{\text{N}}, 2^{\text{N}}-1$)。 N+1 位二进制无符号整数的取值范围是($0\sim 2^{\text{N}}-1$)。
- 56. 一个定点数由(符号位)和(数值位)两部分组成。根据小数点的位置不同,定点数有(整数定点)和(小数定点)两种表示方法。
- 57. 8 位二进制补码所能表示的十进制整数范围是(-128)至(127),前者的二进制补码表示为(100000000),后者的二进制补码表示为(01111111)。

- 58. 在浮点补码加减运算中,当运算结果的尾数不是($00.1 \times \cdots \times$)和($11.0 \times \cdots \times$)形式时,需要进行规格化操作($\frac{\text{左归或右归}}{\text{chi}}$)。
- 59. 生成多项式 $G(X) = X^4 + X^1 + X^0$ 对应的二进制数为(10011),以此多项式进行 CRC 编码,其校验位 的位数是(4)。
- 60. 补码加减法中,(符号)连同数值位一同参加运算,(符号位进位)要丢掉。
- 61. 在浮点加法运算中,主要的操作步骤是(对阶)、(<mark>尾数相加</mark>)、(<mark>结果规格化</mark>)、(<mark>舍入</mark>)、(<u>溢</u> 出检查)。
- 62. RAM 的访问时间与存储单元的物理位置 (无关),任何存储单元的内容都能被 (随机访问)。
- 63. 内存储器容量为 256K 时,若首地址为 00000H,那么末地址的十六进制表示是(3FFFFH))。
- 64. CPU 是按照 (地址) 访问存储器中的信息。
- 65. 寄存器(<u>直接</u>) 寻址方式中,指令的地址码部分给出(寄存器编号),而操作数在(寄存器)中。
- 66. 寄存器间接寻址方式中,指令的地址码部分给出的是(有效地址)所在的寄存器编号。
- 67. 变址寻址方式中操作数的地址由(变址寄存器)与(地址码字段)的和产生。
- 68. 直接寻址方式中,指令的地址码部分直接给出(有效地址),只需(一次)访存即可获得操作数。
- 69. CPU 中,保存当前正在执行的指令的寄存器为(IR),保存下一条指令地址的寄存器为(PC)。
- 70. 控制单元由于设计方法的不同可分为(硬连线) 控制器和(微程序) 控制器

二、单项选择题

1. 8位定点原码整数 10100011 的真值为()。

A. +0100011 B. -0100011

C. +1011101 D. -1011101

2. 若某数 x 的真值为-0.1010,在计算机中该数表示为 1.0110,则该数所用的机器码为()。

A. 原码 B. 补码

C. 反码 D. 移码

3. 计算机中存储数据的基本单位为()。

A. 比特 (bit) B. 字节 (Byte)

C. 字 (Word) D. 以上都不对

4. 下列逻辑部件中,()不包括在运算器内。

A. 累加器 B. 状态条件寄存器

C. 指令寄存器 D. ALU

5. 在指令 "ADD@R, Ad"中 (@表示间接寻址),源操作数在前,目的操作数在后,该指令执行的操作是()。

A. $((R)) + (Ad) \longrightarrow (Ad)$ B. $((R)) + ((Ad)) \longrightarrow Ad$

C. $(R) + ((Ad)) \longrightarrow (Ad)$ D. $((R)) + (Ad) \longrightarrow Ad$

6. 在 ROM 存储器中必须有() 电路。

A. 数据写入 B. 再生

C. 地址译码 D. 刷新

7. 在 CPU 中程序计数器 PC 的位数取决于()。

A. 存储器容量 B. 指令中操作码字数

C. 机器字长

D. 指令字长

- 8. 在多级存储体系中, "cache——主存"结构的作用是解决()的问题。
- A. 主存容量不足

B. 主存与辅存速度不匹配

C. 辅存与 CPU 速度不匹配

- D. 主存与 CPU 速度不匹配
- 9. 计算机经历了从器件角度划分的四代发展历程,但从系统结构来看,至今为止绝大多数计算机仍是() 式计算机。

A. 实时处理

B. 智能化

C. 并行

D. 冯•诺依曼

- 10. 微型计算机中控制总线提供()。
- A. 存储器和 I/O 设备的地址码
- B. 所有存储器和 I/O 设备的时序信号和控制信号
- C. 来自 I/O 设备和存储器的响应信号
- D. 上述 B、C 两项
- 11. 中断向量地址是()。
- A. 子程序入口地址

- B. 中断服务程序入口地址
- C. 中断服务程序入口地址的地址
- D. 下一条指令地址
- 12. 下列叙述中,不能反映 RISC 特征的有()。
- A. 设置大量通用寄存器

- B. 使用微程序控制器
- C. 执行每条指令所需的机器周期数的平均值小于 2
- D. 简单的指令系统
- 13. DMA 传送控制的周期挪用法一般适用于()的情况。
- A. I/O 设备读写周期大于内存存储周期 B. CPU 工作周期比内存周期长很多
- C. I/O 设备读写周期小于内存存储周期 D. CPU 工作周期比内存存储周期小很多
- 14. 若某数 x 的真值为-0.1010, 在计算机中该数表示为 1.0101, 则该数所用的机器码为 ()。

A. 原码

B. 补码

C. 反码

- D. 移码
- 15. 浮点加减中的对阶的原则是()。
- A. 将较小的一个阶码调整到与较大的一个阶码相同
- B. 将较大的一个阶码调整到与较小的一个阶码相同
- C. 将被加数的阶码调整到与加数的阶码相同
- D. 将加数的阶码调整到与被加数的阶码相同
- 16. 原码乘法是()。
- A. 先取操作数绝对值相乘, 符号位单独处理
- B. 用原码表示操作数, 然后直接相乘
- C. 被乘数用原码表示,乘数取绝对值,然后相乘
- D. 乘数用原码表示,被乘数取绝对值,然后相乘
- 17. 原码加减交替除法又称为不恢复余数法,因此()。
- A. 不存在恢复余数的操作
- B. 当某一步运算不够减时,做恢复余数的操作
- C. 仅当最后一步余数为负时, 做恢复余数的操作
- D. 当某一步余数为负时,做恢复余数的操作
- 18. 为了缩短指令中某个地址段的位数,有效的方法是采取()。

A. 立即寻址

B. 变址寻址

C. 间接寻址

D. 寄存器寻址


19. 堆栈指针 SP 的内容是()。 A. 栈顶单元内容 B. 栈顶单元地址 C. 栈底单元内容 D. 栈底单元地址 20. 若某数 x 的真值为-0.1010, 在计算机中该数表示为 1.1010, 则该数所用的编码为 ()。 A. 原码 B. 补码 C. 反码 D. 移码 21. 为实现多重中断,保护断点和现场使用()。 A. ROM B. 中断向量表 C. 设备内的寄存器 D. 堆栈 22. 中断系统是由()实现的。 A. 仅用硬件 B. 仅用软件 C. 软、硬件结合 D. 以上都不对 23. DMA 数据的传送是以()为单位进行的。 A. 字节 B. 字 C. 数据块 D. 位 24. 通道是特殊的处理器,它有自己的(),因此具有较强的并行工作能力。 A. 运算器 B. 存储器 C. 指令和程序 D. 以上均有 25. 在中断响应过程中,保护程序计数器 PC 的作用是()。 A. 使 CPU 能找到中断处理程序的入口地址 B. 使中断返回后, 能回到断点处继续原程序的执行 C. 使 CPU 和外部设备能并行工作 D. 为了实现中断嵌套 26. 禁止中断的功能可以由()来完成。 A. 中断请求标记触发器 B. 中断允许触发器 C. 中断屏蔽触发器 D. 中断禁止触发器 27. 系统总线中地址线的功能是()。 A. 用于选择主存单元地址 B. 用于选择进行信息传输的设备 C. 用于选择外存地址 D. 用于指定主存和 I/O 设备接口电路的地址 28. 在采用()对设备进行编址的情况下,不需要专门的 I/0 指令组。 A. 统一编址 B. 单独编址 C. 两者都是 D. 两者都不是 29. 微程序存放在()中。 A. 控制存储器 B. RAM C. 指令寄存器 D. 内存储器 30. CPU 组成中不包括()。 A. 指令寄存器 B. 指令译码器 C. 地址寄存器 D. 地址译码器 31. 无条件转移指令的功能是将指令中的地址码送入()。 A. 累加器 B. 地址寄存器

C. PC D. 存储器 32. 指令周期是指()。 A. CPU 从主存取出一条指令的时间 B. CPU 执行一条指令的时间 C. CPU 从主存取出并执行一条指令的时间 D. 时钟周期时间 33. 能够改变程序执行顺序的是()。 A. 数据传送类指令 B. 移位操作类指令 C. 输入输出类指令 D. 转移类指令 34. 操作数地址存放在寄存器中的寻址方式叫()。 A. 相对寻址 B. 变址寻址 C. 寄存器寻址 D. 寄存器间接寻址 35. () 寻址方式对实现程序浮动提供了支持。 A. 变址寻址 B. 相对寻址 C. 间接寻址 D. 寄存器间接寻址 36. 先计算后再访问内存的寻址方式是()。 A. 立即寻址 B. 直接寻址 C. 间接寻址 D. 变址寻址 37. 在堆栈中,保持不变的是()。 A. 栈顶 B. 堆栈指针 C. 栈底 D. 堆栈中的数据 38. 采用虚拟存储器的主要目的是()。 B. 扩大存储器空间,并能进行自动管理 A. 提高主存储器的存取速度 D. 扩大存储器空间 C. 提高外存储器的存取速度 39. 程序访问的局限性是使用()的依据。 A. 缓冲 B. cache C. 虚拟内存 D. 进程 40. 和外存储器相比,内存储器的特点是()。 A. 容量大, 速度快, 成本低 B. 容量大, 速度慢, 成本高 D. 容量小, 速度快, 成本低 C. 容量小, 速度快, 成本高 41. 下列元件中存取速度最快的是()。 A. cache B. 寄存器 C. 内存 D. 外存 42. 某一 SRAM 芯片, 其容量为 512×8 位, 除电源端和接地端外, 该芯片引出线的最小数目应为 ()。 A. 23 B. 25 C. 50 D. 19 43. 某 RAM 芯片, 其存储容量为 1024×16 位, 该芯片的地址线和数据线数目分别为()。 A. 10, 16 B. 20, 8 C. 1024, 8 D. 1024, 16

- 44. 运算器的主要功能是进行()。 A. 逻辑运算 B. 算术运算 C. 逻辑运算和算术运算 D. 只做加法 45. 运算器虽由许多部件组成,但核心部分是()。 A. 数据总线 B. 算术逻辑运算单元 C. 多路开关 D. 累加寄存器 (累加器) 46. 计算机中表示地址时使用()。 A. 无符号数 B. 原码 C. 反码 D. 补码 47. 浮点数的表示范围和精度取决于()。 A. 阶码的位数和尾数的位数 B. 阶码采用的机器码和尾数的位数 C. 阶码采用的机器码和尾数采用的机器码 D. 阶码的位数和尾数采用的机器码 48. 主机中能对指令进行译码的器件是()。 A. ALU B. 运算器 C. 控制器 D. 存储器 49. 状态寄存器用来存放()。 A. 逻辑运算结果 B. 算术运算结果 C. 运算类型 D. 算术、逻辑运算及测试指令的结果状态 50. 在微程序控制器中,机器指令和微指令的关系是()。 A. 每一条机器指令有一条微指令来执行 B. 一条微指令由若干机器指令组成 C. 每一条机器指令由一段用微指令组成的微程序来解释执行 D. 一段为程序由一条机器指令来执行 51. 设[X]_{*}=1. x₁x₂x₃x₄, 仅当()时, X>-1/2 成立。 A. x_1 必须为 1, $x_2x_3x_4$ 至少有一个为 1 B. x₁必须为1, x₂x₃x₄任意 C. x_1 必须为 0, $x_2x_3x_4$ 至少有一个为 1
- and the same of th
- D. x_1 必须为 0, $x_2x_3x_4$ 任意
- 52. 有关原码算术左移中,说法正确的是():
- A. 数据顺次左移 1 位,最低位用 0 补充
- B. 数据顺次左移 1 位,最低位用 1 补充
- C. 数据顺次左移1位,最低位用原最高位补充
- D. 数据顺次左移 1 位,最高位不变
- 53. 定点运算器用来进行()。
- A. 十进制数加法运算
- B. 定点数运算
- C. 浮点数运算
- D. 既进行定点数运算也进行浮点数运算
- 54. 计算机的存储器系统是指()。
- A. RAM

- B. ROM C. 主存储器
- D. cache, 主存储器和辅助存储器
- 55. 存储器是计算机系统的记忆设备,它主要用来()。
- A. 存放数据
- B. 存放程序
- C. 存放数据和程序
- D. 存放微程序
- 56. 内存若为 16 兆 (MB),则表示其容量为() KB。
- A. 16
- B. 16384
- C. 1024
- D. 16000
- 57. 下列说法正确的是():
- A. 半导体 RAM 信息可读可写,且断电后仍能保持记忆
- B. 半导体 RAM 属易失性存储器,而静态 RAM 存储信息是非易失性的
- C. 静态 RAM、动态 RAM 都属易失性存储器,断电后存储的信息将消失
- D. ROM 不用刷新,且集成度比动态 RAM 高,断电后存储的信息将消失
- 58. 若 SRAM 芯片的容量是 2M×8bit,则该芯片的引脚中地址线和数据线的数目之和是
- A. 21
- B. 29
- C. 18
- D. 不可估计
- 59. 某 RAM 中每个存储单元为 16 位,则下面所述正确的是:()
- A. 地址线是 16 根
- B. 地址线与16无关
- C. 地址线与16有关
- D. 地址线不得少于 16 根
- 60. 若存储器中有 1K 个存储单元,采用双译码驱动方式时要求译码输出线为()
- A. 1024
- B. 10
- C. 32
- D. 64
- 61. RAM 芯片串联时可以()。
- A. 增加存储器字长
- B. 增加存储单元数量
- C. 提高存储器速度
- D. 降低存储器的平均价格
- 62. 存储周期是指():

- A. 存储器的读出时间
- B. 存储器进行连续读和写操作所允许的最短时间间隔
- C. 存储器的写入时间
- D. 存储器进行连续写操作所允许的最短时间间隔
- 63. 指令系统中采用不同寻址方式的目的主要是:()
- A. 可直接访问外存
- B. 提供扩展操作码并降低指令译码难度
- C. 实现存储程序和程序控制
- D. 缩短指令长度,扩大寻址空间,提高编程灵活性
- 64. 在一地址指令格式中,下面论述正确的是:()、
- A. 仅能有一个操作数,它由地址码提供
- B. 一定有两个操作数,另一个是隐含的
- C. 可能有一个操作数,也可能有两个操作数
- D. 如果有两个操作数,另一个操作数是本身
- 65. ()方式对实现程序浮动提供了支持。
- A. 变址寻址
- B. 相对寻址
- C. 间接寻址
- D. 寄存器间接寻址
- 66. 在计算机中,存放微指令的控制存储器隶属于()。
- A. 外存
- B. 高速缓存
- C. 内存
- D. CPU
- 67. CPU 中通用寄存器的位数取决于()。
- A. 存储器容量
- B. 机器字长
- C. 指令的长度
- D. CPU 的管脚数
- 68. 以硬连线方式构成的控制器(控制单元)也称为()。
- A. 组合逻辑控制器
- B. 微程序控制器
- C. 存储逻辑控制器
- D. 运算器
- 69. 以下论述正确的是()
- A. CPU 响应中断期间仍执行原程序
- B. 在中断过程中,若又有中断源提出中断,CPU 立即响应
- C. 在中断响应中,保护断点、保护现场应由用户编程完成
- D. 在中断响应中,保护断点是由中断响应自动完成的



A 模块式,并行,多个

B 模块式串行,多个

C 整体式,并行,一个

- D 整体式, 串行, 多个
- 80. 用某个寄存器中操作数的寻址方式称为_____寻址。

A 直接 B 间接 C 寄存器直接 D 寄存器间接

81. 计算机的外围设备是指____。

A 输入/输出设备

B 外存储器

C 远程通信设备

D 除了 CPU 和内存以外的其它设备

三、简答题

- 1. 直接程序传送方式,中断方式,DMA 方式的异同。
 - (1)程序查询、程序中断方式的数据传送主要依赖软件,DMA 主要依赖硬件。 (注意: 这里指主要的趋势)
 - (2)程序查询、程序中断传送数据的基本单位为字或字节, DMA 为数据块。
 - (3)程序查询方式传送时, CPU与 I/O 设备串行工作;

程序中断方式时, CPU 与 I/O 设备并行工作, 现行程序与 I/O 传送串行进行;

DMA 方式时, CPU 与 I/O 设备并行工作, 现行程序与 I/O 传送并行进行。

(4)程序查询方式时, CPU 主动查询 I/O 设备状态;

程序中断及 DMA 方式时, CPU 被动接受 I/0 中断请或 DMA 请求。

(5)程序中断方式由于软件额外开销时间比较大,因此传输速度最慢;

程序查询方式软件额外开销时间基本没有,因此传输速度比中断快;

DMA 方式基本由硬件实现传送, 因此速度最快:

注意:程序中断方式虽然 CPU 运行效率比程序查询高,但传输速度却比程序查询慢。

(6) 程序查询接口硬件结构最简单, 因此最经济;

程序中断接口硬件结构稍微复杂一些, 因此较经济;

DMA 控制器硬件结构最复杂, 因此成本最高;

(7)程序中断方式适用于中、低速设备的 I/0 交换;

程序查询方式适用于中、低速实时处理过程;

DMA 方式适用于高速设备的 I/0 交换;

2. 什么是 RISC?简述它的主要特点。

RISC 是精简指令系统计算机,它有以下特点:①选取使用频率最高的一些简单指令,以及很有用但不复杂的指令。②指令长度固定,指令格式种类少,寻址方式种类少。③只有取数/存数指令访问存储器,其余指令的操作都在寄存器之间进行。④大部分指令在一个机器周期内完成。⑤CPU中通用寄存器数量相当多。⑥以硬布线控制为主,不用或少用微指令码控制。⑦一般用高级语言编程,特别重视编译优化工作,以减少程序执行时间。

3. 什么叫指令?什么叫微指令?两者有什么关系?

指令是机器指令的简称,是计算机硬件能够直接识别和执行的操作命令。

在微程序控制方式之下,从控制存储器中取出,完成一个或几个微操作的命令称为微指令。

- 一条机器指令对应一个微程序,这个微程序是由若干条微指令构成的。因此,一条机器指令的功能是若干条微指令组成的序列来实现的。
- 4. 比较先间址后变址于先变址后间址的区别,试画图进行比较?
 - 1) 先变址再间址寻址过程简单示意如下:

EA=[(IX)+A], IX (IX)+1

2) 先间址再变址寻址过程简单示意如下: EA=(IX)+(A), IX (IX)+1

5. 机器指令包括那两部分? 微指令包括那两部分? 程序靠什么实现顺序执行? 靠什么实现转移? 微程序靠什么实现顺序执行? 靠什么实现转移?

机器指令通常由操作码和地址码两部分组成。

微指令的格式大体分成两类:水平型微指令和垂直型微指令。

程序靠指令的操作码来实现执行,操作数来实现转移。

在微程序控制的计算机中,将由同时发出的控制信号所执行的一组微操作称为微指令。所以微指令就是把同时发出的控制信号的有关信息汇集起来形成的。将一条指令分成若干条微指令,按次序执行就可以实现指令的功能。若干条微指令可以构成一个微程序,而一个微程序就对应了一条机器指令。因此,一条机器指令的功能是若干条微指令组成的序列来实现的。简言之,一条机器指令所完成的操作分成若干条微指令来完成,由微指令进行解释和执行。

6. 解释下列概念:中断向量,向量地址,中断向量地址,中断向量表,说明程序中断方式的工作过程中断向量是指中断处理程序的入口地址,由处理机自动寻址。

处理机可处理的每种中断的编号为中断类型码。

中断向量表是存放所有类型中断处理程序入口地址的一个默认的内存区域。

7. 冯. 诺依曼原理的内容。

数字计算机的数制采用二进制; 计算机应该按照程序顺序执行。

其主要内容是:

- 1. 计算机由控制器、运算器、存储器、输入设备、输出设备五大部分组成。
- 2. 程序和数据以二进制代码形式不加区别地存放在存储器中,存放位置由地址确定。
- 3. 控制器根据存放在存储器中地指令序列(程序)进行工作,并由一个程序计数器控制指令地执行。控制器具有判断能力,能根据计算结果选择不同的工作流程。
- 8. 什么是溢出?在定点机中如何判断补码加减法运算是否溢出,试写出两种溢出判断的的方法? 超出了定点机所能表示的数的范围。
 - (1) 参加运算的两个操作数(减法时减数需连同符号位在内每位取反,末位加1)符号相同,结果的符号又与操作数的符号不同,则为溢出。
 - (2) 求和时最高位进位与次高位进位异或结果为1时,则为溢出。
- 9. 就中断方式作如下的回答
- ①、什么是中断 ②、中断服务程序的流程包含几个部分
- ③、中断请求触发器和中断屏蔽触发器

CPU 在程序运行过程中,遇到异常情况或特殊请求,需暂停现行程序,转至对这些异常情况或特殊情况的处理,处理完后再返回到原程序断点继续执行,这一过程即为中断。

在中断周期 CPU 应完成关中断、保存断点和转中断服务程序入口三个操作。

中断请求寄存器——对中断源发来的一次性中断请求信号进行登记。

中断屏蔽触发器——对于可屏蔽的中断源进行开、关中断操作,可视为各中断源的中断分开关。

11. 浮点加减运算时,为什么要进行对阶?说明对阶的方法和理由。

对阶相当于手工加减法中的小数点对齐。只有阶码相同时,才能对尾数进行加减法。对阶时,改变阶码将引起尾数移动。由于尾数左移可能会发生溢出,而尾数右移只对精度有很少的影响。所以,对阶应采用小阶向大阶对齐的做法。即,将较小的阶码加大,相应的尾数左移。

12. 比较基址寻址方式和变址寻址方式的异同。

基址寻址	变址寻址	
(1) 有效地址等于形式地址加上基址寄存器的内容	(1) 有效地址等于形式地址加上变址寄存器的内容	
(2) 可扩大寻址范围	(2) 可扩大寻址范围	
(3) 基址寄存器的内容由操作系统给定,且在程序的 执行过程中不可变	(3) 变址寄存器的内容由用户给定,且在程序的执行 过程中可变	
(4) 支持多道程序技术的应用	(4) 用于处理数组程序	

- 13. 试比较算术移位和逻辑移位。
 - 22. 算术移位时,符号位(最高位)不变,左移时最高数值位移丢,右移时最低数值位移丢,移位时出现的空位根据不同机器数的移位规则确定填补空位的代码(1或0)。逻辑移位时,没有符号位,左移时最高位移丢,低位补0,右移时最低位移丢,高位补0。例如:10101110 逻辑右移一位得01010111,逻辑左移一位得01011100。若将其视为补码,则算术左移一位得11011100,算术右移一位得11010111。可见两种移位结果不同。
- 14. I/0 有哪些编址方式?各有何特点?

I/0 的编址方式有两种: 统一编址和不统一编址。

统一编址即在内存地址空间划出一定的范围作为 I/0 地址,这样通过访存指令即可实现对 I/0 的访问。但是主存容量相应减少了。所谓不统一编址即 I/0 和主存的地址是分开的,I/0 地址不占内存空间,故这种编址不影响主存容量,但访问 I/0 时必须有专用 I/0 的指令。

15. 试比较间接寻址和寄存器间址?(异同)

两者都扩大了操作数的寻址范围。间接寻址需要访存,寄存器寻址不需要访存相对间接寻址,寄存器寻址指令字较短,节省了存储空间。图见课本

16. 试比较 SRAM 和 DRAM 的区别。


区别	SRAM	DRAM
特性	静态存储器	动态存储器
存储信息	触发器	电容
破坏性读出	非	是
需要刷新	不要	需要
送行列地址	同时送	分两次送
运行速度	快	慢
集成度	低	高
发热量	大	1
存储成本	高	低

17. 控制单元的功能是什么? 其输入包括哪些内容(信号)? 输出的内容是什么? 发出各种控制信号序列。

输入来自时钟、指令寄存器、各种状态标记、系统总线的信号。

输出 CPU 内的控制信号、送至系统总线的信号。

- 18. CPU 的有哪些功能? 画出其结构框图并简要说明每个部件的作用。
 - CPU 的基本功能是指令控制、操作控制、时间控制、数据加工和中断处理
 - 1. CPU 具有控制程序的顺序执行、产生完成每条指令所需的控制命令、对各种操作实施时间上的控制、对数据进行算术和逻辑运算以及处理中断等功能,其框图如图 8.30 所示。图中寄存器包括专用寄存器(如程序计数器、指令寄存器、堆栈指示器、存储器地址寄存器、存储器数据寄存器、状态寄存器等)以及通用寄存器(存放操作数);CU产生各种微操作命令序列;ALU完成算术和逻辑运算;中断系统用于处理各种中断。



- 19. 什么是多重中断?实现多重中断的条件是什么?
 - 27. 多重中断即指 CPU 在处理中断的过程中,又出现了新的中断请求,此时若 CPU 暂停现行的中断处理,转去处理新的中断请求,如图 8.33 所示,即多重中断。




图 8.33 第 27 题答图

实现多重中断的条件如下:

- (1)必须重新设置"开中断"指令。因 CPU 响应中断后,即由硬件自动将允许中断触发器清 0,关闭了中断系统,CPU 不再能响应中断。只有在中断服务程序中重新设置一条"开中断"指令,使允许中断触发器为"1",开放中断系统,才能再次响应中断请求。
 - (2) 只有优先级别更高的中断请求才能中断现行的中断处理程序。
- 20. 简述 I/0 接口的功能和基本结构。
- I/0 接口的功能:选址,传送数据,传送命令,反映设备状态。
- I/0 接口组成: 设备选择电路,数据缓冲器,命令寄存器,命令译码器,设备状态标记,控制逻辑电路。
- 21. 提高访存速度可以采用哪些措施,请至少说出五种措施。

- (1) 采用高速器件,选用存取周期短的芯片,可提高存储器的速度。
- (2) 采用 Cache, CPU 将最近期要用的信息先调入 Cache, 而 Cache 的速度比主存快得多, 这样 CPU 每次只需从 Cache 中取出(或存入)信息, 从而缩短了访存时间, 提高了访存速度。
- (3) 调整主存结构,如采用单体多字结构(在一个存取周期内读出多个存储字,可增加存储器的带宽),或采用多体结构存储器(参考第16 题答案)。
- 22. 计算机存储系统分哪几个层次?每一层次主要采用什么存储介质?其存储容量和存取速度的相对关系如何?
 - 1、答:存储系统层次:寄存器组-cache-主存-辅存相应的存储介质为:寄存器-电路;cache-SRAM;主存-DRAM;辅存-磁表面存储。

对应的容量由小到大,速度由高到低。

23. DRAM 存储器为什么要刷新?有几种常用的刷新方式?

DRAM 存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究是有泄漏的,电荷数 又不能像 SRAM 存储元那样由电源经负载管来补充,时间一长,信息就会丢失。为此必须设法由 外界按一定规律给栅极充电,按需要补给栅极电容的信息电荷,此过程叫"刷新"。 常用的刷新方式由三种:集中式、分散式、异步式。


- 24. 什么是指令周期?什么是机器周期?什么是时钟周期? 三者有什么关系?
- 【解】 指令周期是 CPU 取出并执行 条指令所需的全部时间,即完成一条指令的时间。机器周期是所有指令执行过程中的一个基准时间,通常以存取周期作为机器周期。时钟周期是机器主频的倒数,也可称为节拍,它是控制计算机操作的最小单位时间。
- 一个指令周期包含若干个机器周期,一个机器周期又包含若干个时钟周期,每个指令周期内的机器周期数可以不等,每个机器周期内的时钟周期数也可以不等。
- 25. 某机器采用三地址指令,具有常见的 8 种寻址操作。可完成 60 种操作,各种寻址方式均可在 2K 主存范围内取得操作数,并可在 1K 范围内保存运算结果。问应采用什么样的指令格式?指令字长最少为多少位?执行一条指令最多要访问多少次主存?

OP 6 3 A1 11 3	A2 11 3	A3 10
----------------	---------	-------

最少为: 6+3+11+3+11+3+10=47 位。

执行一条指令最多访问6次主存。

26. 画出计算机硬件组成框图,说明各部件的功能。




图中各部件的功能如下:


- 运算器用来完成算术运算和逻辑运算,并将运算的中间结果暂存在运算器内。
- 存储器用来存放数据和程序。
 - 控制器用来控制、指挥程序和数据的输入、运行以及处理运算结果
 - 输入设备用来将人们熟悉的信息形式转换为机器能识别的信息形式,常见的有键盘、鼠。
 - 输出设备可将机器运算结果转换为人们熟悉的信息形式,如打印机输出、显示器输出等

四、计算题

1. 求有效信息位 01101110 的海明校验码。



- 2. 己知 X=13/32, Y=-27/32, 用补码一位乘计算 X•Y。
- 3. 已知 X=13/32 , Y=-27/32 , 用补码两位乘计算 X Y 。



4. 己知 X=+11/16, Y=+7/16, 用变形补码计算 X+Y。

因为
$$x = +\frac{11}{16} = 0.1011, y = +\frac{7}{16} = 0.0111$$


$$[x]_{h'} = 00.1011, [y]_{h'} = 00.0111$$

$$[x]_{h'} + [y]_{h'} = 00.1011$$

$$+00.0111$$

$$+00.0111$$
第1位符号位—01.0010

5. 已知接收到的海明码(按配偶原则配置)为1100111,检查上述代码是否出错?第几位出错?



6. 一个容量为 16K×32 位的存储器,其地址线和数据线的总和是多少?当选用下列不同规格的存储芯片时,各需要多少片?如何连接(串联,并联)?

1K×4位, 2K×8位, 4K×4位, 16K×1位, 4K×8位, 8K×8位

地址线和数据线的总和 = 14 + 32 = 46根; 各需要的片数为:

 $1K\times 4$: $16K\times 32 / 1K\times 4 = 16\times 8 = 128$ 片

2K×8: $16K\times32/2K\times8=8\times4=32$ 片

 $4K \times 4$: $16K \times 32 / 4K \times 4 = 4 \times 8 = 32 / 5$

 $16K \times 1$: $16K \times 32 / 16K \times 1 = 32 片$

 $4K \times 8$: $16K \times 32 / 4K \times 8 = 4 \times 4 = 16$ 片

 $8K \times 8$: $16K \times 32 / 8K \times 8 = 2X4 = 8片$

- 1. 分 16 组,组之间串联,每组 8 片并联。
- 2. 分8组,组之间串联,每组4片并联。
- 3. 分 4 组, 组之间串联, 每组 8 片并联。
- 4.32 片并联。
- 5. 分 4 组,组之间串联,每组 4 片并联。
- 6. 分2组,组之间串联,每组4片并联。
- 7. 己知 X=-0.1100, Y=-0.1000, 求 X+Y。

[X]_{*|-1, 0100} [Y]_{*|-1, 1000}


[X] 計[Y] 計1.0100+1.1000=10.1100 溢出

- 8. 已知 X=55/64, Y=-23/32, 计算 x . y。(可用任何算法,必须写出过程)
- 9. 用补码两位乘法, 计算 X Y, X=-0.1011, Y=-0.1101

Y= -0.101110 [×]原=1.101] [竹原=1.110] X=0.110111 XX=0.110111 [-xx]=1:00100] [X]41=1.010) [Y]==1.0011 22 = 1.101110 4×=0.101110 [-X] &1 = 0.1011 乘数 以於 部分级 來数 部分投 01110100 0 000,00000 + 001.101110 000,000 001.101110 +000.1011 10001011 100.011011 000.101) 111,001001 1000,0010 111.100 | 00 00 100010 111.111001 +111.0101 111,00100) 111.0111 111,000010 111.110) 1000/000 11111000 + 000.1011 + 000.1[011] 100010 000.1000 | 1111 000.10011] 200 yo = 001 = 成文 [X·Y] 私= 0.1000111) 放して、リ]係=1.100111100010 得火.4= 0.10001111

10. 已知接收到的海明吗(按配偶原则配置)为0100111,检查上述代码是否出错?如果出错,请问第几位出错?

11. 计算数据 1010 的海明编码的形式 (按配偶原则)



12. 已知机器字长 n=8, X=-44, Y=-53, 求 X+Y, X-Y。

解: 44D=00101100B, 53D=00110101B [X]补=[-44]补=11010100, [Y]补=[-53]补=11001011,

> | X| 补=11010100 | + [Y] 补=11001011 | X+Y] 补=110011111 | 上 超出8位,舍弃

[X+Y] = -1100001, X+Y=(-97)

解: [X]ネト=11010100, [Y]ネト=11001011, [-Y]ネト=00110101

[X-Y] ? = 00001001, X-Y=+0001001=(+9)

13. 已知 $2[X]_{*}=1.0101001$, $\frac{1}{2}[Y]_{\mathbb{R}}=1.0101100$,用变形补码计算 $[X]_{*}+[Y]_{*}$,并判断有无溢出。

解: [X]补=1.1010100=11.1010100

[Y]原=1.1011000

[Y] *\=1. 0101000=11. 0101000

 $[X] \stackrel{?}{\Rightarrow} + [Y] \stackrel{?}{\Rightarrow} = 11.1010100 + 11.0101000$

=10.1111100

结果为负溢

14. 己知 $\frac{1}{2}$ [X] $_{**}=1.0101001$, 2[Y] $_{**}=0.1101100$,用变形补码计算[X] $_{**}+$ [Y] $_{**}$,并判断有无溢出。解: [X]补=1.1010010=10.1010010

[Y]原=0.0110110

[Y] *\=0. 0110110=00. 0110110

 $[X] \stackrel{?}{\Rightarrow} + [Y] \stackrel{?}{\Rightarrow} = 10.1010010+00.0110110$


=11.0001000

无溢出

15. 已知 X=-0.1001, Y=0.1011, 用补码加减交替法(不恢复余数法)计算 X/Y。

[X] [- 1.1001 X*=0.100]	翻数 高	
[4]原 = 0.1011 Y≠= 0.101		
[-4*]本二1:010]	+1.0101	
	1.1110	CONTRACT OF
	101100	
	40.1011	
	0.1110 01	
	+1.0101	
xo@ yo= 100=1	0.001) 011	
	0.0110 011	
校门高三1.1101	+1.0101	
1 9 11 1	1.1011 0110	
	1.0110 0110	0
	+ 0.1011	-
	n 0001 0110	

16. 已知 $X=2^3 \times 13/16$, $Y=2^4 \times (-9/16)$,假设阶码取 3 位,尾数取 6 位(均不包括符号位),计算 $X \times Y$ (阶码和尾数均用补码运算)。



17. 已知 $X=2^6 \times 13/16$, $Y=2^3 \times (-15/16)$,假设阶码取 3 位,尾数取 6 位(均不包括符号位),计算 X/Y (阶码和尾数均用补码运算)。

X=2+110 x(0.110100)	被除款	南
Y= 2+011 x (-0.111100)	00.1/0100	0.000000
1-2 1000	+11.000100	
[X]= 00.110;00.110100	11-111000	120 1
CY7=1=00.011; 11.000100	11.110000	10 1
EXYX1= 00.111100	+ 00-111100	
阶码和城	00./01100	10
[文]叙、一门y]叙二00.110	01-011000	10
+11.101	+11.000100	
00.01	00.011100	100
	00-111000	100
	+ 11,000100	
	11.111100	1001
of near los	+00.111100	1001
	00.110100	10010
tx [Sx] [= 1.001001)	+ 11.000100	10010
	00.101000	100 100
3 Sy = 1,11011	01.01000	1001001
X.Y= 2+011 × (-0.110111)		
X. Y= 2 ×(-00)		
= 23x(-54)		

18. 将(178.125)10转换成短浮点数格式。

(178.125) 10转换成二进制数为: (1011001.001) 2

	符号	偏移的阶码	有效值
短浮点数表示	0	00000111+01111111	011001000100000000000000
		=10000110	1. (隐含的)

解: 符号位 =1

阶码 =10000011

(1)计算出阶码真值(移码-偏置值)

10000011-1111111 =100

(2)以规格化二进制数形式写出此数

 1.1001001×2100

(3)写成非规格化二进制数形式

11001.001

(4)转换成十进制数,并加上符号位

(11001.001) 2= (25.125) 10

所以, 该浮点数 = -25.125

20. 设计算机准备传送的信息是 1010110010001111, 生成多项式是 x+x+1, 计算校验位, 写出 CRC 码。

解:生成多项式 $X^5+X^2+1=100101$ 。 首先将准备传送的信息左移 5 位:101011001000111100000。 然后 101011001000111100000÷100101,余数=10011。

所以,CRC码=1010110010001111110011。

21. 将 (-0.1101) 2用 IEEE 短浮点数格式表示出来。

解: 0.1101=1.101*2^-1

符号位=1;

阶码=127-1=126

1, 01111110, 101000000000000000000000

结果=BF500000H