**RISC-V 流水线CPU La3实验报告**

**PB16060130 顾健鑫**

1. **实验目的**

本次实验需实现一个组相联的基于写回法的cache。在实现cache模块的过程中，需要权衡选择合适的组相联度来平衡命中率收益与存储资源、电路面积的开销。

1. **实验环境和工具**

本次实验使用的软件环境为Vivado 2017.4的版本。在创建工程项目时，直接导入提供好的模块框架文件并在完成代码的编写后，导入测试文件用于测试，并用Vivado的波形仿真结果作为结果检验依据。

1. **Cache的具体实现**

本次实验中的cache实现均额外使用了一个age数组，age数组记录所有组中每一个Line的新旧情况，FIFO和LRU替换策略将分别采用不同的方式对age数组进行更新与赋值，已达到替换效果。

* 1. FIFO

每一组中的换出块的选择策略：选择当前所有块中age数值最大的块作为换出块。

age数组的更新策略：在初始化时，全部初始化为最大值，即全部位均为1。在新块换入成功后，即在SWAP\_IN\_OK状态，把换入块的age置0，把所有其他有效块（VALID值为1）的age加一。

通过上述初始化与更新策略即可实现FIFO。

* 1. LRU


每一组中换出块的选择策略：选择当前所有块中age数值最小的块作为换出块。

age数组更新策略：在初始化时，将age全部初始化为0。在IDLE状态会做cache命中与缺失的判断，若命中，则将此块的age加一；若缺失，则将此块的age置0。依次策略，age数组中值最小的块即为当前最少使用的块，即为换出块。


1. **Cache独立测试**

在独立测试中，使用提供的cache\_tb文件，并用python程序生成256的顺序读写测试程序，FIFO和LRU的运行结果如下图所示，经过256次顺序读测试后，计数变量变为-1，表示测试通过

FIFO：



LRU：



1. **CPU+Cache联合测试**

**性能分析**

在联合测试中，快排的数组长度为512，矩阵大小为16\*16，得到如下结果

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| 组数 | 组相连度 | LRU  快排缺失率 | FIFO  快排缺失率 | LRU  矩阵乘法缺失率 | FIFO  矩阵乘法缺失率 |
| 3 | 1 | 6.51% | 6.51% | 60.23% | 60.23% |
| 2 | 5.04% | 2.94% | 57.36% | 57.20% |
| 4 | 3.68% | 1.71% | 39.51% | 20.22% |
| 6 | 2.61% | 1.24% | 20.29% | 1.89% |
| 8 | 1.08% | 0.92% | 4.94% | 1.52% |
| 16 | 0.63% | 0.63% | 1.14% | 1.14% |

在规模较小的测试中，横向对比的结果出乎意料，相对于较复杂的LRU替换策略，较简单的FIFO策略甚至有更低的缺失率。在纵向对比上，随着组相连度的增加，cache的缺失率有着明显的降低，从直接相连的60.23%至1.14%，对于访存时间的提升相当明显。

为了做进一步验证，我增大了快排数组的规模，再次验证在组数为8的情况下，两替换策略在组相连度为4,8,16时的缺失率，统计结果如下

|  |  |  |  |
| --- | --- | --- | --- |
| 组数 | 组相连度 | LRU  快排缺失率 | FIFO  快排缺失率 |
| 3 | 4 | 7.22% | 6.48% |
| 8 | 5.15% | 5.77% |
| 16 | 0.17% | 0.17% |

在此可以看到，随着数组规模的增大以及组相连度的提升，LRU表现出了优于FIFO的缺失率，因此两者均有很高的实用价值但实际应用中的表现还会与具体任务的数据局部相关性以及多种条件有关。

除了单纯的改变组相连度，本次实验还对组数与组相连度的关系做了考察，使用的矩阵大小设置为16\*16，在维持组数\*组相连度不变的情况下，对矩阵乘法做了三组对比测试，结果如下

|  |  |  |  |
| --- | --- | --- | --- |
| 组数 | 组相连度 | LRU  矩阵乘法缺失率 | FIFO  矩阵乘法缺失率 |
| 2 | 12 | 18.73% | 2.27% |
| 3 | 8 | 4.94% | 1.52% |
| 4 | 6 | 1.14% | 1.14% |

从结果可以看出，尽管总数不变，但随着组相连度的增加，缺失率会增大。

**资源分析**

将WB段寄存器设置为top模块，对其进行综合，统计使用的LUT和FF的数量，列表如下，

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| 组数 | 组相连度 | LUT(LRU) | FF(LRU) | LUT(FIFO) | FF(FIFO) |
| 3 | 2 | 2273 | 5543 | 2888 | 5543 |
| 4 | 4764 | 10055 | 5744 | 10055 |
| 8 | 8115 | 19080 | 9471 | 19079 |
| 16 | 16305 | 37136 | 19654 | 37127 |

从表格中的数据可得出结论，随着组相连度的增加，LUT和FF的使用数量会有明显的增加，这也很符合常理。横向对比下，FIFO与LRU并未有明显的差别，这可能是由于在具体实现中，FIFO和LRU都使用了age数组来进行信息记录，但FIFO的实现可以做更多简化，用单纯的计数变量来实现，因此理论上FIFO会比LRU使用更少的硬件资源。

综合对比而言，FIFO在硬件资源使用上会比LRU占用的更少，但具体的缺失率会随着程序的具体不同而有所改变，因此不能单纯LRU是比FIFO更好的替换策略，两者各有优劣，不能一概而论。

1. **写回法的优劣分析**

写回法的优点在于速度快并且可以有效减少访问内存的次数，内存中数据是否被修改由dirty标志位决定。但其明显的问题就在于数据一致性的维护。在本次实验中，虽然无需考虑这种一致性。然而，在实际的计算机结构中，存在不经过CPU直接与内存进行数据读写的模块，如DMA。因此在实际情况下，写回法的实现要更为复杂，需要添加额外的标志信息来帮助换出块的决策。

与写回法对应的是写直达法，其易于实现，且容易保持不同存储层次间的一致性。但相对的写直达法会频繁访问内存，导致速度相较于写回法很慢，不利于计算机性能的提升。

1. **总结**

通过本次实验，我实现了基于FIFO与LRU替换策略的组相连cache，对cache的结构有了更加深入的了解和深刻的认知。同时通过联合测试，也对cache的性能以及其各项参数之间的关系有了更加深刻的认知。