Praktikumsbeleg

"Hardwarebeschreibung"

"Digital-Design"

Prof. Dr.-Ing. habil. Jürgen Kampe * 26. März 2025

Anforderungen an den Praktikumsbeleg

Geben Sie Ihren Praktikumsbericht im Moodle termingerecht als zip-Archiv mit

- einem beschreibenden Textdokument (PDF) sowie
- mit allen VHDL-Dateien für den Entwurf einschließlich der Testbenches sowie
- der Clock-Constraints als Synopsys Design Constraints (* . sdc) sowie
- dem PIN-Assignment für das FPGA-Board als Quartus Settings File (* . qsf) sowie
- dem VHDL-Objekt für die timing-Simulation (* . vho) und dem Zeitmodell im Standard Delay Format (* . sdf) und
- der FPGA-Programmierung als Quartus SRAM Object File (*.sof)

elektronisch ab. Zusätzlich soll die PDF-Datei mit: Namen, Matrikelnummer, Matrikel (z. B. 192E) und Thema eine von Ihnen unterschriebene Eigenständigkeitserklärung enthalten:

Hiermit bestätige ich, dass ich die vorliegende Arbeit selbständig verfasst und keine anderen als die angegebenen Hilfsmittel benutzt habe. Die Stellen der Arbeit, die dem Wortlaut oder dem Sinn nach anderen Werken einschließlich Internetquellen entnommen sind, wurden unter Angabe der Quelle kenntlich gemacht.

Die Bewertung erfolgt an Hand der folgenden Kriterien:

- 1. Beschreibung des zu entwerfenden Systems in Text und Bild und Erläuterung des Lösungsansatzes,
- 2. Spezifikation der Testbench und Formulierung von Use-Cases,
- 3. kommentiertes und dokumentiertes VHDL-Modell und Testbench auf algorithmischer Ebene (Spezifikation des abstrakten Verhaltens),
- 4. VHDL-Testbench auf algorithmischer Ebene, ggf. für verschiedene *Use-Cases* (Dokumentation der Use-Cases),
- 5. funktionale Simulation mit *ModelSim*, Dokumentation des Ergebnisses,
- 6. kommentiertes VHDL-Modell auf RT-Ebene (Partitionierung, Implementierung der Komponenten),
- 7. erweiterte VHDL-Testbench für die Co-Verifikation der Implementierung gegen die Spezifikation,
- 8. funktionale Simulation der Implementierung, Dokumentation des Ergebnisses,
- 9. timing-Simulation der Implementierung mit Ergebnis.
- 10. Die Realisierung soll auf dem DE2-Evaluierungsboard funktionsfähig sein!

^{*}Ernst-Abbe-Hochschule Jena, Institut für integrierte Systeme (IiS)