Hardwarebeschreibung

Digital-Design

Prof. Dr.-Ing. habil. Jürgen Kampe

Realisierung von Schaltfunktionen mit Multiplexern und RAM

26. März 2025 3. Seminar HB: 1

Die Boole'sche Funktion

$$y = f(\underline{x}) = x_3 x_2 \overline{x_0} + \overline{x_2} \overline{x_1} x_0 + x_3 x_0 + x_2 \overline{x_0}, \qquad k = 4$$

soll mit Hilfe von Multiplexern realisiert werden.

- 1. Ermitteln Sie 16-auf-1, 8-auf-1 und 4-auf-1 Multiplexer-Realisierungen mit Hilfe des *Karnaugh*-Planes
- 2. Entwickeln Sie die Multiplexer-Realisierungen mit Hilfe des ROBDD
- 3. Entwickeln Sie eine Realisierung mit Hilfe von 8×1 -bit RAM-Zellen (lookup-table LUT) mit Hilfe des ROBDD

J. Kampe

Realisierung von Schaltfunktionen mit Multiplexern Realisierung mit Hilfe des *Karnaugh-*Planes

Prinzip: Vergleich der Schaltfunktion des Multiplexers mit den Definitionen der KDNF bzw. KKNF:


Mit einem Multiplexer kann eine beliebige Schaltfunktion realisiert werden!


MUX (DNF):
$$y = \overbrace{\overline{A_{k-1} \dots \overline{A_{\kappa}} \dots \overline{A_0} \cdot D_0}^{m_0 \cdot y_0} + \overline{A_{k-1} \dots \overline{A_{\kappa}} \dots A_0 \cdot D_1 + \dots}$$
KDNF:
$$y = \sum m_{\epsilon} \cdot y_{\epsilon} = \overline{x_{k-1} \dots \overline{x_{\kappa}} \dots \overline{x_0} \cdot y_0 + \overline{x_{k-1} \dots \overline{x_{\kappa}} \dots x_0} \cdot y_1 + \dots$$

- x_{κ} adressiert den gewünschten Funktionswert $\hookrightarrow x_{\kappa} \to A_{\kappa}$
 - \hookrightarrow Anzahl der Adresseingänge = Anzahl der Variablen k
- \underline{x}_{ϵ} adressiert eine Eingangsleitung
 - \hookrightarrow Anlegen des gewünschten Funktionswertes $y_{\epsilon} \in \{0,1\}$ an den Eingang D_{ϵ}

Aufgabe:
$$k = 4$$
, $x_3 x_2 \overline{x_0} + \overline{x_2} \overline{x_1} x_0 + x_3 x_0 + x_2 \overline{x_0}$

 \bullet Der Index der Eingangsbelegung ϵ bestimmt, an welchen Eingang der entsprechende Funktionswert angeschlossen werden muss.






- Nicht als Adresse(n) verwendete Eingangsvariable werden aus dem Karnaugh-Plan gestrichen,
- für jede Adress-Belegung des Multiplexers ergeben sich größere, zusammengesetzte Felder,
- die Indizes der zusammengesetzten Adressfelder ergeben sich aus den Wertigkeiten der als Adressbit verwendeten Eingangsvariablen,
- bei jeder Adressbelegung beschreibt das zugehörige zusammengesetzte Feld eine Teilfunktion als Funktion der nicht verwendeten Variablen, das jeweils als eigenständiger *Karnaugh*-Plan betrachtet wird.

$$k = 4,$$
 $y = x_3 x_2 \overline{x_0} + \overline{x_2} \overline{x_1} x_0 + x_3 x_0 + x_2 \overline{x_0},$ $\{A_1, A_0\} = \{x_3, x_2\}$

		$\underline{\hspace{1cm}} x_2$				
\mathcal{Y}	<i>/</i> :	$___$				
	1	0 0	1 1	0 5	1 4	
x_3	x_1	0 2	0 3	0 7	1 6	
		010	1	1	1 14	
		0 8	1 9	1 ₁₃	1 12	



Realisierung von Schaltfunktionen mit Multiplexern Kaskadierung von Multiplexern

Kaskadierung von Multiplexern

• Die Teilfunktionen im Beispiel

$$k = 4$$
, $y = x_3 x_2 \overline{x_0} + \overline{x_2} \overline{x_1} x_0 + x_3 x_0 + x_2 \overline{x_0}$, $\{A_1.A_0\} = \{x_3, x_2\}$

$$y_{0,1,2,3} = \overline{x_1} x_0$$


$$y_{4,5,6,7} = \overline{x_0}$$

$$y_{8,9,10,11} = x_0$$

$$y_{12,13,14,15} = 1$$

können wiederum mit Multiplexern realisiert werden,

ullet als Adressvariable müssen dazu nur noch die noch nicht verwendeten Variablen $\{x_1,x_0\}$ verwendet werden.




Realisierung von Schaltfunktionen mit Multiplexern Variablenbasierte Realisierung mit Hilfe des ROBDD


Entsprechend der Konstruktion eines BDD basierend auf dem Shannon'schen Expansionstheorem:


$$f(x_0, \dots, x_i, \dots, x_n) = \overline{x_i} f(x_0, \dots, 0, \dots, x_n) + x_i f(x_0, \dots, 1, \dots, x_n)$$
$$= \overline{x_i} g() + x_i h()$$

kann jede Entscheidung im BDD als Umschalter oder als 2-auf-1-Multiplexer aufgefasst werden, indem der BDD

vom Wurzelknoten beginnend verarbeitet wird:









Realisierung von Schaltfunktionen mit Multiplexern Variablenbasierte Realisierung mit Hilfe des ROBDD

Es können Realisierungen mit z. B. 4-auf-1 Multiplexer ermittelt werden, indem beginnend beim Wurzelknoten 2 Entscheidungsebenen (2 Eingangsvariable) betrachtet werden:




<u>Konstruktion des ROBDD</u>: $y = x_3 x_2 \overline{x_0} + \overline{x_2} \overline{x_1} x_0 + x_3 x_0 + x_2 \overline{x_0}$, Reihenfolge $x_3 - x_2 - x_1 - x_0$



Entwicklung durch Anwenden des Shannon'schen Expansionstheorems:

$$y = ?$$

Variablenbasierte Realisierung mit Hilfe des ROBDD



Realisierung von Schaltfunktionen mit LUT Realisierung mit Hilfe des ROBDD

Prinzip: Bei einem Speicherbaustein realisiert der Adressdekoder die kombinatorische Funktion der allgemeinen KDNF bzw. der KKNF:


Mit einem Speicher kann eine beliebige Schaltfunktion realisiert werden!


RAM (DNF):
$$y = \overbrace{\overline{A_{k-1} \dots \overline{A_{\kappa}} \dots \overline{A_0} \cdot C_0}^{m_0 \cdot y_0} + \overline{A_{k-1} \dots \overline{A_{\kappa}} \dots A_0 \cdot C_1 + \dots}$$
KDNF:
$$y = \sum m_{\epsilon} \cdot y_{\epsilon} = \overline{x_{k-1} \dots \overline{x_{\kappa}} \dots \overline{x_0} \cdot y_0 + \overline{x_{k-1} \dots \overline{x_{\kappa}} \dots x_0} \cdot y_1 + \dots$$

- x_{κ} adressiert den gewünschten Funktionswert $\hookrightarrow x_{\kappa} \to A_{\kappa}$
 - \hookrightarrow Anzahl der Adresseingänge = Anzahl der Variablen k
- \underline{x}_{ϵ} entspricht dem Speicherinhalt der adressierten Bit-Zelle
- \hookrightarrow Programmieren des bei der Eingangsbelegung ϵ gewünschten Funktionswertes $y_{\epsilon} \in \{0,1\}$ in den Speicher C_{ϵ}

Aufgabe:
$$k = 4$$
, $y = x_3 x_2 \overline{x_0} + \overline{x_2} \overline{x_1} x_0 + x_3 x_0 + x_2 \overline{x_0}$

 \bullet Der Index der Eingangsbelegung ϵ bestimmt, welche Speicherzelle auf 0 oder 1 programmiert werden muss.







In diesem Fall verwendet man eine funktionale Dekomposition des BDD F der Zielfunktion $y = f(\underline{x}_{\alpha}, \underline{x}_{\beta})$. Ziel: Zerlegung in Teilfunktionen mit einer vorgegebenen maximalen Anzahl an Eingängen.


• Beginnend bei den Blattknoten des BDD F wird eine Schnittebene ermittelt, so dass die Anzahl der Variablen b $(\beta \in \{0, \ldots, b-1\})$ unterhalb der Schnittebene gemeinsam mit der Anzahl der zur Auswahl der Pfade $\underline{a}_0 \ldots \underline{a}_{n-1}$ erforderlichen $s = \lceil \log_2 n \rceil$ Variablen die Anzahl der Adresseingänge des RAM k_{max} nicht übersteigt:

$$b + \lceil \log_2 n \rceil \le k_{\max}$$




• Jedes der n Pfadbündel wird einem Auswahlsymbol \underline{a}_{ν} zugeordnet, d. h. der BDD \boldsymbol{E} erhält z. B. die Blattknoten 00, 01, 10 und 11.







• Der Entwurf der Speicherblock-Struktur erfolgt vom Ausgang beginnend: Zur Realisierung der letzten Stufe $K_{f'}$ wird der obere Teil des BDD \boldsymbol{F} , der Teilgraph \boldsymbol{E} , gegen eine formale Pfadauswahl mit den s Auswahlvariablen e_{σ} $(0 \le \sigma \le s-1)$ ersetzt (Substitutions-BDD $\boldsymbol{E'}$).


Der resultierende Graph F' enthält die Funktion $y=f'(\underline{e}_{\sigma},\underline{x}_{\beta})$ für die Ausgabe-Stufe $K_{f'}$ mit weniger Eingängen als die Originalfunktion $y=f(\underline{x}_{\alpha},\underline{x}_{\beta})$.








Zur Bestimmung der vorgeschalteten Stufe (im Beispiel zur Realisierung der 2 Auswahlfunktionen K_{e1} und K_{e0}) werden aus dem ursprünglichen BDD E zwei BDDs E_1 und E_0 erzeugt:



Auch die Funktionen der vorgeschalteten Stufe kann bei Bedarf erneut nach diesem Verfahren in weitere Speicherblöcke partitioniert werden.

$$y = f(\underline{x}) = x_3 x_2 \overline{x_0} + \overline{x_2} \overline{x_1} x_0 + x_3 x_0 + x_2 \overline{x_0}$$
:


1. Bestimmen der Schnittebene für $k_{\rm max}=3$



Schnitt	b Variable \underline{x}_{β}	n Pfadbündel	$k = b + \lceil \log_2 n \rceil$
Schnitt C	?	?	?
Schnitt B	?	?	?
Schnitt A	?	?	?


$$y = f(\underline{x}) = x_3 x_2 \overline{x_0} + \overline{x_2} \overline{x_1} x_0 + x_3 x_0 + x_2 \overline{x_0}$$
:

1. Bestimmen der Schnittebene für $k_{\rm max}=3$




$$y = f(\underline{x}) = x_3 x_2 \overline{x_0} + \overline{x_2} \overline{x_1} x_0 + x_3 x_0 + x_2 \overline{x_0}$$
:

1. Bestimmen der Schnittebene für $k_{\rm max}=3$





2. Ersetzen der Auswahlfunktion für die Pfadbündel



$$y = f(\underline{x}) = x_3 x_2 \overline{x_0} + \overline{x_2} \overline{x_1} x_0 + x_3 x_0 + x_2 \overline{x_0}$$
:


3. Ermittlung der Funktion der letzten Stufe





vorgeschaltete Stufe e_1 :


ullet abgeleitet aus dem ursprünglichen Teilgraph $m{E}$ durch Eintragen der entsprechenden Ziel-Codierung für e_1




	$\underline{\qquad x_3}$				
e_1 :		$\underline{\hspace{1cm}} x_1 \underline{\hspace{1cm}}$			
	0	1	5	4	
x_2					
	2	3	7	6	

vorgeschaltete Stufe e_0 :


ullet abgeleitet aus dem ursprünglichen Teilgraph $m{E}$ durch Eintragen der entsprechenden Ziel-Codierung für e_0






Realisierung von Schaltfunktionen mit LUT Ergebnis

Die vorgeschaltete Stufe benötigt $3 \le k_{\text{max}}$ Variable; die Zerlegung der Gesamtfunktion K_f in kleine LUTs ist damit vollständig.





Verzeichnis der Präsentationen

Multiplexer und RAM	3. Seminar HB: 1
	3. Seminar HB: 2
Realisierung von Schaltfunktionen mit Multiplexern: Realisierung mit Hilfe des Karnaugh-Planes	3. Seminar HB: 3
Realisierung von Schaltfunktionen mit Multiplexern: Anzahl der Adressleitungen < Anzahl der Eingangsvariable	3. Seminar HB: 4
Realisierung von Schaltfunktionen mit Multiplexern: Kaskadierung von Multiplexern	3. Seminar HB: 5
Realisierung von Schaltfunktionen mit Multiplexern: Variablenbasierte Realisierung mit Hilfe des ROBDD	3. Seminar HB: 6
Realisierung von Schaltfunktionen mit Multiplexern: Variablenbasierte Realisierung mit Hilfe des ROBDD	3. Seminar HB: 7
Variablenbasierte Realisierung mit Hilfe des ROBDD	3. Seminar HB: 8
Realisierung von Schaltfunktionen mit LUT: Realisierung mit Hilfe des ROBDD	3. Seminar HB: 9
Realisierung von Schaltfunktionen mit LUT: Anzahl der Adressleitungen < Anzahl der Eingangsvariable	3. Seminar HB: 10
Realisierung von Schaltfunktionen mit LUT: Anzahl der Adressleitungen < Anzahl der Eingangsvariable	3. Seminar HB: 11
Realisierung von Schaltfunktionen mit LUT: Anzahl der Adressleitungen < Anzahl der Eingangsvariable	3. Seminar HB: 12
Realisierung von Schaltfunktionen mit LUT: Anzahl der Adressleitungen < Anzahl der Eingangsvariable	3. Seminar HB: 13
Realisierung von Schaltfunktionen mit LUT: Ergebnis	3. Seminar HB: 14
Verzeichnis der Präsentationen	Präsentationen: 1