



همطراحي سختافزار و نرمافزار

(سال تحصیلی ۱۴۰۰–۱۴۰۱، نیمسال اول)

تمرین چهارم: Finite State Machine with Datapath

طراحی و پیادهسازی FSMD:

- ۱. یک FSMD برای عملیات ضرب به روش جمع و شیفت برای ورودیهای ۶ بیتی طراحی نمایید.
- ۲. FSMD طراحی شده در مرحله قبل را با استفاده از زبان GEZEL پیادهسازی کنید (مطابق شکل ۱ نیاز است که دو سیگنال start و done برای مشخص کردن شروع و پایان عملیات در نظر گرفته شوند).

به منظور شبیه سازی ساختار پیاده سازی شده، نیاز است که یک datapath (dp) به صورت مجزا وظیفه مقداردهی ورودی ها را بر عهده داشته باشد. این dp نقش testbench را ایفا می کند و در کنار dp اصلی طرح، مطابق با شکل ۱ فراخوانی می گردد.

- ۳. پس از آمادهسازی طرح، با استفاده از دستور fdlsim، شبیهسازی را در محیط GEZEL انجام داده و خروجیهای ابزار را گزارش نمایید.
- بیس از اتمام شبیهسازی و اطمینان از صحت طرح، با استفاده از دستور fdlvhd، کد سختافزاری طرح را به زبان VHDL استخراج کرده و ضمیمه گزارش خود نمایید.

```
dp multiplier( in x : ns(6);
                in y : ns(6);
                in start : ns(1);
                out result : ns(12);
                out done : ns(1))
{
    // Define the internals of the FSMD here ..
fsm mul ctl(multiplier) {
dp TB(out x,y: ns(6); out start: ns(1)){
    sfg s1{
hardwired TB ctl(TB) {s1;}
dp sysmul{
    sig x, y: ns(6);
    sig result: ns(12);
    sig start, done: ns(1);
    use multiplier(x,y,start,result,done);
    use TB(x,y,start);
}
system S{
   sysmul;
}
```

شكل ۱: نمونه ساختار كد به زبان GEZEL

۵. گزارش مختصری از فرآیند انجام این تمرین به همراه تصاویری از FSMD طراحی شده و خروجی برنامه در ترمینال linux، در قالب یک فایل PDF، به انضمام کدهای نوشته شده و فایلهای خروجی ابزار را به صورت فشرده، همراه با نام و شماره دانشجویی در سامانه درسافزار بارگذاری نمایید.

موفق باشيد