

Formation FPGA


TP1 : Full adder

1. Introduction

L'objectif de ce premier TP est dans un premier temps de se familiariser avec l'environnement de développement Vivado, la carte de développement FPGA Cora Z7 (architecture Zynq). Dans un deuxième temps, on réalisera la description matérielle d'un additionneur complet (Full Adder) en langage VHDL, de l'implémenter sur la carte de développement **Cora Z7**, et de valider sa simulation à l'aide d'un test bench

2. Questions

2.1. Question 1



L'équation logique de ce circuit full adder correspond à ceci :

$$\rightarrow S = C_{in} \text{ XOR } (A \text{ XOR } B) \quad \rightarrow C_{out} = (A \text{ AND } B) \text{ OR } (C_{in} \text{ AND } (A \text{ XOR } B))$$

ou la version avec les symboles mathématiques :

$$\rightarrow S = C_{in} \oplus (A \oplus B) \quad \rightarrow C_{out} = (A \cdot B) + (C_{in} \cdot (A \oplus B))$$

2.2 Question 2

Les entrées de ce schéma de portes logiques sont : A, B et C_{in} et les sorties : S et C_{out} .

La table de vérité suivante décrit le comportement logique du Full Adder pour l'ensemble des combinaisons possibles des entrées :

A	B	C _{in}	S	C _{out}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

On peut remarquer que les sorties correspondent bien au fonctionnement d'un full adder, avec les combinaisons où seule une entrée sur trois est égale à 1, on a bien un total de « 1 » en décimal représenté par « 01 » en binaire donc seule la sortie S (bit 0) est égale à 1. Tandis que les combinaisons où deux entrées sur trois sont égales à 1, on a un total décimal de « 2 » correspond au binaire « 10 » activant ainsi la retenue C_{out} (bit 1). On atteint la limite de calcul du full adder dans les cas où toutes les entrées sont à 1 mettant ainsi les deux bits de sortie à 1 également.

2.3. Question 3

```

Port (
    A  : in std_logic;
    B  : in std_logic;
    Cin : in std_logic;

    S  : out std_logic;
    Cout : out std_logic
);

end full_adder;


architecture behavior of full_adder is
begin
    S <= Cin xor ( A xor B );
    Cout <= (A and B) or (Cin and (A xor B));  --Affectation d'une sortie
end behavior;

```

On retranscrit en code VHDL les différentes équations logiques représentées par le schéma, ainsi qu'en spécifiant les différentes entrées et sorties de l'entité qui compose notre additionneur.

2.4. Question 7

Après avoir lancé une simulation avec le test-bench fourni, nous retrouvons les chronogrammes suivants :



Les résultats montrés sur l'image ci-dessus correspondent à ceux représentés dans la table de vérité précédemment. La simulation est donc validée.

2.5. Question 8


```
A <= '1';
B0 <= '0';
Cin <= '1';
wait for 10 ns;
assert (S = '0' and Cout = '1')
report "ERREUR AUTOMATIQUE : Le cas 101 a echoue !"
severity error;

--Valeurs des sorties attendues :
-- Cout = 1
-- S = 0
```

Afin d'implémenter les tests automatiques, des conditions « assert » sont utilisées afin de vérifier si les deux sorties ont bien la valeur attendue. Le cas échéant, un message d'erreur est affiché dans la console afin de directement identifier explicitement le cas ayant échoué.

2.6. Question 10

Après avoir lancé le Run Synthesis, on peut regarder le schéma post-synthesis obtenu :



Les signaux d'entrée passent par des buffers qui se chargent d'adapter les signaux électriques à l'entité à laquelle ils sont destinés. Ces derniers sont ensuite envoyés dans les LUT utilisés afin de tester les différentes tables de vérités implémentées en interne dans la mémoire. Finalement, les signaux de sortie passent par des buffers afin d'adapter les signaux vers les entités externes.

Le schéma pré-synthèse ou schéma RTL est une traduction du code VHDL représentée par des portes logiques. Tandis que le schéma post-synthèse représente la situation physique sur le FPGA Cora Z7 à l'aide de composants déjà gravés sur le silicium. C'est l'adaptation de la théorie à la réalité physique.

Design Timing Summary

Setup		Hold		Pulse Width	
Worst Negative Slack (WNS):	inf	Worst Hold Slack (WHS):	inf	Worst Pulse Width Slack (WPWS):	NA
Total Negative Slack (TNS):	0,000 ns	Total Hold Slack (THS):	0,000 ns	Total Pulse Width Negative Slack (TPWS):	NA
Number of Failing Endpoints:	0	Number of Failing Endpoints:	0	Number of Failing Endpoints:	NA
Total Number of Endpoints:	2	Total Number of Endpoints:	2	Total Number of Endpoints:	NA

There are no user specified timing constraints.

Le slack est également vérifiable dans le timing summary, un autre point important dans l'architecture. Pas de slack négatif ici, donc pas d'overclocking présent.