

Plan de Validation

Projet SoC Tracking — Traitement d'image sur SoC (PL / PS)

Auteur : Gorkem K.

Référence SRS : 20260709-SRS-SoC-Tracking.pdf

Outils : Xilinx Vivado 2020.2 (application PL) Xilinx Vitis 2020.2 (application PS), carte Digilent Cora Z7

Principe général

Chaque exigence du SRS est validée par une méthode adaptée à sa nature (simulation XSIM, test d'intégration, démonstration), avec un critère d'acceptation spécifique.

L'ordre d'exécution suit un déroulé en quatre phases : la Phase 0 valide en priorité l'infrastructure d'affichage minimale directement sur carte (risque d'outillage et de connectique), les Phases 1 et 2 valident la logique interne des filtres exclusivement en simulation (risque arithmétique, moins coûteux à déboguer hors carte), et la Phase 3 assemble l'ensemble sur la Cora Z7 dans l'ordre réel des dépendances.

Phase 0 — Mise en service de la chaîne vidéo

PL-IP-001 / PL-DISP-002 — Générateur TPG et timing VGA (*Priorité 1 — critique*)

Type : Simulation de protocole puis d'interconnexion (XSIM), confirmée par essai sur carte (Cora Z7)

Sorties : Bus AXI4-Stream (tdata, tvalid, tuser, tlast) ; pins physiques HSYNC, VSYNC, VGA_R/G/B

Méthode :

- **Simulation — protocole TPG (XSIM) :** instanciation du TPG seul ; contrôle que tuser monte exactement 1 cycle sur le premier pixel de trame, et que tlast monte tous les 640 pixels
- **Simulation (XSIM) :** assemblage simulable de la chaîne Clocking Wizard → TPG → VTC → AXI4-Stream to Video Out (Output Products générés en mode Simulation pour chaque IP - vérification de la libération synchrone du reset système (aresetn), conditionnée par le passage à '1' du signal locked du Clocking Wizard (stabilisation de l'horloge pixel), puis du passage à '1' du signal locked de l'IP AXI4-Stream to Video Out (synchronisation du cœur sur les limites de trame/ligne du flux entrant), et de l'apparition des premiers créneaux HSYNC/VSYNC en sortie
- **Carte (Cora Z7) :** exécutée uniquement après validation complète en simulation - affichage de la mire TPG à l'écran, mesure des fréquences f_HSYNC et f_VSYNC à l'oscilloscope ou via l'ILA Vivado

Critère d'acceptation :

- En simulation : locked du Clocking Wizard = '1' avant libération de aresetn ; locked de l'IP Video Out = '1' confirmant la synchronisation du flux - premiers créneaux HSYNC/VSYNC présents
- Sur carte : f_HSYNC = 31,47 kHz ± 0,5 %
- Sur carte : f_VSYNC = 59,94 Hz ± 0,5 %
- Sur carte : mire 640x480 – 60 Hz stable, élément dynamique visible, sans clignotement

PL-IP-002 — Sélection de source par défaut au reset (*Priorité 1 — critique*)

Type : Test d'intégration (essai carte)

Sorties : Flux vidéo affiché à l'écran

Méthode : Déclenchement d'un reset de la carte, observation directe de la source active

Critère d'acceptation : Source affichée après reset = TPG

Phase 1 — Simulation unitaire RTL (XSIM)

PL-IP-004 — Line buffers et fenêtre glissante 3x3 (*Priorité 1 — critique*)

Type : Test unitaire, testbench VHDL dédié

Sorties : Matrice 3x3 (p11 à p33), m_axis_tvalid, m_axis_tuser, m_axis_tlast

Méthode : Injection d'une trame complète dans le banc de test

Critère d'acceptation :

- Premier vecteur 3x3 valide émis après exactement $2 \times 640 + 2 = 1282$ cycles
- Alignement spatial correct des 9 pixels voisins à chaque coup d'horloge
- tuser et tlast restitués en sortie avec le même retard exact de 1282 cycles

PL-IP-005 — Standard AXI4-Stream en entrée/sortie des filtres (*Priorité 1 — critique*)

Type : Inspection (protocole) + test unitaire

Méthode : Relecture du schéma d'interconnexion (largeurs de bus, mapping tdata) ; vérification en simulation du respect strict du protocole tvalid/tready sur chaque interface

Critère d'acceptation : Aucune violation de protocole détectée (pas de tdata lu sans tvalid=1, pas de transfert sans tready=1 simultané)

PL-IP-006 — Filtre gaussien (*Priorité 1 — critique*)

Type : Test unitaire

Sorties : m_axis_tdata (8 bits)

Méthode : Injection du jeu de valeurs connu dans le testbench

Critère d'acceptation : Sortie = $\lfloor \text{Somme}(\text{ki} \cdot \text{pi}) / 16 \rfloor$, poids 1-2-1 / 2-4-2 / 1-2-1, égalité stricte (division entière, sans arrondi)

PL-IP-007 / PL-IP-008 — Filtre Harris et binarisation (*Priorité 1 — critique*)

Type : Test unitaire

Sorties : Score R (32 bits), bit binarisé (1 bit)

Méthode : Injection d'un motif de coin théorique à coordonnée connue (X_ref, Y_ref)

Critère d'acceptation :

- $R = 4 \cdot P_{\text{centre}} - P_{\text{haut}} - P_{\text{bas}} - P_{\text{gauche}} - P_{\text{droite}}$, calcul exact
- Sortie binarisée = 1 si $R \geq T$, 0 sinon

PL-IP-010 (volet simulation) — Registres de résultat Harris (*Priorité 2 — secondaire*)

Type : Test unitaire

Sorties : Registres AXI-Lite — offset 0x00 (32 bits), offset 0x04 (32 bits), offset 0x08 (32 bits), conformes à la table du SRS

Méthode : Dans la même simulation que PL-IP-007/008, vérification du verrouillage des registres en fin de trame

Critère d'acceptation : Les offsets verrouillés en fin de trame avec les valeurs exactes de référence (X_ref, Y_ref)

Phase 2 — Simulation d'intégration du flux

PL-IP-005 (volet dynamique) — Rétropression sur chaîne complète (Priorité 1 — critique)

Type : Test d'intégration

Sorties : s_axis_tready en entrée de chaîne, flux vidéo filtré en sortie

Méthode : Simulation XSIM de la chaîne assemblée, testbench avec forçage temporisé de tready

Critère d'acceptation :

- Propagation immédiate du 0 vers s_axis_tready en amont
- Aucune perte de pixel
- Exactement 307 200 pixels (640×480) en sortie par trame

Phase 3 — Validation système sur Cora Z7

PL-IP-000 / PS-001 — Source DDR3 et AXI DMA (Priorité 1 — critique)

Type : Test d'intégration

Sorties : Flux AXI4-Stream généré par l'IP AXI DMA (MM2S) — signaux tdata, tvalid, tlast

Méthode :

- **Simulation** : le testbench déclenche une lecture DMA et contrôle directement le bus AXI4-Stream en sortie
- **Carte** : relecture mémoire octet par octet pour confirmer la conformité avec le fichier source, déclenchement de la lecture DMA par le code C, observation du signal VSYNC à l'oscilloscope ou à l'ILA pour confirmer la cadence

Critère d'acceptation :

- En simulation : flux AXI4-Stream conforme pixel par pixel à l'image source
- Sur carte : relecture stable à 60 Hz, sans perte de trame ni corruption mémoire

PL-IP-003 — Bascule de source à chaud TPG/DMA (Priorité 2 — secondaire)

Type : Démonstration (dépend de PL-IP-000 déjà validé)

Sorties : Flux vidéo affiché

Méthode :

- **Simulation** : injection simultanée des flux TPG et DMA, bascule du signal de contrôle interne req_source
- **Carte** : écriture du registre depuis l'application Vitis pendant le fonctionnement - pas de switch physique, le SRS imposant explicitement un registre accessible par le PS

Critère d'acceptation : Commutation propre au début de la trame suivante (sur assertion de tuser), sans blocage du bus ni artefact visuel

PL-DISP-001 / PL-DISP-003 — Overlay et modes d'affichage A/B (Priorité 2 — secondaire)

Type : Test d'intégration puis démonstration (dépend de la chaîne intégrée en Phase 2)

Sorties : Flux affiché à l'écran, image brute ou overlay

Méthode :

- **Simulation** : superposition d'un pixel d'overlay coloré sur le flux d'origine dans le testbench
- **Carte** : bascule du registre de mode en cours de fonctionnement

Critère d'acceptation :

- Points détectés affichés en couleur forte, sans décalage spatial par rapport à l'image brute
- Bascule Mode A (brut) / Mode B (overlay) propre, sans artefact ni gel d'image

PL-IP-009 — Seuil dynamique *(Priorité 1 — critique)*

Type : Démonstration (dépend de l'overlay visible en Phase 3)

Sorties : Affichage vidéo, densité de points incrustés

Méthode : Saisie successive de T = 10, T = 200, T = 1000

Critère d'acceptation : Variation immédiate et visible de la quantité de points incrustés (saturation pour T faible, disparition pour T élevé)

PL-IP-010 (volet carte) / PS-003 — Lecture registres et transmission UART *(Priorité 2 — secondaire)*

Type : Test d'intégration (mesure comparée à une référence calculée hors ligne)

Sorties : Interface UART0, 115 200 bauds

Méthode : Connexion d'un terminal série sur le PC ; image de référence avec pixel maximal à position connue

Contrainte : 115 200 bauds → 11 520 octets/s → environ 192 octets disponibles par trame à 60 Hz

Critère d'acceptation : Réception continue d'un message par image, contenant le score maximal et les coordonnées (X, Y) exacts par rapport à la référence calculée hors ligne

PS-002 — Chargement automatique via carte SD *(Priorité 2 — secondaire)*

Type : Test d'intégration (alternative à PS-001, déjà validé)

Sorties : Image chargée en DDR3

Méthode : Démarrage du système, vérification de la présence de l'image en mémoire au boot

Critère d'acceptation : Image chargée automatiquement, flux vidéo résultant identique à celui obtenu par chargement manuel (PS-001)