

Rapport de validation

Projet SoC Tracking — traitement d'image sur SoC (PL / PS)

Auteur	Gorkem K.
Date	01/10/2026
Référence SRS	20260709-SRS-SoC-Tracking.pdf
Outils et carte	Vivado 2020.2, Vitis 2020.2, carte Digilent Cora Z7, oscilloscope Hantek

1. Objet et périmètre

Ce rapport présente les résultats de la validation du projet SoC Tracking, conformément au plan de validation. Il suit la même organisation que le plan et y ajoute les écarts constatés, les anomalies rencontrées et leur justification.

Périmètre couvert dans cette version :

- Affichage VGA à partir du générateur de mire (TPG).
- Sélection de la source vidéo TPG / DMA.
- Conversion en niveaux de gris, fenêtre glissante 3×3 et filtre gaussien.
- Chaîne DMA / DDR3
- Filtre de Harris & Binarisation

Non couvert à ce jour :

- Retour des scores par UART, overlay et modes d'affichage

2. Écarts par rapport au plan initial

- Affichage : remplacement de la chaîne IP Xilinx (VTC + AXI4-Stream to Video Out) par un module VGA interne. En simulation, le verrouillage de l'IP n'était obtenu qu'après environ 90 ms ; sur la carte, l'affichage restait incohérent (bandes noires et rouges au lieu de blanc et cyan) alors que la simulation était correcte. Le module interne n'a pas de mécanisme de verrouillage.
- DMA : dimensions, adresse et démarrage câblés en constantes dans le Block Design (pas de registre piloté par le PS pour ces paramètres). Reste conforme à PS-001.
- Simulation du DMA : remplacée par un testbench Vitis HLS. Seule l'intégration du cœur est testée ici, pas sa correction interne.
- Fenêtre glissante 3×3 : la version retenue ne gère pas les bords de l'image (zone utile 638×477 au lieu de 640×480, décalée d'une ligne et d'une colonne). Une version avec gestion des bords a été tentée mais abandonnée (voir anomalies) ; la version sans bords reste la seule validée de façon exhaustive avec le gaussien.
- Synchronisation : les blocs de traitement ne lisent pas tuser, ils comptent depuis le reset (choix de simplicité). Le mux TPG/DMA fait exception : il bascule uniquement sur un début de trame, pour éviter tout décalage visuel.

3. Résultats de validation


Phase 0 — Mise en service de la chaîne vidéo

PL-IP-001 / PL-DISP-002 — TPG et affichage VGA


Exigence : Source TPG avec élément en mouvement (P1) - affichage VGA 640×480 à 60 Hz (P1).

Méthode : Simulation du protocole du TPG instancié seul et combiné avec le pilotage VGA (données, tuser, tlast) puis mesure de f_HSYNC et f_VSYNC à l'oscilloscope sur la carte.


Résultat : Simulation avec aucune assertion en erreur. 'tuser' actif un seul cycle en début de trame, 'tlast' tous les 640 pixels. Le compteur de ligne repasse à 0 à $t \approx 2\,457,8\ \mu\text{s}$, ce qui correspond à la valeur théorique : $200\ \text{ns} (\text{resetn}) + 307\,200 (\text{trame complète } 640 \times 480) \times 8\ \text{ns} (1/125\text{MHz}) = 2\,457,8\ \mu\text{s}$. Sur la carte : f_HSYNC = 31,5 kHz (attendu 31,47 kHz), f_VSYNC = 59,9 Hz (attendu 59,94 Hz).



Chronogramme XSIM : tuser et tlast du TPG, testbench tb_tpg_protocol




Mesure Oscilloscope : VGA_HS_O (Polarité Négative) – DIV 20us



Mesure Oscilloscope : VGA_VS_O (Polarité Négative) – DIV 5ms

Résultat : Le testbench `tb_phase0` confirme que les couleurs transmises par le TPG correspondent bien à ce qui sort en VGA_R/G/B : `0x101020` → (1,1,2), `0x202040` → (2,2,4). 'hsync' descend bien à la fin de chaque ligne de 640 pixels, comme attendu. TPG et adaptateur partagent ici une seule horloge de test (125 MHz), différente de la configuration réelle de la carte ; la fréquence VGA est validée séparément à l'oscilloscope (voir ci-dessus)



Chronogramme XSIM : Sortie de données TPG et Canaux VGA R,G,B, hsync


Statut : Conforme

PL-IP-002 — Source par défaut à l'initialisation

Exigence : La sélection de source est faite à l'initialisation du système (P1).

Méthode : Lancement du programme sur la carte, sans aucune action de l'utilisateur (ni commande de terminal, ni bouton), observation de la source affichée.

Résultat : Le TPG s'affiche immédiatement au lancement du programme, avant toute saisie dans le terminal série. Cohérent avec la valeur de reset du registre GPIO du mux (0 = TPG) : le programme initialise le GPIO (direction) mais n'écrit aucune valeur tant que l'utilisateur n'a rien tapé, donc la source affichée au démarrage est bien celle du reset matériel, pas une sélection active par le logiciel.



Démonstration : Affichage écran VGA avec une cible en mouvement

Statut : Conforme


Phase 1 — Simulation unitaire des blocs

PL-IP-004 — Fenêtre glissante 3×3

Exigence : Architecture sliding window, première fenêtre valide après 1282 cycles (P1).

Méthode : Testbench sur une image 4×3 connue, puis intégration dans le banc de test fourni pour le projet sur une image 640×480.

Résultat : Image 4×3 : première fenêtre valide = (1 2 3 / 5 6 7 / 9 10 11), conforme — vérifié par testbench avec assertion automatique sur les 9 valeurs. Image réelle 640×480 : 305 918 pixels valides en sortie (307 200 – 1282, formule exacte du module), sur une zone utile de 638×477 une fois recadrée pour la comparaison avec le gaussien (décalage d'une ligne et d'une colonne, 2 colonnes parasites par ligne)



Chronogramme XSIM : Sortie du module fenêtre glissante 3x3


Statut : À réviser (Résolution non conforme – attendue 640x480)

Conversion RGB → niveaux de gris (support PL-IP-006)

Exigence : Flux en niveaux de gris sur 8 bits (luminance) en entrée du filtre gaussien.

Méthode : Six couleurs connues, sortie comparée au calcul à la main : rouge → 76, vert → 149, bleu → 28, blanc → 255, noir → 0, (128,64,32) → 79.

Résultat : Les six sorties correspondent aux valeurs attendues, aucune erreur en simulation.



Chronogramme XSIM : Conversion 24bits -> 8 bits de RGB aux niveaux de gris


Statut : Conforme

PL-IP-006 — Filtre gaussien

Exigence : Noyau 1-2-1 / 2-4-2 / 1-2-1, sortie = (Somme (k.pk)) / 16, division entière (P1).


Méthode : Test unitaire isolé (tb_gaussian_conv, gaussian_conv seul, sans sliding_window_3x3) sur 4 fenêtres connues. Puis image réelle comparée à une référence calculée dans ImageJ (Convolve, noyau normalisé, floor).


Résultat - simulation : Test unitaire isolé : fenêtre uniforme à 0 → 0 ; uniforme à 255 → 255 (pas de débordement) ; centre 200/voisins 100 → 125 (cas du plan de validation) ; 9 valeurs distinctes (1 à 9) → 5 (vérifie le bon poids à chaque position, pas seulement le bon total). Les 4 cas conformes, m_tvalid actif au bon cycle à chaque fois.



Chronogramme XSIM : Différentes fenêtres testées avec les résultats attendus

Résultat – test d'intégration : Image réelle, zone alignée 638×477 (304 326 pixels) Différence : écart maximal = 0 après troncature.





ImageJ, Image Calculator (Difference) entre la référence et la sortie de la chaîne : Max = 0

Statut : Conforme

PL-IP-007 / PL-IP-008 — Filtre de Harris et binarisation

Exigence : Noyau 0 -1 0 / -1 4 -1 / 0 -1 0, sortie = Somme(k.pk) - binarisation par seuil (P1).

Méthode : Test unitaire isolé (tb_harris_binarisation, harris_conv + binarisation chaînés, sans sliding_window_3x3), sur 3 fenêtres à motif de coin connu, seuil fixé à 100. Comparaison à R = 4·P_centre – Somme(P_voisins).

Résultat : Fenêtre plate (tout à 100) : R = 0, binarisé = 0, conforme. Centre clair (255) sur voisins noirs : R = 1020, binarisé = 1, conforme. Centre noir sur voisins clairs (255) : R = -1020, binarisé = 0, conforme — ce dernier cas confirme que le signe négatif de R est correctement géré par la binarisation, pas seulement son amplitude.



Chronogramme XSIM : Représentation et sortie de la chaîne Harris + Binarisation

Statut : À compléter (validation unitaire uniquement - test d'intégration à effectuer avec le 'sliding window')

Phase 2 — Simulation d'intégration du flux

PL-IP-005 — Standard AXI4-Stream et rétropression

Exigence : tready forcé à 0 en cours de ligne, aucune perte de pixel (P1).

Méthode : Chaîne complète assemblée, tready coupé 10 à 50 cycles.

Statut : À Réaliser

Phase 3 — Validation système sur la Cora Z7

PL-IP-000 / PS-001 — Source DDR3 et DMA

Exigence : DMA MM2S, image 640×480 en DDR3, chargement par XSCT (P1).

Méthode : Testbench Vitis HLS avec le cœur DMA. Il reconstruit une DDR virtuelle à partir des mêmes échantillons R/G/B utilisés dans le reste du projet, appelle directement la fonction HLS générée, puis relit le flux de sortie pixel par pixel en comparant trois critères indépendants : les données, tlast (fin de chaque ligne), et tuser (premier pixel de l'image). Sur la carte : chargement de l'image par 'dow -data' à l'adresse 0x10000000, relecture par 'mrd', puis affichage à l'écran avec la source DMA sélectionnée.

Résultat — simulation : Image 640×480 traitée sans erreur: 0 erreur sur les données, 0 sur tlast, 0 sur tuser, vérifiés exhaustivement sur les 307 200 pixels de l'image. Profondeur du flux AXI4-Stream conforme à l'image complète. TEST PASSED. Ce test valide la correction interne du cœur DMA fourni ; il ne remplace pas l'intégration réelle sur la carte, testée séparément ci-dessous.

```
INFO: [SIM 2] ***** CSIM start *****
INFO: [SIM 4] CSIM will launch GCC as the compiler.
make: 'csim.exe' is up to date.
Image 640x480 lue, format memoire = RGB888 packe (3 o/px), 16 pixel(s)/groupe, 3 mot(s) AXI4/groupe
Echantillons de sortie écrits dans E:/Formation_FPGA_Expleo/MyProjects/DMA_RGB24b__720__0/DMA_RGB24b/samples/input
Erreurs data : 0
Erreurs tlast : 0
Erreurs tuser : 0
TEST PASSED
The maximum depth reached by any of the 1 hls::stream() instances in the design is 307200
The maximum depth reached by any of the 1 hls::stream() instances in the design is 0
INFO: [SIM 1] CSim done with 0 errors.
INFO: [SIM 3] ***** CSIM finish *****
```

Simulation testbench HLS – Conformité des données en sortie du module DMA

Résultat — carte, chargement DDR3. L'image de test a été chargée en DDR3 à l'adresse 0x10000000 via la console XSCT (dow -data), puis intégralement relue (mrd -bin) et comparée octet par octet au fichier source (fc /b, depuis l'invite de commandes Windows). Résultat : **aucune différence trouvée** sur l'intégralité du fichier - la DDR3 conserve fidèlement les données chargées, sans corruption mémoire.

```
xsct% dow -data E:/Formation_FPGA_Expleo/Reference_design_project_2020.2__720__0/DMA_RGB24b/samples/input/sample_in_rgb.bin E:/Formation_FPGA_Expleo/Reference_design_project_2020.2__720__0/DMA_RGB24b/samples/input/relu.bin
0%    OMB    0.0MB/s    ??? ETA
17%   OMB    0.3MB/s    ??? ETA
39%   OMB    0.3MB/s    ??? ETA
65%   OMB    0.4MB/s    ??? ETA
92%   OMB    0.4MB/s    ??? ETA
100%  OMB    0.4MB/s    00:02
Successfully downloaded E:/Formation_FPGA_Expleo/Reference_design_project_2020.2__720__0/DMA_RGB24b/samples/input/relu.bin
xsct% set taille [file size E:/Formation_FPGA_Expleo/Reference_design_project_2020.2__720__0/DMA_RGB24b/samples/input/relu.bin]
921600
xsct% set nb_mots [expr {$taille / 4}]
230400
xsct% mrd -bin -file relu.bin 0x10000000 $nb_mots
xsct%
```

```
C:\Users\gorke> fc /b E:\Formation_FPGA_Expleo\Reference_design_project_2020.2__720__0\DMA_RGB24b\samples\input\sample_in_rgb.bin E:\Formation_FPGA_Expleo\Reference_design_project_2020.2__720__0\DMA_RGB24b\samples\input\relu.bin
Comparaison des fichiers E:\FORMATION_FPGA_EXPLEO\REFERENCE_DESIGN_PROJECT_2020.2__720__0\DMA_RGB24B\SAMPLES\INPUT\sample_in_rgb.bin et E:\FORMATION_FPGA_EXPLEO\REFERENCE_DESIGN_PROJECT_2020.2__720__0\DMA_RGB24B\SAMPLES\INPUT\RELU.BIN
FC : aucune différence trouvée
```

Manipulation d'écriture et lecture en mémoire DDR3

Résultat – carte, affichage VGA : Le flux vidéo provenant du DMA est affichée sans artéfact.



Démonstration Affichage VGA – Echantillon récupéré via le DMA

Statut : Conforme

PL-IP-003 — Sélection de source à chaud

Exigence : Registre accessible par le PS, commutation propre au début de la trame suivante (P2).

Méthode : Simulation du mux isolé (tb_stream_source_mux), demande de bascule en cours de ligne. Sur la carte : programme Vitis piloté par le terminal série.

Résultat : Simulation : après correction (voir anomalies), la sortie ne change de source qu'au début de trame, tdata et tuser changent au même cycle.



Chronogramme XSIM : Sélecteur de source (bascule alignée sur tuser)

```
Terminal XSC Console
<Closed> Serial COM7 (15/09/2026 13:52)
--- Controleur Video MUX ---
Source active : TPG (0)
Tapez '0' (TPG) ou '1' (DMA) dans le terminal :
-> Source : DMA
-> Source : TPG
-> Source : DMA
-> Source : TPG
```

Terminal de communication série pour la sélection à chaud de la source via le PS

Statut : Conforme

PL-DISP-001 / PL-DISP-003 — Overlay et modes d'affichage

Exigence : Overlay des points détectés (P1) - bascule de mode A/B (P2).

Méthode : À réaliser après Harris.

Statut : À Réaliser

PL-IP-009 — Seuil réglable à chaud

Exigence : Seuil modifiable en fonctionnement par le PS (P1).

Méthode : Saisie de T = 10, 200, 1000, variation visible.

Statut : À Réaliser

PL-IP-010 / PS-003 — Registres de résultat et retour UART

Exigence : Score maximal et coordonnées, registres + UART0 115200 bauds (P2).

Méthode : Comparaison du message UART à une valeur calculée hors ligne.

Statut : À Réaliser

PS-002 — Chargement automatique par carte SD

Exigence : Chargement en DDR à l'initialisation, sans intervention manuelle (P2).

Méthode : Boot sans intervention, comparaison au chargement manuel.

Statut : À Réaliser

4. Anomalies rencontrées

- Signal locked de l'IP AXI4-Stream to Video Out jamais stable en simulation, affichage incohérent sur la carte → remplacement par le module VGA interne.
- Erreurs de synthèse (clk_125MHz relié à deux endroits ; compensation externe de la MMCM) → corrigées.
- Décalage d'un cycle entre tuser et tdata en sortie du mux, bascule pouvant tomber hors début de trame → sortie et décision enregistrées ensemble, bascule alignée sur le tuser de la source demandée.
- Bascule pouvant rester bloquée (source inactive gelée, ne pouvant plus produire de tuser) → source inactive laissée active en arrière-plan.
- Version du sliding window avec gestion des bords (640×480) : écart significatif avec la référence (jusqu'à 245/255 sur les contours de l'image), cause non déterminée avec certitude → non résolu dans le temps imparti, version abandonnée, retour à la version sans gestion des bords (validée, 638×477).
- Fichier de sortie du moniteur vide (timeout interne de 1000 cycles, inférieur aux 1282 cycles de latence du sliding window) → timeout porté à 2000 cycles.
- Erreur de largeur dans gaussian_conv (multiplication doublant la largeur du vecteur) → remplacée par des décalages de bits.

5. Synthèse de conformité

Exigence (priorité)	Phase	Statut
PL-IP-000 (P1)	3	Conforme
PL-IP-001 (P1)	0	Conforme
PL-IP-002 (P1)	0	Conforme
PL-IP-003 (P2)	3	Conforme
PL-IP-004 (P1)	1	À réviser
PL-IP-005 (P1)	2	À réaliser
PL-IP-006 (P1)	1	Conforme
PL-IP-007 (P1)	1	À compléter
PL-IP-008 (P1)	1	À compléter
PL-IP-009 (P1)	3	À réaliser
PL-IP-010 (P2)	3	À réaliser
PL-DISP-001 (P1)	3	À réaliser
PL-DISP-002 (P1)	0	Conforme
PL-DISP-003 (P2)	3	À réaliser
PS-001 (P1)	3	Conforme
PS-002 (P2)	3	À réaliser
PS-003 (P2)	3	À réaliser

Annexes

Annexe A — Architecture du système

- Fichier « ARCHITECTURE_SYSTEME.pdf »

Annexe B — Vidéos de démonstration

- Affichage VGA - bascule de source TPG / DMA en direct.

Annexe C — Fichiers sources

Blocs VHDL : design_1_wrapper.vhd, rgb_to_gray.vhd, sliding_window_3x3.vhd, gaussian_filter.vhd, harris_conv.vhd, binarisation.vhd, stream_source_mux.vhd, axis_to_vga_adapter.vhd, test_pattern_generator.vhd.

Testbenches : tb_phase_tpg_vga.vhd, tb_stream_source_mux.vhd, tb_rgb_to_gray.vhd, tb_sliding_window.vhd, tb_gaussian_conv.vhd, tb_harris_bin.vhd, tb_tb_environnement.vhd

Logiciel PS : programme Vitis 'main.c' - commande du mux par l'UART.