

Formation FPGA

TD : Plan de validation IADT

→ Plan de validation IADT d'un compteur de temporisation

1. Inspection

- La table de vérité théorique : Vérification que la logique des entrées et sorties est correcte
- Le Calcul de la temporisation : Vérification mathématique dans le code que la valeur maximale du compteur est la bonne pour créer le délai voulu. Par exemple, calcul de la fréquence maximale
- Schéma RTL : Analyse visuelle des blocs logiques déduits par l'outil pour confirmer la bonne interprétation du code VHDL
- Vérification de l'affectation des contraintes (Fichier .xdc) : validation de l'exactitude du routage des broches en se référant à la documentation technique

2. Analyse

- Génération d'un testbench VHDL : Création d'un environnement de test virtuel pour reproduire le comportement des signaux d'entrée comme la génération d'une horloge cyclique, application d'impulsions de reset et de signaux d'activation ou internes
- Observation des chronogrammes : Analyse des formes d'ondes obtenues sur le simulateur pour valider le comportement du compteur :
 - Vérification de l'incrément pas à pas du registre à chaque front montant du signal d'horloge.
 - Validation de la détection de la valeur maximale et de la remise à zéro synchrone automatique du compteur.
- Analyse des chemins critiques : Extraction et exploitation des rapports temporels générés après l'étape de placement et routage
- Validation des marges de temps : Analyse de la valeur du Worst Negative Slack (WNS) pour s'assurer qu'elle reste positive
- Calcul et estimation de la fréquence maximale de fonctionnement pour garantir la stabilité globale du circuit

3. **Test**

- Configuration des sondes de diagnostic : Intégration d'un cœur d'analyseur logique de signal (ILA) au sein de la matrice du FPGA, configuré pour espionner le bus de test de la sortie sur 28 bits et les signaux de contrôle
- Déclenchement sur événement : Paramétrage d'une condition de capture sur l'oscilloscope virtuel (par exemple, détection d'un front montant sur le bouton de commande restart ou resetn)
- Capture et affichage sur l'écran du PC du comportement dynamique des registres physiques de la puce
- Validation visuelle de la progression du compteur sous l'action de la véritable horloge hardware.
- Utilisation d'outils de laboratoires comme le multimètre ou oscilloscope pour l'intégrité des signaux en entrée/sortie

4. **Démonstration**

- Mise en œuvre autonome du système : Programmation de la carte Cora Z7 via le Hardware Manager pour injecter le Bitstream dans la mémoire volatile du FPGA.
- Validation de l'interface utilisateur : Utilisation directe des boutons-poussoirs physiques de la carte pour valider le contrôle de l'application :
 - Activation du bouton restart pour donner l'autorisation de lancement du compteur.
 - Activation du bouton de reset pour provoquer la réinitialisation matérielle instantanée de la temporisation.
- Observation du comportement de la LED physique connectée à la broche correspondante.
- Réalisation d'une séquence vidéo du banc de manipulation. Cette acquisition permet de confirmer visuellement que la LED s'active.