UART VHDL

Gabriel Veneziano e Leonardo Murilho de Aquino Pereira

14 de Outubro de 2026

1 Introdução teórica

UART (Universal Asynchronous Receiver Transmiter) é um protocolo de comunicação serial e assíncrono (não depende da sincronização dos clocks entre receptor e transmissor) amplamente utilizado na indústria para comunicação entre dispositivos eletrônicos, como FPGAs, MCUs e PCs em geral.

Sendo assim, a implementação desta interface UART em VHDL se divide em três módulos principais: **UART_TOP**, **UART_TX** e **UART_RX**. O primeiro e mais simples deles é a entidade TOP LEVEL, que atua como integradora e utiliza a modelagem estrutural para instanciar e interconectar os blocos de transmissão e recepção, permitindo inclusive testes de *loopback*. Internamente, para garantir um funcionamento robusto, os módulos TX e RX são desenvolvidos dividindo-se rigidamente a arquitetura em um Bloco de Controle (Máquina de Estados Finita - FSM) e um Bloco de Dados (Datapath).

2 Sobre Baud-Rate

O núcleo da comunicação assíncrona baseia-se em temporização precisa. Como o sistema opera a um *Baud Rate* de 9.600 bps sob um *clock* global de 50 MHz, é necessário um gerador de *baud rate* interno. O limite do contador do transmissor (N_{TX}) é dado pela razão entre as frequências:

$$N_{TX} = \frac{50 \times 10^6}{9600} \approx 5208$$

Para o receptor, utiliza-se a técnica de *oversampling* de 16x para garantir a amostragem no centro do bit (*mid-bit*). O limite do contador do receptor (N_{RX}) é definido por:

$$N_{RX} = \frac{50 \times 10^6}{9600 \times 16} \approx 326$$

3 Especificação de Entradas, Saídas e Registradores Internos

3.1 Módulo Transmissor (UART_TX)

A interface externa do transmissor está descrita na Tabela 1.

Porta	Direção	Tamanho (bits)	Descrição
`clk`	Entrada	1	Clock global do sistema (50 MHz).
`rst`	Entrada	1	Reset assíncrono do sistema.
`tx_start`	Entrada	1	Pulso de autorização de envio.
`data_in`	Entrada	8	Barramento com o caractere a ser enviado.
`tx_out`	Saída	1	Saída serial física (linha TX).
`tx_busy`	Saída	1	Flag de status (transmissão em andamento).

Table 1: Mapeamento de portas do Módulo UART_TX.

Registradores Internos (Datapath e Controle):

- **Registrador de Estado:** Armazena o estado atual da FSM (ex: Idle, Start, Data, Stop).
- **Contador de Baud Rate:** Registrador de 13 bits responsável por contar até 5208 ciclos.

- **Contador de Bits:** Registrador de 3 bits para iterar sobre os 8 bits de dados (0 a 7).
- **Registrador de Deslocamento (Shift Register):** Registrador de 8 bits para serialização do `data_in`.

3.2 Módulo Receptor (UART_RX)

A interface externa do receptor está descrita na Tabela 2.

Porta	Direção	Tamanho (bits)	Descrição
`clk`	Entrada	1	Clock global do sistema (50 MHz).
`rst`	Entrada	1	Reset assíncrono do sistema.
`rx_in`	Entrada	1	Entrada serial externa (linha RX).
`data_out`	Saída	8	Barramento de saída com o dado recebido.
`rx_ready`	Saída	1	Pulso de saída que confirma o recebimento do dado.

Table 2: Mapeamento de portas do Módulo UART_RX.

Registradores Internos (Datapath e Controle):

- **Registrador de Estado:** Armazena o estado atual da FSM (ex: Idle, Start, Data, Stop).
- **Contador de Baud Rate:** Registrador de 9 bits responsável por gerar o pulso (*tick*) de *oversampling* a cada 326 ciclos do clock principal.
- **Contador de Amostragem:** Registrador de 4 bits utilizado para contar os tiques do gerador de Baud Rate (0 a 15), permitindo que a FSM localize exatamente o meio temporal de cada bit (*mid-bit*).
- **Contador de Bits:** Registrador de 3 bits para iterar sobre os 8 bits de dados recebidos (0 a 7).
- **Registrador de Deslocamento (Shift Register):** Registrador de 8 bits para armazenar sequencialmente os bits recebidos da linha serial `rx_in`. Ao final da recepção, o valor é repassado ao barramento paralelo `data_out`.

3.3 Módulo Top Level (UART_TOP)

O módulo `UART_TOP` atua como a entidade de nível superior, logo, não possui FSM ou registradores próprios. Sua função é puramente estrutural, instanciando os componentes `UART_TX` e `UART_RX` e interligando a saída serial de transmissão diretamente à entrada serial de recepção por meio de um sinal interno (*loopback* interno).

Para validar o funcionamento no hardware (FPGA) e permitir a visualização no osciloscópio, o Top Level expõe as interfaces de controle para os periféricos da placa (botões, chaves e LEDs), conforme detalhado na Tabela 3.

Porta	Direção	Tamanho	Descrição Física (Placa FPGA)
`clk`	Entrada	1	Clock global (50 MHz) gerado pelo oscilador.
`rst`	Entrada	1	Botão de reset assíncrono.
`tx_start`	Entrada	1	Botão (Push-button) para iniciar o envio.
`data_in`	Entrada	8	Chaves (Switches) para definir o byte a enviar.
`tx_out`	Saída	1	Pino de saída para medição no osciloscópio.
`data_out`	Saída	8	LEDs para visualizar o byte recebido no loopback.
`tx_busy`	Saída	1	LED indicador de transmissor ocupado.
`rx_ready`	Saída	1	LED indicador de novo dado válido recebido.

Table 3: Mapeamento de portas físicas do Módulo Integrador UART_TOP.