

Requisitos de Verificação – Bloco ReLU

Matheus Grossi

2026

1 Identificação do Bloco

- **1.1. Nome do bloco:** Unidade de ativação ReLU (Rectified Linear Unit), com largura de 32 bits.
- **1.2. Versão:** 1.0.
- **1.3. Autor do bloco:** Felipe Guedes.
- **1.4. Responsável pela verificação:** Matheus Grossi.
- **1.5. Escopo da verificação:** comportamento funcional da ReLU para entradas positivas, negativas, zero e padrões representativos contendo estados de quatro níveis lógicos.

2 Objetivo da Verificação

O objetivo da verificação é garantir que o módulo **ReLU**, configurado para uma largura de 32 bits, apresente o comportamento esperado para valores positivos, negativos e zero.

Como seria inviável testar exaustivamente todas as combinações possíveis de uma entrada de 32 bits, a estratégia de verificação divide o espaço de entrada em rotinas representativas. O comportamento funcional depende principalmente do bit mais significativo (MSB), que indica o sinal do número em representação de complemento de dois.

- MSB = 0: a entrada representa um valor não negativo e deve ser propagada integralmente para a saída;
- MSB = 1: a entrada representa um valor negativo e a saída deve ser igual a zero.

Os 31 bits menos significativos são exercitados com padrões distintos para verificar a propagação dos dados e a decisão funcional associada ao MSB.

3 Estratégia de Verificação

Para cada padrão aplicado aos bits [30:0], os dois estados funcionais do MSB são exercitados. A estratégia é composta pelas seguintes rotinas:

1. Bits inferiores preenchidos com valores aleatórios;
2. Bits inferiores fixados em 0;
3. Bits inferiores fixados em 1;
4. Bits inferiores alternados entre 0 e 1;
5. Bits inferiores fixados em alta impedância (Z);
6. Bits inferiores fixados em estado indefinido (X);
7. Bits inferiores alternados entre X e Z.

Para os padrões alternados, devem ser exercitadas as duas polaridades da sequência, como 0101... e 1010...

4 Casos de Teste Executados / Planejados

Caso	MSB	Bits [30:0]	Resultado esperado
1	0	Aleatórios	out = in
2	1	Aleatórios	out = 0
3	0	Todos 0	out = 0
4	1	Todos 0	out = 0
5	0	Todos 1	out = in
6	1	Todos 1	out = 0
7	0	Alternados 0/1	out = in
8	1	Alternados 0/1	out = 0
9	0	Todos Z	out = in, preservando os estados Z dos bits inferiores
10	1	Todos Z	out = 0
11	0	Todos X	out = in, preservando os estados indefinidos dos bits inferiores
12	1	Todos X	out = 0
13	0	Alternados entre X/Z	out = in, preservando os estados de quatro níveis aplicados à entrada
14	1	Alternados entre X/Z	out = 0

Tabela 1: Matriz principal de verificação da ReLU.

5 Casos de Fronteira

Os seguintes valores possuem importância especial e devem ser garantidos explicitamente durante a verificação:

Condição	Valor representado	Resultado esperado
Todos os bits em 0	0	0
MSB 0 e demais bits 1	Maior positivo representável	Própria entrada
MSB 1 e demais bits 0	Menor negativo representável	0
Todos os bits em 1	-1	0

Tabela 2: Casos de fronteira da função ReLU para 32 bits.

Esses quatro casos verificam os limites das duas regiões de funcionamento da ReLU: propagação para números não negativos e saturação em zero para números negativos.

6 Resultados

6.1 Comportamentos esperados

A verificação deve confirmar que valores com MSB igual a 0 são propagados para a saída e que valores com MSB igual a 1 produzem saída nula. O valor zero também deve permanecer em zero.

Para os padrões contendo X ou Z nos 31 bits inferiores, o objetivo é verificar que esses estados não alteram a decisão determinada pelo MSB conhecido. Quando o MSB é 0, os bits inferiores são propagados; quando o MSB é 1, a saída é forçada a zero.

6.2 Critério de aprovação

O bloco será considerado aprovado quando:

- todos os casos determinísticos apresentarem o resultado esperado;
- todos os estímulos aleatórios apresentarem o resultado esperado;
- valores positivos forem preservados integralmente;
- valores negativos produzirem saída igual a zero;
- o valor zero produzir saída igual a zero;
- estados X e Z nos bits inferiores não alterarem a decisão determinada por um MSB conhecido;
- todas as classes definidas na cobertura funcional forem exercitadas;
- nenhum erro de comparação for identificado durante a simulação.

7 Análise dos Resultados

7.1 Interpretação dos casos de sucesso/falha

Sucesso: um caso é considerado correto quando a saída observada corresponde à função ReLU definida para o valor do MSB e preserva, quando aplicável, o conteúdo dos bits inferiores.

Falha: ocorre quando um valor não negativo não é propagado corretamente, quando uma entrada negativa não resulta em zero ou quando os padrões especiais aplicados aos bits inferiores produzem comportamento incompatível com a decisão estabelecida pelo MSB.

7.2 Sumário da cobertura de verificação

A cobertura deve garantir o exercício das combinações entre os dois estados funcionais do MSB e os padrões representativos definidos para os demais bits. O plano original estabelece como cobertura funcional mínima o cruzamento do MSB com cinco classes principais de padrão: aleatório, todos em zero, todos em um, alternados e todos em Z. Além disso, a matriz de testes também inclui estímulos com X e alternância X/Z.

<i>LCOV - code coverage report</i>							
Current view: top level				Coverage		Total	Hit
Test: relu_coverage.info				Lines:	100.0 %	3	3
Test Date: 2026-08-18 22:01:18				Functions:	-	0	0
Legend: Rating: low: < 75 % medium: >= 75 % high: >= 90 %							
Filename	Line Coverage ↕			Function Coverage ↕			
	Rate	Total	Hit	Rate	Total	Hit	
src/ReLU/ReLU.sv	100.0 %	3	3	-			
Generated by: LCOV version 2.0-1							

Figura 1: Cobertura da verificação da ReLU – captura 1.




Figura 2: Cobertura da verificação da ReLU – captura 2.

As duas capturas acima devem ser usadas como evidência da taxa de cobertura obtida na execução da bancada. A interpretação quantitativa dos percentuais deve ser feita diretamente a partir dos valores apresentados nas imagens, evitando extrapolar métricas que não estejam explicitamente registradas no relatório de cobertura.

7.3 Comentários sobre limitações dos testes

A verificação não busca percorrer todas as 2^{32} combinações binárias possíveis. Em vez disso, o espaço de entrada é particionado segundo o comportamento funcional da ReLU e exercitado com padrões representativos. Essa abordagem reduz o volume de simulação sem deixar de testar diretamente a decisão de sinal, os principais casos de fronteira e padrões especiais de quatro níveis lógicos.

8 Conclusão

O plano de verificação da ReLU foi estruturado para validar de forma direcionada a regra funcional do bloco: preservar entradas não negativas e produzir zero para entradas negativas. A estratégia utiliza o MSB como principal eixo de decisão e combina seus dois estados com diferentes padrões nos 31 bits inferiores, incluindo valores aleatórios, constantes, alternados, X e Z.

O fechamento da verificação deve considerar simultaneamente os resultados das comparações funcionais e as métricas apresentadas nas capturas de cobertura `cap1` e `cap2`.

Bloco verificado: ReLU – 32 bits