/home/local/ESTUDIANTES/jsequeira/Descargas/Fl...nit-master/Coprocesador_CORDIC_RTL/CORDIC_FSM.v Página 1 de 6 mar 30 ago 2016 15:17:26 CST

```
1
    `timescale 1ns / 1ps
2
    3
    // Company:
    // Engineer:
4
5
    //
    // Create Date: 23.02.2016 13:19:49
6
7
    // Design Name:
    // Module Name: CORDIC FSM
8
9
    // Project Name:
10
    // Target Devices:
    // Tool Versions:
11
12
    // Description:
13
    //
14
    // Dependencies:
15
    //
16
    // Revision:
    // Revision 0.01 - File Created
17
    // Additional Comments:
18
19
    //
20
    21
22
23
    module CORDIC FSM
24
25
    //Input Signals
    input wire clk,
26
                                                        // Reloj del sitema.
                                                        // Reset del sitema.
27
    input wire reset,
    input wire beg FSM CORDIC,
                                                        // Señal de inicio de la
28
                                                                                    4
    maquina de estados.
29
    input wire ACK FSM CORDIC,
                                                        // Señal proveniente del
                                                                                    Z
    modulo que recibe el resultado, indicado que el dato ha sido recibido.
                                                        // Señal que determina si
30
    input wire operation,
                                                                                    4
    lo que se requiere es realizar un coseno(1'b0) o seno (1'b1).
    input wire [1:0] shift region flag,
31
                                                        // Señal que indica si el
                                                                                    ₽
    angulo a calcular se encuentra fuera del rango de calculo del algoritmo CORDIC.
    input wire [1:0] cont var,
                                                        // Señal que indica cual
32
                                                                                    ₹
    varible se va a calcular. Proveniente del contador de variables.
    input wire ready add subt,
33
                                                        // Señal proveniente del
                                                                                    ┙
    módulo de suma/resta, indica que se ha terminado la operacion y que se puede
                                                                                    ₽
    disponer del resultado de dicho modulo.
34
    input wire max tick iter, min tick iter,
                                                        // Señales que indican la
                                                                                    4
    maxima y minima cuenta, respectivamente, en el contador de iteraciones.
    input wire max tick var, min tick var,
                                                        // Señales que indican la
35
                                                                                    ₽
    maxima y minima cuenta, respectivamente, en el contador de variables.
36
37
    //Output Signals
    output reg ready CORDIC,
38
                                                        // Señal que indica que el
                                                                                    4
    calculo CORDIC se ha terminado.
39
    output reg beg add subt,
                                                        // Señal que indica al
                                                                                    ₽
    modulo de suma/resta que inicie su operacion.
    output reg ack add subt,
40
                                                        // Señal que le indica al
                                                                                    ₽
    modulo de suma/resta que se ha recibido exitosamente el resultado que este entrega.
    output reg sel mux 1, sel mux 3,
                                                        // Señales de seleccion de
41
                                                                                    ₹
```

```
mux, la primera escoge el canal 0 si es la primera iteracion, en otro caso escoge el
     canal 1, y la segunda escoge cual variable (X o Y) debe aparecer a la salida.
42
     output reg [1:0] sel mux 2,
                                                             // Señal de seleccion de
                                                                                            ₽
     mux, que escoge entre X, Y o Z dependiendo de cual variable se deba calcular en ese
                                                                                            ₽
     momento.
43
     output reg mode,
                                                             // 1'b0 si el modo es
                                                                                            ₽
     rotacion(signo de Y), 1'b1 si el modo es vectorizacion(signo de Z).
     output reg enab cont iter, load cont iter,
44
                                                             // Señales de habilitacion
                                                                                            ₽
     y carga, respectivamente, en el contador de iteraciones.
45
     output reg enab cont var, load cont var,
                                                             // Señales de habilitacion
                                                                                            4
     y carga, respectivamente, en el contador de variables.
46
     output reg enab RB1, enab RB2,
                                                             // Señales de habilitacion
                                                                                            ₹
     para los registros de variables de entrada y para los valores de las variables
                                                                                            Z
     despues de los primeros mux, respectivamente.
47
     output reg enab d ff Xn, enab d ff Yn, enab d ff Zn,
                                                             // Señales de habilitacion
                                                                                            ₹
     para los registros que guardan los resultados de cada variable en cada iteracion
                                                                                            ₽
     provenientes del modulo de suma/resta.
     output reg enab dff5, enab d ff out,
48
                                                             // Señales de habilitacion
                                                                                            ₹
     para los registros en la salida, el primero antes del cambio de signo y el segundo
                                                                                            ₽
     es el que se encuentra en la salida.
49
     output reg enab dff shifted x, enab dff shifted y,
                                                            // Señales de habilitacion
                                                                                            ₽
     para los registros que quardan el valor de las variables X y Y luego de realizarles
                                                                                            ₽
     los desplazamientos.
     output req enab dff LUT, enab dff sign
50
                                                             // Señales de habilitacion
                                                                                            ₹
     para los registros que quardan los valores provenientes de la look-up table y del
                                                                                            ₽
     signo, respectivamente.
51
     );
52
53
     //symbolic state declaration
54
     localparam [3:0]
                         est0 = 4'b0000,
55
                         est1 = 4'b0001,
56
                         est2 = 4'b0010.
57
                         est3 = 4'b0011,
                         est4 = 4'b0100,
58
59
                         est5 = 4'b0101.
60
                         est6 = 4'b0110,
61
                         est7 = 4'b0111,
62
                         est8 = 4'b1000.
63
                         est9 = 4'b1001,
64
                         est10 = 4'b1010,
65
                         est11 = 4'b1011;
66
67
     //signal declaration
     reg state reg, state next; // Guardan el estado actual y el estado futuro,
68
     respectivamente.
69
70
     //state register
71
     always @(clk, reset)
72
73
         begin
74
             if(reset) // Si hay reset, el estado actual es el estado inicial.
75
                 state reg <= est0;</pre>
76
                         //Si no hay reset el estado actual es igual al estado siguiente.
             else
```

/home/local/ESTUDIANTES/jsequeira/Descargas/Fl...nit-master/Coprocesador_CORDIC_RTL/CORDIC_FSM.v Página 3 de 6 mar 30 ago 2016 15:17:26 CST

```
77
                   state reg <= state next;</pre>
 78
          end
 79
      //next-state logic and output logic
 80
 81
 82
      always@*
 83
          begin
 84
          state next = state reg; // default state : the same
 85
 86
          //declaration of default outputs.
 87
          ready CORDIC = 1'b0;
 88
          beg add subt = 1'b0;
 89
          ack add subt = 1'b0;
 90
          sel mux 1 = 1'b0;
          sel mux 2 = 2'b10;
 91
 92
          sel mux 3 = 1'b0;
 93
          mode = 1'b0;
 94
          enab cont iter = 1'b0;
 95
          load cont iter = 1'b0;
 96
          enab cont var = 1'b0;
 97
          load cont var = 1'b0;
 98
          enab RB1 = 1'b0;
99
          enab RB2 = 1'b0;
          enab d ff Xn = 1'b0;
100
          enab d ff Yn = 1'b0;
101
          enab d ff Zn = 1'b0;
102
103
          enab d ff out = 1'b0;
104
          enab dff shifted x = 1'b0;
105
          enab dff shifted y = 1'b0;
106
          enab dff LUT = 1'b0;
107
          enab dff sign = 1'b0;
108
          enab dff5 = 1'b0;
109
110
              case(state reg)
111
              est0:
112
              beain
113
                   state next = est1;
114
              end
115
116
              est1:
117
              begin
118
                   if(beg FSM CORDIC)
119
                   begin
120
                       state next = est2;
121
                       enab RB1 = 1'b1;
122
                       load cont iter = 1'b1;
123
                       load cont iter = 1'b1;
124
                   end
125
                   else
126
                       state next = est1;
127
              end
128
129
              est2:
```

/home/local/ESTUDIANTES/jsequeira/Descargas/Fl...nit-master/Coprocesador_CORDIC_RTL/CORDIC_FSM.v Página 4 de 6 mar 30 ago 2016 15:17:26 CST

```
130
              beain
131
                   enab RB1 = 1'b1;
132
                   state next = est3;
133
              end
134
135
              est3:
136
              beain
137
                   enab RB1 = 1'b0;
138
                   enab RB2 = 1'b1;
139
                   if(max tick iter)
140
                       sel mux 1 = 1'b0;
141
                   else
142
                       sel mux 1 = 1'b1;
                   state_next = est4;
143
144
              end
145
146
              est4:
147
              begin
148
                   enab RB2 = 1'b1;
149
                   mode = 1'b0;
150
                   enab RB2 = 1'b0;
                   enab dff shifted x = 1'b1;
151
                   enab dff shifted y = 1'b1;
152
153
                   enab dff LUT = 1'b1;
154
                   enab dff sign = 1'b1;
155
                   state next = est5;
156
              end
157
158
              est5:
159
              begin
160
                   enab dff shifted x = 1'b1;
161
                   enab dff shifted y = 1'b1;
162
                   enab dff LUT = 1'b1;
163
                   enab dff sign = 1'b1;
164
165
                   if(min tick iter)
166
                   begin
167
                       if(operation == 1'b0)
168
                       begin
169
                           if(shift region flag == (2'b00 || 2'b11))
170
                                sel mux 2 = 2'b10;
171
                           else
172
                                sel mux 2 = 2'b01;
173
                       end
174
175
                       else
176
                       begin
177
                           if(shift region flag == (2'b00 \mid | 2'b11))
178
                                sel mux 2 = 2'b01;
179
                           else
180
                                sel mux 2 = 2'b10;
181
                       end
182
                       state next = est7;
```

/home/local/ESTUDIANTES/jsequeira/Descargas/Fl...nit-master/Coprocesador_CORDIC_RTL/CORDIC_FSM.v Página 5 de 6 mar 30 ago 2016 15:17:26 CST

```
183
                   end
                   else
184
185
                       state next = est6;
186
               end
187
188
               est6:
189
               beain
190
                   if(min_tick_var)
191
                   begin
192
                       enab cont iter = 1'b1;
193
                       state next = est3;
194
                   end
195
196
                   else
197
                   begin
198
                       sel mux 2 = cont var;
199
                       state next = est7;
200
                   end
201
               end
202
203
               est7:
204
               begin
205
                   beg add subt = 1'b1;
                   state next = est8;
206
207
               end
208
209
               est8:
210
               begin
211
                   if(ready add subt)
212
                   begin
213
                       if(min tick iter)
214
                       begin
                            if(operation == 1'b0)
215
216
                                enab d ff Xn = 1'b1;
217
                            else
218
                                enab d ff Yn = 1'b1;
219
                       end
220
                       else
221
                       begin
222
                            if(max tick var)
223
                                enab d ff Xn = 1'b1;
224
                            else if(min tick var)
225
                                enab d ff Zn = 1'b1;
226
                            else
227
                                enab d ff Yn = 1'b1;
228
229
                       state next = est9;
230
                   end
231
                   else
232
                       state next = est8;
233
               end
234
               est9:
235
               begin
```

/home/local/ESTUDIANTES/jsequeira/Descargas/Fl...nit-master/Coprocesador_CORDIC_RTL/CORDIC_FSM.v Página 6 de 6 mar 30 ago 2016 15:17:26 CST

```
236
                   if(min tick iter)
                   begin
237
238
                       if(operation == 1'b0)
239
                       begin
240
                           if(shift region flag == (2'b01 \mid | 2'b10))
241
                                sel mux 3 = 1'b1;
242
                           else
243
                                sel mux 3 = 1'b0;
244
                       end
245
                       else
246
                       begin
247
                           if(shift region flag == (2'b01 || 2'b10))
248
                                sel mux 3 = 1'b0;
249
                           else
250
                                sel mux 3 = 1'b1;
251
                       end
252
                       state next = est10;
253
                       enab dff5 = 1'b1;
254
                   end
255
                   else
256
                   begin
257
                       enab cont var = 1'b1;
258
                       state next = est6;
259
                   end
260
               end
261
262
               est10:
263
               begin
264
                   enab d ff out = 1'b1;
265
                   state next = est11;
266
               end
267
               est11:
268
269
               begin
                   ready_CORDIC = 1'b1;
270
271
                   if(ACK FSM CORDIC)
272
                       state next = est0;
273
                   else
274
                       state next = est11;
275
               end
276
277
               default : state next = est0;
278
               endcase
279
          end
280
      endmodule
281
```