Universidade Federal de Santa Catarina EEL7120/EEL510388: Introdução à Microeletrônica Semestre: 2020/1 – Projeto Final

Somador/Subtrator controlado

O objectivo deste projeto consiste na obtenção de um somador/subtrator de 8 bits controlado por um sinal de 2 bits. A Figura 1 mostra o diagrama de blocos mapeado para a interface da placa DE2.

- 1. Projete o circuito aritmético em VHDL que:
 - (a) Obtenha o resultado $F = \{f_7, f_6, f_5, f_4, f_3, f_2, f_1, f_0\}$ de 8 bits em complemento de 2 das operações mostradas na tabela da Figura 1, considerando $A = \{a_7, a_6, a_5, a_4, a_3, a_2, a_1, a_0\}$ como entrada de 8 bits em complemento de 2 e C um sinal de controle de dois bits $C = \{c_1, c_0\}$. Use um Mux 4:1 de 8 bits de entrada-saída de dados e o somador dado na Figura 1. Pode usar SW(9...8) como entrada de controle C, SW(7...0) como entrada de dados A e LEDR(7...0) como saida de dados F (desconsidere a saída de Carry out). Verifique o funcionamento no simulador Modelsim, e envie os VHDLs junto com o print da simulação na tarefa do projeto disponível no Moodle (até dia 9 de Novembro às 23:59). [3,5 pontos]




Figura 1

- (b) Refaça o apartado anterior mas agora **apenas** está permitido usar o somador dado sem o multiplexador ou portas lógicas adicionais. Emule o funcionamento na placa DE2 e envie um video mostrando o funcionamento junto com os VHDLs na tarefa do projeto disponível no Moodle (até dia 9 de Novembro às 23:59). [3,5 pontos]
- (c) Refaça o apartado a) mas agora usando o operador '+' no VHDL. Envie os VHDLs na tarefa do projeto disponível no Moodle (até dia 9 de Novembro às 23:59). [1 ponto]
- (d) Refaça o apartado b) mas agora usando o operador '+' no VHDL. Envie os VHDLs na tarefa do projeto disponível no Moodle (até dia 9 de Novembro às 23:59). [1 ponto]
- (e) O professor sintetizará as 4 versões usando a tecnologia Synopsys 90nm e enviará os resultados para que o aluno consiga ver o ganhos em area, atraso e potencia. Comente os resultados numa folha e envie na tarefa do projeto disponível no Moodle (até dia 13 de Novembro às 10:00). [1 ponto].
- (f) Pense numa solução para minimizar o atraso em que apenas sejam usadas somas de 3 bits em paralelo e um Mux 2:1 com 3 bits de entrada-saída onde agora as constantes são +112 para C="00", +116 para C="01", -8 para C="10", e -4 para C="11". Projete o circuito em papel, faça uma foto e envie na tarefa do projeto disponível no Moodle (até dia 13 de Novembro às 10:00). [2 pontos extra]