

#### Universidade Federal de Santa Catarina Centro Tecnológico – CTC Departamento de Engenharia Elétrica



# "Introdução a circuitos Combinatórios em VHDL"

Prof. Héctor Pettenghi Roldán\*

Hector@eel.ufsc.br

Florianópolis, Agosto de 2019.

# Plano de Aula

"Projeto de Sistemas Digitais com VHDL"

### Objetivos:

- Apresentar uma visão geral de VHDL
- Exemplo de descrição VHDL
- Introdução ao Quartus II ferramentas de desenvolvimento
- Estudo de caso / exercício


#### VHDL - Visão Geral

- VHDL = VHSIC Hardware Description Language
- VHSIC = Very High Speed Integrated Circuits. Programa do governo dos USA do início dos anos 80. No final da década de 80, VHDL se tornou um padrão IEEE (Institute of Electrical and Electronic Engineers).
- Existem diversas ferramentas para simular e sintetizar (gerar hardware) circuitos descritos em VHDL.
- Outras linguagens de descrição de hardware: Verilog, SystemC, AHDL, Handel-C,
   System Verilog, Abel, Ruby, ...
- O projeto de um circuito digital pode ser <u>descrito</u> em VHDL em diversos níveis de abstração.
- Descrições em VHDL podem ser simuladas (executadas em um simulador).
- Descrições em VHDL podem ser utilizadas para gerar um hardware (arquivo para configuração de um FPGA, por exemplo).
- A geração de estímulos para simulação VHDL é realizada por intermédio de testbenches.

### Descrição de circuito digital em VHDL

# **ENTITY**

A	В	$C_{in}$	Cout	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1




```
entity fulladder is
port (A: in std_logic;
    B: in std_logic;
    Cin: in std_logic;
    S: out std_logic;
    Cout: out std_logic
    );
end fulladder;
```

<u>ENTITY</u> – define os "pinos" do circuito digital (sinais), ou seja, a interface entre a lógica implementada e o mundo externo.

### Descrição de circuito digital em VHDL

### **ARCHITECTURE**



```
architecture circuito_logico of fulladder is
signal F1, F2, F3: std_logic;
begin
  F1 <= A xor B;
  F2 <= A and B;
  S <= F1 xor Cin;
  F3 <= F1 and Cin
  Cout <= F3 or Cin;
end circuito_logico;</pre>
```

<u>ARCHITECTURE</u> – define a funcionalidade do circuito digital, utilizando os "pinos" de entrada e saída listados na ENTITY em questão. Uma ENTITY pode possuir diversas implementações diferentes (diversas ARCHITECTURES).

### Descrição completa de full adder em VHDL


```
library IEEE;
LIBRARIES
             use IEEE.Std Logic 1164.all;
             entity fulladder is
             port (A: in std logic;
                                                    =1
                    B: in std logic;
                    Cin: in std logic;
                    S: out std logic;
                                                     &
                                                          F2
                                                                         ≥1
                    Cout: out std logic
                    );
             end fulladder;
             architecture circuito logico of fulladder is
             signal F1, F2, F3: std logic;
             begin
               F1 \leq A \text{ xor } B;
               F2 \leq A and B:
ARCHITECTURE
                S \le F1 \text{ xor Cin};
               F3 \le F1 and Cin;
               Cout <= F3 or F2;
             end circuito logico;
```

#### Descrição completa do somador de 8 bits em VHDL

```
library IEEE;
LIBRARIES
                use IEEE.Std Logic 1164.all;
                entity adder 8bits is
                port (A: in std logic vector(7 downto 0);
                      B: in std logic vector(7 downto 0);
ENTITY
                      Cin: in std logic;
                      S: out std logic vector(8 downto 0));
                end adder 8bits;
                architecture circuito logico of adder 8bits is
                signal Cout: std logic vector(8 downto 0);
                component fulladder is
                port (A: in std logic;
                      B: in std logic;
                      Cin: in std logic;
                      S: out std logic;
                      Cout: out std logic);
ARCHITECTURE
                end component;
                begin
                Cout(0) <= Cin;</pre>
                cpa 1 : for j in 0 to 7 generate
                                     fulladder port map( A => A(j), B => B(j), Cin => Cout(j),
                           cpa j:
                                                          S =>S(j) , Cout =>Cout(j+1));
                end generate cpa 1;
                S(8) \leq Cout(8);
                end circuito logico;
```



#### Kit DE2-SoC da Altera



### Interface com o usuário (entrada e saída)

- Placa DE2-SoC possui 18 LEDs vermelhos denominados LEDR<sub>17-0</sub>, 8 LEDs verdes denominados LEDG<sub>7-0</sub> e 17 chaves denominadas SW<sub>17-0</sub>
- As conexões entre esses componentes e os pinos do FPGA da placa estão definidas no arquivo DE2\_pin\_assignments.qsf, disponível no site da disciplina
- São utilizados "vetores" para facilitar o acesso aos LEDs e chaves da placa
- Exemplo: SW[0] é o elemento 0 do vetor SW.
- No código em VHDL, usar sempre os nomes definidos no arquivo DE2\_pin\_assignments.qsf.

### Interface com o usuário (entrada e saída)

Código VHDL para somador de 8 bits com "leitura" das chaves e "escrita" nos LEDs


```
library IEEE;
use IEEE.Std Logic 1164.all;
entity adder 8bits is
port (SW: in std logic vector(17 downto 0);
      LEDR: out std logic vector(17 downto 0);
      LEDG: out std logic vector(7 downto 0));
end adder 8bits;
architecture circuito logico of adder 8bits is
signal Cout: std logic vector(8 downto 0);
component fulladder is
port (A: in std logic;
      B: in std logic;
      Cin: in std logic;
      S: out std logic;
      Cout: out std logic);
end component;
begin
Cout(0) \le SW(16);
cpa 1 : for j in 0 to 7 generate
          cpa j:
                    fulladder port map( A => SW(j), B => SW(j+8), Cin => Cout(j),
                                         S =>LEDR(j) , Cout =>Cout(j+1));
end generate cpa 1;
LEDR(8) <= Cout(8);
end circuito logico;
```

## Tarefa a ser realizada na aula prática


### Tarefa a ser realizada na aula prática

- 1. Utilizando a ferramenta Quartus II da Altera, criar um projeto VHDL que implemente o circuito apresentado no slide 11 incluindo a componente *full adder* do slide 6.
- 2. Realizar a simulação do circuito (VHDL) por intermédio de diagramas de formas de onda.
- 3. Visando fixar o conhecimento do fluxo de ferramentas de projeto.
- 4. Testar o circuito no kit DE2-SoC, usando as chaves SW(16 downto 0) para entrar com os operandos, e observar os resultados nos LEDs LEDR(8 downto 0).


1. [Quartus II] File -> New Project Wizard




#### 2. Escolher a pasta e nome do projeto



#### 3. Selecionar o dispositivo alvo FPGA




#### 4. Configurar a ferramenta de simulação



- 5. File -> New -> VHDL File.
- 6. Copiar as fontes VHDL dos slide 6 e 11 para novos arquivos, e salvar.


### Resumo do tutorial: Etapa 2 - Simulação

- 7. [ModelSim] Simulação Funcional Teste do circuito-> não considera informação de temporização.
- 8. Resultado esperado da simulação:



#### Resumo do tutorial: *Etapa 3 – prototipação FPGA*

9. Assignments -> Import Assigments (procurar no site e usar o arquivo DE2\_pin\_assignments.qsf)



- 10. Com isso, os pinos do FPGA foram associados aos sinais da entity do VHDL
- 11. Compilar o VHDL (síntese)
- 12. ATENÇÃO!!! Verificar se o nome da entity é o mesmo nome do projeto, para evitar erros na síntese.
- 13. A compilação resulta em dezenas de warnings devido aos pinos não conectados do arquivo *.qsf*

#### Resumo do tutorial: *Etapa 3 – prototipação FPGA*

14. Programação – FPGA é carregado com circuito, configurando fisicamente elementos de processamento e roteamento.

Tools – Programmer. Hardware Setup – USB-Blaster. Start!

