

Circuitos Eletrônicos Analógicos

1a Avaliação - 06/05/14

Sem Consulta - Duração: 2h 40minNome: Gustavo Schinkel

Justifique sucintamente as passagens/respostas
A interpretação é parte integrante da questão

(Valor 5.5) - Questão 1 - Considere o circuito da Figura 1 e parâmetros listados. Transistores têm mesma densidade de corrente de saturação e possuem uma razão entre áreas de junção emissor/base conforme indicado pelo fator X.

- a) (valor 0.5) Determine os pontos quiescentes de Q_1 , Q_2 e Q_5 .
- b) (valor 1.25) Determine o modelo equivalente para pequenos sinais do circuito amplificador completo, a partir dos modelos equivalentes para pequenos sinais de cada estágio.
- c) (valor 0.75) Determine numericamente o ganho $v_{C5}/(v_1 - v_2)$.
- d) Utilizando $v_1 = 1 \text{ sen } \omega t$ [mV] como referência, esboce detalhadamente as formas de onda de tensão (dc + ac) V_{C1} , V_{C2} , V_E , V_{C5} e de corrente (dc + ac) nos coletores de Q_1 , Q_2 e Q_5 nos casos
 - (valor 0.75) i) $v_1 = v_2$
 - (valor 0.75) ii.) $v_1 = -v_2$
- e) Considere o amplificador diferencial em aberto e com $R_{CD} \rightarrow \infty$.
 - (valor 0.5) i). Admitindo Q_1 e Q_2 casados, qual a máxima tolerância entre os resistores de coletor que limitaria a tensão de offset – em relação à entrada - a $\pm 0.5 \text{ mV}$?
 - (valor 0.5) ii). Admitindo R_{C1} e R_{C2} casados, e admitindo uma variação de 4% entre as correntes de saturação de Q_1 e Q_2 , qual a tensão de offset em relação à entrada?
 - (valor 0.5) iii). Qual a estimativa da tensão de offset em relação à entrada, considerando-se ambas condições expressas nos itens i e ii? Justifique.

$$\begin{aligned} V_{CC} &= 5V \\ R_{REF} &= 2.15K\Omega \\ R_{C1} &= R_{C2} = R_{C3} = 1.0K\Omega \\ R_B &= 170K\Omega \\ R_E &= 110\Omega \\ R_{CD} &= 2.4K\Omega \\ R_{L2} &= 1K\Omega \end{aligned}$$

$$C_{C1} = C_{C2} = C_E \rightarrow \infty$$

Para $Q_1 - Q_6$:

$$\begin{aligned} V_{BE} &= 0.7V & V_{CE sat} &= 0.3V \\ r_{ce} &\rightarrow \infty & \beta &= 100 \end{aligned}$$




Figura 1

(Valor 4.5) - **Questão 2:** Considere o circuito linear da Figura 2, com V_{in} senoidal e especificações listadas. Deseja-se enviar à carga uma potência de 0.5W. Assumindo as hipóteses necessárias:

- (valor 0.75) Dimensione I_1 . Comente.
- (valor 0.25) Qual o nível DC associado a V_{in} ?
- (valor 1.25) Qual o ganho de pequenos sinais V_{out}/V_{in} ? Qual a amplitude necessária de V_{in} ?
- (valor 0.75) Determine a eficiência de potência do estágio.
- (valor 1.0) Assuma que durante o processo de fabricação, I_1 tenha sofrido uma variação de -20% em seu valor nominal, calculado em a). Para a entrada senoidal com amplitude determinada em c), esboce - detalhadamente - as formas de onda das tensões na base e no emissor de Q_1 , assim como as formas de onda das correntes I_{Q1} , I e I_{RL} .
- (valor 0.5) Proponha uma alteração no circuito de modo a se operar apenas com uma única alimentação $+V_{CC}$. Justifique.




Figura 2

$$V_{CC} = 5V; V_{EE} = -5V$$

$$R_L = 8\Omega$$

$$\beta_1 = 100$$

$$V_{BE} \approx 0.7V$$

$$V_{CE sat} = 0.3V$$

$$r_{ce} \rightarrow \infty$$