

Universidade Federal de Santa Catarina

Centro Tecnológico

Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação



Sistemas Digitais

INE 5406

Aula 6-P

Descrição em VHDL, síntese e simulação de latches, flip-flops e registradores.


Prof. José Luís Güntzel guntzel@inf.ufsc.br

www.inf.ufsc.br/~guntzel/ine5406/ine5406.html



Latch D (ativado por nível lógico alto)


```
LIBRARY ieee;
USE ieee.std logic 1164.all;
ENTITY latchD IS
PORT (D, clk: IN STD LOGIC;
             OUT STD LOGIC);
       0:
END latchD:
ARCHITECTURE comportamento OF latchD IS
BEGIN
  PROCESS (D, clk)
  BEGIN
    IF clk = '1' THEN
        O \leq D;
    END IF:
  END PROCESS:
END comportamento;
```



C	D	Q_{t+1}
0	X	Q_{t}
1	0	0
1	1	1

Flip-flop D (disparado pela borda ascendente)

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
ENTITY ffD IS
PORT (D, clk: IN STD_LOGIC;
              OUT STD LOGIC):
END ffD:
ARCHITECTURE comportamento OF ffD IS
BEGIN
  PROCESS (clk)
  BEGIN
     IF clk'EVENT AND clk = '1' THEN
        O \leq D:
     END IF;
  END PROCESS;
END comportamento;
```




С	D	Q_{t+1}
≠↑	X	Q_t
1	0	0
1	1	1

Atributo: refere-se a troca de nível de clk

Fli

Flip-flop D (disparado pela borda ascendente) - Versão 2

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
ENTITY ffD IS
PORT (D. clk: IN STD LOGIC:
              OUT STD LOGIC);
END ffD:
ARCHITECTURE comportamento OF ffD IS
BEGIN
  PROCESS
  BEGIN
    WAIT UNTIL clk'EVENT AND clk = '1';
     Q \leq D;
  END PROCESS:
END comportamento;
```



A lista de sensibilização é omitida

O Uso de WAIT UNTIL especifica implicitamente que somente o relógio faz parte da lista de sensibilização


WAIT UNTIL

- Para efeitos de síntese de circuitos, WAIT UNTIL somente pode ser usado se ele for a primeira atribuição do processo
- Na verdade, 'EVENT é redundante no comando WAIT UNTIL e portanto poderíamos simplificar para

- o que se refere ao sinal clk se tornar igual a "1"
- Entretanto, algumas ferramentas de síntese de circuitos a partir de VHDL exigem a inclusão do atributo "EVENT"

Flip-flop D (com reset assíncrono ativado com lógica negada)


```
LIBRARY ieee;
USE ieee.std logic 1164.all;
ENTITY ffD IS
PORT (D, Resetn, clk: IN STD_LOGIC;
                     OUT STD LOGIC):
END ffD;
ARCHITECTURE comportamento OF ffD IS
BEGIN
 PROCESS (Resetn, clk)
  BEGIN
     IF Resetn = '0' THEN
        O <= '0';
     ELSIF clk'EVENT AND clk = '1' THEN
        O \leq D;
    END IF;
 END PROCESS;
END comportamento;
```



Primeiro testa se o reset assíncrono está ativado (pois é um sinal de mais alta hierarquia)

Flip-flop D (com reset síncrono ativado com lógica negada)

```
LIBRARY ieee:
USE ieee.std logic 1164.all;
ENTITY ffD IS
PORT (D, clear, clk: IN STD LOGIC;
                     OUT STD LOGIC);
      Q:
END ffD;
ARCHITECTURE comportamento OF ffD IS
BEGIN
 PROCESS (clk)
 BEGIN
    IF clk'EVENT AND clk = '1' THEN
       IF clear = '0' THEN
         O <= `0':
       ELSE
         O <= D:
       END IF:
    END IF:
 END PROCESS;
END comportamento;
```



A ativação do reset está condicionada ao sinal clk estar passando pela borda ascendente (ou seja, este sinal é síncrono)


INE/CTC/UFSC
Sistemas Digitais - semestre 2011/1

Slide 6P.7

Prof. José Luís Güntzel

Registradores


Usando explicitamente flip-flops do tipo D



Uma abordagem possível para se descrever um registrador de vários bits é criar uma entidade que instancia flip-flops na quantidade desejada. Vejamos...

Registradores (Usando explicitamente flip-flops do tipo D)

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
ENTITY ffD IS
PORT (D, clk: IN STD LOGIC;
              OUT STD LOGIC):
END ffD;
ARCHITECTURE comportamento OF ffD IS
BEGIN
  PROCESS (clk)
  BEGIN
    IF clk'EVENT AND clk = '1' THEN
       O \leq D;
    END IF;
  END PROCESS:
END comportamento;
```



Registrador de 4 bits (com flip-flops do tipo D)

```
LIBRARY ieee:
USE ieee.std logic 1164.all:
ENTITY reg4b IS
PORT (clk: IN STD LOGIC;
       D: IN STD LOGIC VECTOR (3 DOWNTO 0);
                                                                    Q2
       O: OUT STD LOGIC VECTOR (3 DOWNTO 0));
END reg4b;
ARCHITECTURE estrutura OF reg4b IS
COMPONENT ffD
 PORT (D, clk: IN STD LOGIC; O: OUT STD LOGIC);
END COMPONENT;
BEGIN
  ffD0: ffD PORT MAP (D(0), clk, Q(0));
  ffD1: ffD PORT MAP (D(1), clk, Q(1));
  ffD2: ffD PORT MAP (D(2), clk, Q(2));
  ffD3: ffD PORT MAP (D(3), clk, Q(3));
END estrutura;
```

Registrador de 4 bits (versão não hierárquica)

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
ENTITY reg4 IS
PORT (clk: IN STD_LOGIC;
      D: IN STD LOGIC VECTOR (3 DOWNTO 0);
         OUT STD LOGIC VECTOR (3 DOWNTO 0));
END reg4;
ARCHITECTURE comportamento OF reg4 IS
BEGIN
 PROCESS (clk)
  BEGIN
    IF clk'EVENT AND clk = '1' THEN
       O \leq D;
    END IF;
  END PROCESS;
END comportamento;
```

Registrador de 4 bits (versão não hierárquica com reset assíncrono) LIBRARY ieee: USE ieee.std logic 1164.all; **ENTITY reg4 IS** PORT (Resetn, clk: IN STD_LOGIC; D: IN STD LOGIC VECTOR (3 DOWNTO 0); **O:** OUT STD LOGIC VECTOR (3 DOWNTO 0)); END reg4; D3**ARCHITECTURE** comportamento OF reg4 IS BEGIN PROCESS (Resetn, clk) **BEGIN** IF Resetn = '0' THEN O <= "0000"; Resetn ELSIF clk'EVENT AND clk = '1' THEN O3 02 $O \Leftarrow D$; **END IF; END PROCESS**; **END** comportamento;

INE/CTC/UFSC Sistemas Digitais - semestre 2011/1 Slide 6P.12

Prof. José Luís Güntzel

Registrador de 4 bits

(versão não hierárquica com habilitação de carga)

```
LIBRARY ieee:
USE ieee.std logic 1164.all;
ENTITY reg4c IS
PORT (clk, carga: IN STD_LOGIC;
       D:
                IN STD LOGIC VECTOR (3 DOWNTO 0);
                 OUT STD LOGIC VECTOR (3 DOWNTO 0));
       0:
END reg4c;
ARCHITECTURE comportamento OF reg4c IS
BEGIN
 PROCESS (clk)
                                                                  D1
                                                                                 D0
  BEGIN
    IF clk'EVENT AND clk = '1' THEN
       IF carga='1' THEN
         Q \leq D;
       END IF:
    END IF;
                                    CK
  END PROCESS;
                                                  Q3
                                                                 Q2
                                                                                Q1
END comportamento;
```

INE/CTC/UFSC

Slide 6P.13

Prof. José Luís Güntzel

```
Registrador de 4 bits
                                                  (versão não hierárquica com
LIBRARY ieee;
                                                   habilitação de carga e reset
USE ieee.std logic 1164.all;
                                                   assincrono)
ENTITY reg4c IS
PORT (clk, carga, Resetn: IN STD LOGIC;
      D :
                IN STD_LOGIC_VECTOR (3 DOWNTO 0);
                OUT STD LOGIC VECTOR (3 DOWNTO 0)):
      0:
END reg4c;
ARCHITECTURE comportamento OF reg4c IS
BEGIN
 PROCESS (clk, Resetn)
 BEGIN
                                                                                D0
    IF Resetn = '0' THEN
       Q <= "0000";
    ELSIF clk'EVENT AND clk = '1' THEN
       IF carga='1' THEN
         Q \Leftarrow D;
                                    carga
       END IF:
    END IF;
                                    Resetn
 END PROCESS;
                                                                               O1
                                                                Q2
END comportamento:
                                                                    Prof. José Luís Güntzel
```

Slide 6P.14

INE/CIC/UFSC

Sistemas Digitais - semestre 2011/1

```
Registrador de 32 bits (versão não hierárquica com
LIBRARY ieee:
                                               habilitação de carga e reset
USE ieee.std logic 1164.all;
                                               assincrono)
ENTITY reg32c IS
PORT (clk, carga: IN STD LOGIC;
               IN STD LOGIC_VECTOR (31 DOWNTO 0);
      D :
      \mathbf{0}:
               OUT STD LOGIC VECTOR (31 DOWNTO 0));
END reg32c;
ARCHITECTURE comportamento OF reg32c IS
BEGIN
 PROCESS (clk)
 BEGIN
    IF Resetn = '0' THEN
      O <= "0000000000000000000000000000000000";
    ELSIF clk'EVENT AND clk = '1' THEN
      IF carga='1' THEN
         Q \leq D;
      END IF;
    END IF;
 END PROCESS;
END comportamento:
```

INE/CTC/UFSC

Sistemas Digitais - semestre 2011/1

Generalizando para N bits

```
LIBRARY ieee:
USE ieee.std logic 1164.all;
ENTITY regnc IS
GENERIC (N:INTEGER:=4);
PORT (Resetn, clk, carga: IN
                             STD LOGIC:
                             STD LOGIC VECTOR (N-1 DOWNTO 0);
       D:
       0:
                       OUT STD_LOGIC_VECTOR (N-1 DOWNTO 0));
END regnc;
ARCHITECTURE comportamento OF regnc IS
BEGIN
  PROCESS (clk, Resetn)
  BEGIN
     IF Resetn = '0' THEN
       O \leftarrow (OTHERS \Rightarrow '0');
     ELSIF clk'EVENT AND clk = '1' THEN
       IF carga='1' THEN
          O \leq D:
       END IF;
     END IF:
  END PROCESS;
END comportamento;
                                      Slide 6P.16
```

Daqui para frente, este será o estilo de codificação VHDL que iremos adotar para registradores!

Prof. José Luís Güntzel

Experimento 1: registrador 4 bits s/ sinal de carga


- 1. Na pasta Meus_documentos, criar uma pasta com o seu nome (p. ex., "Paulo"). Na pasta "Paulo", criar uma pasta com nome de "reg4bits".
- 2. Acessar o sítio "www.inf.ufsc.br/~guntzel/ine5406/aula6P" e baixar para a pasta "reg4bits" os seguintes arquivos:
 - -> reg4bits.vhd
 - -> estimulosReg4bits.do
- 3. Abrir o Quartus II e criar um projeto na pasta "reg4bits", usando "reg4bits.vhd" como toplevel. Escolher o dispositivo FPGA EP2C35F672C6 e selecionar o ModelSim-Altera como EDA Simulation Tool.
- 4. Compilar o projeto criado.
- 5. Anotar os parâmetros tsu, the tco resultantes da compilação.

Experimento 1: registrador 4 bits s/ sinal de carga

- 6. Chamar o ModelSim-Altera a partir da interface do Quartus II (em Tools)
- 7. Realizar uma simulação "gate-level" com o ModelSim-Altera utilizando o arquivo de estímulos "estimulosReg4bits.do". (ver slides da aula 2P.)

Experimento 1: registrador 4 bits s/ sinal de carga

Análise da simulação



Experimento 2: registrador 4 bits c/ sinal de carga

- 1. Em Meus_documentos, na pasta criada com seu nome (p.e.x, "Paulo"), criar uma pasta com nome de "reg4bitsc".
- 2. Acessar o sítio "www.inf.ufsc.br/~guntzel/ine5406/aula8P" e baixar para a pasta "reg4bitsc" os seguintes arquivos:
 - -> reg4bitsc.vhd
 - -> estimulosReg4bitsc.do
- 3. Abrir o Quartus II e criar um projeto na pasta "reg4bitsc", usando "reg4bitsc.vhd" como toplevel. Escolher o dispositivo FPGA EP2C35F672C6 e selecionar o ModelSim-Altera como EDA Simulation Tool.
- 4. Compilar o projeto criado.
- 5. Anotar os parâmetros tsu, the tco resultantes da compilação.

Experimento 2: registrador 4 bits c/ sinal de carga

- 6. Chamar o ModelSim-Altera a partir da interface do Quartus II (em Tools)
- 7. Realizar uma simulação "gate-level" com o ModelSim-Altera utilizando o arquivo de estímulos "estimulosReg4bitsc.do". (ver slides da aula 2P.)

Experimento 2: registrador 4 bits c/ sinal de carga

Análise da simulação

