

Universidade Federal de Santa Catarina

Centro Tecnológico





Sistemas Digitais

INE 5406

Aula 10-P

Descrição em VHDL, síntese e simulação de um sistema digital completo (BO + BC).

Prof. José Luís Güntzel guntzel@inf.ufsc.br

www.inf.ufsc.br/~guntzel/ine5406/ine5406.html

Experimento 1: Setup Experimental

- 1. Na pasta Meus_documentos, criar uma pasta com o seu nome (p. ex., "Paulo"). Na pasta "Paulo", criar uma pasta com nome de "multiplicador". Dentro da pasta "multiplicador", criar uma pasta com nome "BO"
- 2. Acessar o sítio "www.inf.ufsc.br/~guntzel/ine5406/aula10P/acompletar/BO" e baixar os arquivos VHDL para a pasta "BO" recém criada.
- 3. Abrir o Quartus II e criar um projeto na pasta "BO", selecionando "bo.vhd" como toplevel. Escolher o dispositivo FPGA EP2C35F672C6 e selecionar o ModelSim-Altera como EDA Simulation Tool.
- 4. Prestar atenção nas explicações que seguirão nos próximos slides

Experimento 1: Setup Experimental (cont.)

- **5.** Completar o arquivo "bo.vhd". Obs: no BO, o comprimento dos dados será n=4.
- 6. Compilar o projeto criado.
- 7. A partir do Quartus II, chame o ModelSim-Altera e inicie uma simulação com atrasos ("Gate-level Simulation").
- 8. Criar um arquivo de estímulos, nomeando-o "estimulosbo.do". Preparar os estímulos para simular a operação 3 x 4 (i.e., A=3 e B=4).

Experimento 2: Setup Experimental

- 1. Dentro da pasta "multiplicador", criar uma pasta com nome "BC"
- 2. Acessar o sítio "www.inf.ufsc.br/~guntzel/ine5406/aula10P/acompletar/BC" e baixar o arquivo "bc.vhd" para a pasta "BC" recém criada.
- 3. Abrir o Quartus II e criar um projeto na pasta "BC", selecionando "bc.vhd" como toplevel. Escolher o dispositivo FPGA EP2C35F672C6 e selecionar o ModelSim-Altera como EDA Simulation Tool.
- 4. Prestar atenção nas explicações que seguirão nos próximos slides

Experimento 2: Setup Experimental (cont.)


- 5. Completar o arquivo "bc.vhd".
- 6. Compilar o projeto criado.
- 7. A partir do Quartus II, chame o ModelSim-Altera e inicie uma simulação com atrasos ("Gate-level Simulation").
- 8. Criar um arquivo de estímulos, nomeando-o "estimulosbo.do". Preparar os estímulos para simular a operação 3 x 4 (i.e., A=3 e B=4).

Experimento 3: Setup Experimental

- Na pasta "multiplicador", criar um arquivo VHDL chamado "multiplicador.vhd". Este arquivo deve juntar o BO e o BC já simulados. Ainda na pasta "multiplicador", criar um projeto "multiplicador", escolhendo "multiplicador.vhd" como toplevel. Escolher o dispositivo FPGA EP2C35F672C6 e selecionar o ModelSim-Altera como EDA Simulation Tool.
- 2 Compilar o projeto criado.
- A partir do Quartus II, chame o ModelSim-Altera e inicie uma simulação com atrasos ("Gate-level Simulation").
- 4 Criar um arquivo de estímulos, nomeando-o "estimulos.do". Preparar os estímulos para simular a operação 3 x 4 (i.e., A=3 e B=4).


Código VHDL (incompleto) do BO do Multiplicador

Estrutura de Arquivos





Especificações: Comportamento e Interfaces

```
início
  pronto ← 0;
  A ← entA;
  B ← entB;
  P ← 0;
  Se B ≠ 0 então
  Enquanto A ≠ 0 faça
  início
  P ← P + B;
  A ← A − 1;
  fim
  saída ← P;
  pronto ← 1;
fim
```



Algoritmo e Bloco Operativo Visando Custo Mínimo





INE/CTC/UFSC Sistemas Digitais - semestre 2011/1


Slide 10P.9


Prof. José Luís Güntzel

Slide 10P.10

Bloco de Controle Visando Custo Mínimo (Moore)

Diagrama de Estados e FSMD






INE/CTC/UFSC Sistemas Digitais - semestre 2011/1 Prof. José Luís Güntzel



Bloco de Controle Visando Custo Mínimo

Tabela de Saídas (Assumindo Moore)



INE/CTC/UFSC
Sistemas Digitais - semestre 2011/1

Slide 10P.11

Prof. José Luís Güntzel

Saída

pronto

0

0

0

0

1 sinal

lib

0

0

0

0


0



Bloco de Controle Visando Custo Mínimo

Tabela de Saídas e FSMD

Solução da aula teórica



Estado	Reg	. Р	Re	g. A		Sor	nador/s	Sub	Saída
	RstP	СР	mA CA		СВ	m1 m2 op		op	pronto
S0	0	0	1	0	0	-	-	_	1
S1	1	0	1	1	1	-	-	-	0
S2	0	0	-	0	0	-	-	_	0
S3	0	1	-	0	0	0	0	0	0
S4	0	0	0	1	0	1	1	1	0
S5	0	0	-	0	0	-	-	_	1



RstP =
$$mA = cB$$

CP
 $CA = op = m1 = m2$
lib = pronto

4 sinais

INE/CTC/UFSC
Sistemas Digitais - semestre 2011/1


Slide 10P.12

Prof. José Luís Güntzel

1 sinal


Bloco de Controle Visando Custo Mínimo

Solução que adotaremos para descrever em VHDL: don't cares = 0




INE/CTC/UFSC
Sistemas Digitais - semestre 2011/1

Estado	Reg	. P	Reg. A			Sor	nador/s	Sub	Saída
	RstP	СР	mA	CA	СВ	m1 m2 op		op	pronto
S0	0	0	ı	0	0	-	-	-	1
S1	1	0	1	1	1	-	1	-	0
S2	0	0	-	0	0	-	-	-	0
S3	0	1	1	0	0	0	0	0	0
S4	0	0	0	1	0	1	1	1	0
S5	0	0	-	0	0	_	-	_	1



RstP =
$$mA$$
 = CB = ini
CP
CA
op = $m1$ = $m2$ = dec

Slide 10P.13




Prof. José Luís Güntzel



Bloco de Controle Visando Custo Mínimo

FSMD/FSM




Estado	ini	CP	CA	dec
S0	0	0	0	0
S 1	1	0	1	0
S2	0	0	0	0
S3	0	1	0	0
S4	0	0	1	1
S 5	0	0	0	0




Bloco de Controle Visando Custo Mínimo

FSM




Estado	ini	CP	CA	dec
S0	0	0	0	0
S1	1	0	1	0
S2	0	0	0	0
S3	0	1	0	0
S4	0	0	1	1
S5	0	0	0	0

Interfaces do Multiplicador




entA entB

Interfaces do Multiplicador



Interfaces do BO na Solução da Aula Teórica




INE/CTC/UFSC Sistemas Digitais - semestre 2011/1 Slide 10P.18

Prof. José Luís Güntzel




Interfaces do BO para Descrever em VHDL



INE/CTC/UFSC Sistemas Digitais - semestre 2011/1 Slide 10P.19


Prof. José Luís Güntzel

Nomes para os Sinais e Componentes do BO (Usados nos arquivos VHDL fornecidos)



Código VHDL (incompleto) do BO do Multiplicador

Estrutura de Arquivos



Código VHDL (incompleto) do BO do Multiplicador

```
ENTITY bo IS
PORT (clk: IN STD LOGIC;
   ini, CP, CA, dec: IN STD LOGIC;
   entA, entB: IN STD LOGIC VECTOR(3 DOWNTO 0);
  Az, Bz : OUT STD LOGIC:
   saida, conteudoA, conteudoB: OUT STD LOGIC VECTOR(3 DOWNTO 0));
END bo:
-- comentarios
ARCHITECTURE estrutura OF bo IS
             COMPONENT registrador r IS
             PORT (clk, reset, carga: IN STD_LOGIC;
                   d: IN STD LOGIC VECTOR(3 DOWNTO 0);
                   g: OUT STD LOGIC VECTOR(3 DOWNTO 0));
             END COMPONENT:
             COMPONENT registrador IS
             PORT (clk, carga: IN STD LOGIC;
                   d: IN STD LOGIC VECTOR(3 DOWNTO 0);
                   g: OUT STD LOGIC VECTOR(3 DOWNTO 0));
             END COMPONENT:
             COMPONENT mux2para1 IS
             PORT (a, b: IN STD LOGIC VECTOR(3 DOWNTO 0);
                   sel: IN STD LOGIC;
                   y: OUT STD LOGIC VECTOR(3 DOWNTO 0));
             END COMPONENT:
```

Código VHDL (incompleto) do BO do Multiplicador


```
COMPONENT somadorsubtrator IS
             PORT (a, b: IN STD LOGIC VECTOR(3 DOWNTO 0):
                    op: IN STD LOGIC;
                    s: OUT STD LOGIC VECTOR(3 DOWNTO 0));
              END COMPONENT:
             COMPONENT iqualazero IS
             PORT (a: IN STD LOGIC VECTOR(3 DOWNTO 0):
                   iqual: OUT STD LOGIC);
             END COMPONENT;
             SIGNAL saimux1, saimux2, saimux3, saireqP, saireqA, saireqB, saisomasub: STD_LOGIC_VECTOR (3 DOWNTO 0);
BEGIN
             mux1: mux2para1 PORT MAP ( );
             reaP: registrador r PORT MAP ();
             regA: registrador PORT MAP ();
             regB: registrador PORT MAP ( );
             mux2: mux2para1 PORT MAP ( );
                                                              a completar
             mux3: mux2para1 PORT MAP ( );
             somasub: somadorsubtrator PORT MAP ();
             geraAz: igualazero PORT MAP ( );
             geraBz: igualazero PORT MAP ( );
             saida <= saireqP;
             conteudoA <= sairegA;
             conteudoB <= sairegB;
END estrutura;
```



Planejando a Simulação do BO

Simular 3 x 4: entA = 3, entB = 4 (ao final, A=0 e P=12)

Conteúdo dos registradores e valor de Az para a execução de 3x4




	S0	S1	S2	S3	S4	S2	S3	S4	S2	S3	S4	S2	S5
A	X	X	3	3	3	2	2	2	1	1	1	0	0
В	X	X	4	4	4	4	4	4	4	4	4	4	4
P	X	0	0	0	4	4	4	8	8	8	12	12	12
Az	X	X	0	0	0	0	0	0	0	0	0	1	0

- Os valores desta tabela devem ser confrontados com o resultado da simulação do BO projetado.
- Para realizar a simulação do BO é necessário determinar com precisão os valores dos sinais de comando ini, CA, CP e dec para cada estado (basta olhar a FSM ao lado...)

Planejando a Simulação do BO

Simular 3 x 4: entA = 3, entB = 4 (ao final, A=0 e P=12)

Sinais de comando (devem ser usados para simular o BO)



	S0	S1	S2	S3	S4	S2		S4	S2	S3	S4	S2	S5
ini	0	1	0	0	0	0	0	0	0	0	0	0	0
CA	0	1	0	0	1	0	0	1	0	0	1	0	0
СР	0	0	0	1	0	0	1	0	0	1	0	0	0
dec	0	0	0	0	1	0	0	1	0	0	1	0	0


Conteúdo dos registradores (e valor do sinal de status Az)

	S0	S1	S2	S3	S4	S2	S3	S4	S2	S3	S4	S2	S5
A	X	X	3	3	3	2	2	2	1	1	1	0	0
В	X	X	4	4	4	4	4	4	4	4	4	4	4
P	X	0	0	0	4	4	4	8	8	8	12	12	12
Az	X	X	0	0	0	0	0	0	0	0	0	1	0


Simulação do BO: arquivo de estímulos

```
force /clk 0 0ns, 1 10ns -r 20ns
force /entA 0011 0ns
force /entB 0100 0ns
force /ini 0 0ns, 1 20ns, 0 40ns
force /cA 0 0ns, 1 20ns, 0 40ns, 1 80ns, 0 100ns, 1 140ns, 0 160ns, 1 200ns, 0 220ns
force /cP 0 0ns, 1 60ns, 0 80ns, 1 120ns, 0 140ns, 1 180ns, 0 200ns
force /dec 0 0ns, 1 80ns, 0 100ns, 1 140ns, 0 160ns, 1 200ns, 0 220ns
```

Simulação do BO: Formas de Onda Resultantes



Simulação do BO: Formas de Onda Resultantes




INE/CTC/UFSC Sistemas Digitais - semestre 2011/1 Slide 10P 28

Prof. José Luís Güntzel

Interfaces do Multiplicador

Obs: assumiremos dados com 4 bits.



INE/CTC/UFSC Sistemas Digitais - semestre 2011/1


Slide 10P.29

Prof. José Luís Güntzel

entA entB

Bloco de Controle Visando Custo Mínimo


Interfaces de Controle, FSMD e Tabela de Transição de Estados



Estado		Entradas		Próx.
atual	início	BZ	AZ	Estado
S0	0	-	-	S0
	1	-	-	S 1
S1	-	-	-	S2
S2	-	0	0	S3
	-	0	1	S 5
	-	1	0	S5
	1	1	1	S5
S3	-	-	-	S4
S4	-	-	-	S2
S5	-	-	-	S0

Bloco de Controle Visando Custo Mínimo


Tabela de Transição de Estados e FSM



Estado		Entradas		Próx.
atual	início	BZ	AZ	Estado
S0	0	-	-	S0
	1	-	-	S 1
S1	1	-	-	S2
S2	-	0	0	S 3
	-	0	1	S 5
	-	1	0	S 5
	-	1	1	S5
S3	-	_	-	S4
S4	-	_	-	S2
S5	-	-	-	S0

Bloco de Controle Visando Custo Mínimo

Tabela de Saídas (e FSMs)



Estado	ini	СР	CA	dec	pronto
S0	0	0	0	0	0
S 1	1	0	1	0	0
S2	0	0	0	0	0
S 3	0	1	0	0	0
S4	0	0	1	1	0
S5	0	0	0	0	1
,		•			<u></u>

saída


Código VHDL do BC do Multiplicador

```
ENTITY bc IS
PORT (Reset, clk, inicio: IN STD LOGIC;
   Az, Bz: IN STD LOGIC;
   pronto: OUT STD LOGIC:
   ini, CA, dec, CP: OUT STD LOGIC );
END bc:
-- comentarios
ARCHITECTURE estrutura OF bc IS
              TYPE state_type IS (S0, S1, S2, S3, S4, S5);
              SIGNAL state: state_type;
BEGIN
              -- Logica de proximo estado (e registrador de estado)
              PROCESS (clk, Reset)
              BEGIN
                             if(Reset = '1') THEN
                                           state <= S0;
                             ELSIF (clk'EVENT AND clk = '1') THEN
                                           CASE state IS
                                                          WHEN S0 =>
-- completar
                                                          WHEN S1 =>
                                                                                 a completar
-- completar
                                                          WHEN S2 =>
-- completar
```

INE/CTC/UFSC Sistemas Digitais - semestre 2011/1 **Slide 10P.33**

Prof. José Luís Güntzel

Código VHDL do BC do Multiplicador



END IF; **END PROCESS**;

Continua na próxima transparência...

Código VHDL do BC do Multiplicador

-- Logica de saida PROCESS (state) **BEGIN**

CASE state IS

WHEN S0 =>

ini <= '0': CA <= '0': dec <= '0': CP <= '0': pronto <= '0':

WHEN S1 => -- completar

WHEN S2 =>

-- completar

WHEN S3 => -- completar

WHEN S4 => -- completar

WHEN S5 =>

-- completar

END CASE;

END PROCESS;

END estrutura;

INE/CTC/UFSC

Slide 10P.35


Prof. José Luís Güntzel

a completar

Sistemas Digitais - semestre 2011/1



Planejando a Simulação do BC



Sinais de entrada usados pelo BC para decidir trocas de estados

	S0	S1	S2	S3	S4	S2	S3	S4	S2	S3	S4	S2	S5
Az	X	X	0	0	0	0	0	0	0	0	0	1	0
inic io	1	0	0	0	0	0	0	0	0	0	0	0	0

Conteúdo dos registradores (para acompanhamento da execução...)

	S0	S1	S2	S3	S4	S2	S3	S4	S2	S3	S4	S2	S5
A	X	X	3	3	3	2	2	2	1	1	1	0	0
В	X	X	4	4	4	4	4	4	4	4	4	4	4
P	X	X	0	0	4	4	4	8	8	8	12	12	12

Sinais de comando que devem ser gerados pelo BC

	S0	S1	S2	S3	S4	S2	S3	S4	S2	S3	S4	S2	S5
ini	0	1	0	0	0	0	0	0	0	0	0	0	0
CA	0	1	0	0	1	0	0	1	0	0	1	0	0
СР	0	0	0	1	0	0	1	0	0	1	0	0	0
dec	0	0	0	0	1	0	0	1	0	0	1	0	0

INE/CTC/UFSC

Slide 10P.36


Prof. José Luís Güntzel

Sistemas Digitais - semestre 2011/1



Planejando a Simulação do BC

Sinais de entrada usados pelo BC para decidir trocas de estados



	S0	S1	S2	S3	S4	S2	S3	S4	S2	S3	S4	S2	S5
Az	X	0	0	0	0	0	0	0	0	0	0	1	0
ini cio	1	0	0	0	0	0	0	0	0	0	0	0	0

Conteúdo dos registradores (para acompanhamento da execução...)


A	X	3	3	3	2	2	2	1	1	1	0	0	0
В	X	4	4	4	4	4	4	4	4	4	4	4	4
P	X	0	0	4	4	4	8	8	8	12	12	12	12

ini	0	1	0	0	0	0	0	0	0	0	0	0	0
CA	0	1	0	0	1	0	0	1	0	0	1	0	0
CP	0	0	0	1	0	0	1	0	0	1	0	0	0
dec	0	0	0	0	1	0	0	1	0	0	1	0	0

Sinais de comando que devem ser gerados pelo BC para a execução de 3x4 (comparar com o resultado da simulação do BC)



Simulação do BC






Confrontando as Simulações de BO e de BC (p/ 3x4)

Resultado da simulação do BO

Resultado da simulação do BC



Outros Experimentos (p/ Casa)

- Repetir as simulações de BO, BC e multiplicador para os seguintes operandos (entA x entB)
- 4 x 3
- 3 x 6
- O que ocorreu com o resultado da segunda operação acima?
- Modifique o VHDL de modo que este problema não ocorra mais.
- Tornar o código VHDL parametrizável, com relação ao número de bits dos operandos