

Universidade Federal de Santa Catarina

Centro Tecnológico

Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação



Sistemas Digitais

INE 5406

Aula 5-P

Processos em VHDL. Comandos de atribuição em VHDL: if-then -else e case. Descrição em VHDL de circuitos combinacionais, de latches e de flip-flops com processos

Prof. José Luís Güntzel guntzel@inf.ufsc.br

www.inf.ufsc.br/~guntzel/ine5406/ine5406.html

Comandos de Atribuição em VHDL

VHDL provê os seguintes comandos de atribuição:

- Simples
- Sinal selecionado (selected signal assignment)
- Sinal condicional (conditional signal assingment)
- Geração (for generate statement)
- If-then-else (if-then-else statement)
- Case (case statement)

Usados somente dentro de processos

Processos

- São uma forma de gerar uma avaliação seqüencial (não concorrente) de atribuições.
- O processo é concorrente em relação aos outros elementos da arquitetura.
- A ordem das atribuições passa a ser relevante.
- É usado dentro da arquitetura.
- Precisa de uma lista de sinais de sensibilização. Quanto um sinal de sensibilização muda de valor, o processo "acorda" e se torna ativo.
- As atribuições que aparecem dentro do processo não são visíveis de fora do processo até que todas as atribuições do processo tenham sido avaliadas.

Comandos de Atribuição e Processos

Comandos de atribuição VHDL usados somente em processos:

- If-then-else (if-then-else statement)
- Case (case statement)


Usando Processo

END comportamento;

Sistemas Digitais - semestre 2011/1

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
ENTITY mux2para1 IS
PORT (sel, a, b: IN STD LOGIC;
       v: OUT STD LOGIC);
END mux2para1;
ARCHITECTURE comportamento OF mux2para1 IS
BEGIN
  PROCESS (a, b, sel) -- lista de sensibilização
  BEGIN
    IF sel = '0' THEN
        y \leq a;
    ELSE
        v \le b;
    END IF;
  END PROCESS;
```


Multiplexador 2:1



Usando Processo (2ª versão)

```
LIBRARY ieee:
USE ieee.std logic 1164.all;
ENTITY mux2para1 IS
PORT (sel, a, b : IN STD_LOGIC;
       y: OUT STD_LOGIC);
END mux2para1;
ARCHITECTURE comportamento OF mux2para1 IS b
BEGIN
  PROCESS (a, b, sel) -- lista de sensibilização
  BEGIN
    v \le a;
    IF sel = '1' THEN
        y \leq b;
    END IF;
  END PROCESS;
END comportamento;
INE/CTC/UFSC
```

Multiplexador 2:1




sel	Y
0	Α
1	В

Usando Processo

Multiplexador 2:1 no Nível RT

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
ENTITY mux2para1 IS
PORT (sel: IN STD LOGIC;
      a, b: IN STD_LOGIC_VECTOR (7 DOWNTO 0);
      v: OUT STD LOGIC VECTOR (7 DOWNTO 0));
END mux2para1;
ARCHITECTURE comportamento OF mux2para1 IS
BEGIN
  PROCESS (a, b, sel) -- lista de sensibilização
  BEGIN
    IF sel = '0' THEN
        y \leq a;
    ELSE
        y \leq b;
    END IF;
  END PROCESS;
END comportamento;
   INE/CTC/UFSC
                                          Slide 5P.7
```

sel	у
0	Α
1	В



Prof. José Luís Güntzel

Usando Processo e Atribuição com Sinal Condicional

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
ENTITY prioridade IS
PORT (w: IN STD LOGIC VECTOR(3 DOWNTO 0):
      y: OUT STD_LOGIC_VECTOR(1 DOWNTO 0);
      z: OUT STD LOGIC):
END prioridade;
ARCHITECTURE comportamento OF prioridade IS
BEGIN
 PROCESS (w)
  BEGIN
    IF w(3) = '1' THEN
        v <= "11";
    ELSIF w(2) = '1' THEN
       v <= "10":
    ELSIF w(1) = '1' THEN
       v <= "01";
    ELSE
       v <= "00";
    END IF;
  END PROCESS;
  z <= '0' WHEN w = "0000" ELSE '1';
END comportamento;
```

Codificador de prioridade 4:2

w3	w2	w1	w0	y1	y0	Z
0	0	0	0	Χ	Χ	0
0	0	0	1	0	0	1
0	0	1	Х	0	1	1
0	1	Х	Х	1	0	1
1	Х	Х	Х	1	1	1

INE/CTC/UFSC Slide 5P.8

Prof. José Luís Güntzel

Usando Processo

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
ENTITY prioridade IS
PORT (w: IN STD LOGIC VECTOR(3 DOWNTO 0):
       v: OUT STD LOGIC VECTOR(1 DOWNTO 0);
       z: OUT STD LOGIC);
END prioridade;
ARCHITECTURE comportamento OF prioridade IS
BEGIN
  PROCESS (w)
  BEGIN
    v <= "00";
    IF w(1) = '1' THEN y \le "01"; END IF;
    IF w(2) = '1' THEN y \le "10"; END IF;
    IF w(3) = '1' THEN v \le "11"; END IF;
    z <= '1';
    IF w = "0000" THEN z \le "0"; END IF;
  END PROCESS:
END comportamento;
```

(Uma versão alternativa)

Codificador de prioridade 4:2

w3	w2	w1	w0	y1	y0	Z
0	0	0	0	Χ	Χ	0
0	0	0	1	0	0	1
0	0	1	Х	0	1	1
0	1	Х	Х	1	0	1
1	Х	Х	Х	1	1	1


INE/CTC/UFSC

Usando Processo e Case

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
ENTITY mux2para1 IS
PORT (sel: IN STD_LOGIC;
      a, b: IN STD LOGIC VECTOR (7 DOWNTO 0);
      v: OUT STD LOGIC VECTOR (7 DOWNTO 0));
END mux2para1;
ARCHITECTURE comportamento OF mux2para1 IS
BEGIN
  PROCESS (a, b, sel) -- lista de sensibilização
  BEGIN
    CASE sel IS
      WHEN '0' => y \le a;
      WHEN OTHERS \Rightarrow y \Leftarrow b;
    END CASE;
  END PROCESS;
END comportamento;
```

Multiplexador 2:1


sel	у
0	A
1	В



Usando Processo

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
ENTITY dec2para4 IS
PORT (a: IN STD_LOGIC_VECTOR (1 DOWNTO 0);
      En: IN STD LOGIC;
      v: OUT STD LOGIC VECTOR (0 TO 3));
END dec2para4;
ARCHITECTURE comportamento OF dec2para4 IS
BEGIN
 PROCESS (a, En)
 BEGIN
    IF En = '1'THEN
      CASE a IS
         WHEN "00" => y <= "1000";
         WHEN "01" => y <= "0100";
         WHEN "10" => y <= "0010";
         WHEN OTHERS => v <= "0001";
       END CASE:
     ELSE
       v <= "0000";
     END IF;
  END PROCESS;
END comportamento;
```

Decodificador 2:4



En	a1	a0	y0	y1	y2	у3
0	Х	Χ	0	0	0	0
1	0	0	1	0	0	0
1	0	1	0	1	0	0
1	1	0	0	0	1	0
1	1	1	0	0	0	1

Prof. José Luís Güntzel

Usando Processo

Descrição de uma ULA (equivalente ao TTL74381)

Funcionalidade:

Operação	Controle ('sel')	Saída ('F')
Clear	000	$0\ 0\ 0\ 0$
B - A	001	$\mathbf{B} - \mathbf{A}$
A - B	010	A - B
ADD	011	A + B
XOR	100	A XOR B
OR	101	A OR B
AND	110	A AND B
Preset	111	1111

Usando Processo

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
USE ieee.std logic unsigned.all;
ENTITY ula74381 IS
PORT (s: IN STD_LOGIC_VECTOR (2 DOWNTO 0);
      A, B: IN STD LOGIC VECTOR (3 DOWNTO 0);
      F: OUT STD LOGIC VECTOR (3 DOWNTO 0));
END ula74381:
ARCHITECTURE comportamento OF ula74381 IS
BEGIN
  PROCESS (s, A, B)
 BEGIN
    CASE s IS
         WHEN "000" => F <= "0000";
         WHEN "001" => F <= B - A:
         WHEN "010" => F <= A - B:
         WHEN "011" => F \le A + B;
         WHEN "100" => F <= A XOR B;
         WHEN "101" => F <= A OR B;
         WHEN "110" => F <= A AND B;
         WHEN OTHERS => F <= "1111";
       END CASE;
END PROCESS;
END comportamento;
```

Comparador Usando Processo

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
ENTITY compara IS
                                               Comparador de 1 bit
PORT (a, b: IN STD_LOGIC;
      AeqB: OUT STD LOGIC);
END compara;
                                                          Onde está o
ARCHITECTURE comportamento OF compara IS
                                                                 erro?
BEGIN
  PROCESS (a,b)
  BEGIN
    IF a = b THEN
       AeqB \leftarrow '1';
    END IF;
  END PROCESS;
END comportamento;
```

Comparador Usando Processo


```
LIBRARY ieee;
USE ieee.std logic 1164.all;
ENTITY compara IS
                                              Comparador de 1 bit
PORT (a, b: IN STD LOGIC;
      AegB: OUT STD LOGIC);
END compara;
                                                        Versão correta
ARCHITECTURE comportamento OF compara IS
BEGIN
 PROCESS (a,b)
 BEGIN
    AeqB <= '0';
    IF a = b THEN
       AeqB <= '1';
    END IF;
  END PROCESS;
END comportamento;
```

Comparador Usando Processo

```
LIBRARY ieee;
                                  Comparador para números de 8 bit
USE ieee.std logic 1164.all;
ENTITY compara IS
PORT (a, b: IN STD LOGIC VECTOR(7 DOWNTO 0);
      AeqB: OUT STD_LOGIC);
END compara;
ARCHITECTURE comportamento OF compara IS
BEGIN
 PROCESS (a,b)
 BEGIN
    AegB <= '0';
    IF a = b THEN
       AeqB <= '1';
    END IF:
  END PROCESS:
END comportamento;
```

Latch D (ativado por nível lógico alto)


```
LIBRARY ieee;
USE ieee.std logic 1164.all;
ENTITY latchD IS
PORT (D, clk: IN STD LOGIC;
             OUT STD LOGIC);
       0:
END latchD;
ARCHITECTURE comportamento OF latchD IS
BEGIN
 PROCESS (D, clk)
  BEGIN
    IF clk = '1' THEN
        O \leq D;
    END IF;
  END PROCESS:
END comportamento;
```



C	D	Q_{t+1}
0	X	Q_{t}
1	0	0
1	1	1

Flip-flop D (disparado pela borda ascendente)

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
ENTITY ffD IS
PORT (D, clk: IN STD LOGIC;
              OUT STD LOGIC);
END ffD;
ARCHITECTURE comportamento OF ffD IS
BEGIN
  PROCESS (clk)
  BEGIN
    IF clk'EVENT AND clk = '1' THEN
        O \leq D:
    END IF;
  END PROCESS;
END comportamento;
```



С	D	Q_{t+1}
≠ ↑	X	Q_t
1	0	0
1	1	1

Atributo: refere-se a troca de nível de clk