

### Universidade Federal de Santa Catarina

### Centro Tecnológico

Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação



# Sistemas Digitais

**INE 5406** 


Aula 9-P

Descrição em VHDL, síntese e simulação de máquinas de estados finitos (FSMs). FSM como Bloco de Controle.

Prof. José Luís Güntzel Est. Doc. Eberle Rambo {guntzel, eberle18}@inf.ufsc.br


www.inf.ufsc.br/~guntzel/ine5406/ine5406.html

# O Modelo Bloco Operativo / Bloco de Controle



## Projetando um Sistema Digital

### **Exemplo 1: Passo 1 (captura do comportamento com FSMD)**



Entradas: c (1 bit), a (8 bits), s (8 bits)

bits)


Saídas: d (1 bit)

Variáveis internas ou locais: total (8

bits)

**OBS:** em primeira aproximação, pode-se assumir que cada variável interna é mapeada para um registrador.

INE/CTC/UFSC Sistemas Digitais - semestre 2011/1




Slide 9P.3

Prof. José Luís Güntzel

# **Projetando um Sistema Digital**

### Exemplo 1: Passo 2 (projeto do BO)




### Convenção:

• Todos os registradores são cadenciados pelo sinal de relógio (ck). Entretanto, para simplificar o desenho, o sinal de relógio está omitido.

# **Projetando um Sistema Digital**

Exemplo 1: Passo 4 (Derivando a FSM a partir do BO e da FSMD)




INE/CTC/UFSC Sistemas Digitais - semestre 2011/1 Slide 9P.5

Prof. José Luís Güntzel

# Projetando um Sistema Digital

### Exemplo 1: Diagrama BO/BC




Slide 9P.7

# Projetando um Sistema Digital

### Exemplo 1: Projeto do BC

### **FSM**




### Tabela de Transição de Estados

Estado atual	С	menor	Próximo estado
início	X	X	espera
espera	0	0	libera
espera	0	1	espera
espera	1	X	acum
acum	X	X	espera
libera	X	X	início

### Projetando um Sistema Digital

### Exemplo 1: Projeto do BC

**FSM** 




### Tabela de Saídas

Estado	Rtotal	Ctotal	d
início	1	0	0
espera	0	0	0
acum	0	1	0
libera	0	0	1

### **Importante**:


• O sinal de carga de um registrador só deve estar ativado (=1) quando este for carregado com um novo valor! Caso contrário, o sinal de carga deve permanecer em desativado (=0).



Arquivos VHDL disponíveis em http://www.inf.ufsc.br/~guntzel/ine5406/aula9P/acompletar

## **Bloco Operativo**

```
ENTITY bo IS
    PORT (clk, Ctotal, Rtotal: IN STD LOGIC;
    s, a: IN STD_LOGIC_VECTOR(7 DOWNTO 0);
    menor: OUT STD LOGIC);
END bo;
ARCHITECTURE estrutura OF bo IS
    -- components
BEGIN
```



SIGNAL soma, total: STD\_LOGIC\_VECTOR (7 DOWNTO 0);

```
reg: registrador PORT MAP (clk, Ctotal, Rtotal, soma, total);
     som: somador PORT MAP (total, a, soma);
     men: menor que PORT MAP (total, s, menor);
END estrutura;
```

# Registrador

```
ENTITY registrador IS
                                                     Ctotal
    PORT (clk, carga, reset : IN STD LOGIC;
                                                     Rtotal
     d: IN STD LOGIC VECTOR(7 DOWNTO 0);
     q:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));
END registrador;
                                                     menor
ARCHITECTURE estrutura OF registrador IS
BEGIN
    PROCESS(clk, reset)
    BEGIN
         IF(reset = '1') THEN
             q \le "00000000";
         ELSIF(clk'EVENT AND clk = '1' AND carga = '1') THEN
             q \ll d;
         END IF:
    END PROCESS:
END estrutura;
```

a

# S

### **Somador**

**ENTITY** somador IS

PORT (a, b : IN STD\_LOGIC\_VECTOR(7 DOWNTO 0);


s: OUT STD\_LOGIC\_VECTOR(7 DOWNTO 0));

**END** somador;

ARCHITECTURE estrutura OF somador IS BEGIN

$$s \le a + b$$
;

END estrutura;




# M

## Menor\_que

```
ENTITY menor_que IS
    PORT (a, b : IN STD_LOGIC_VECTOR(7 DOWNTO 0);
    menor : OUT STD_LOGIC);
END menor_que;
Ctotal
```

ARCHITECTURE estrutura OF menor\_que IS
BEGIN
menor <= '1' WHEN A < B ELSE '0';
END estrutura;



# O Bloco de Controle

Sistemas Digitais - semestre 2011/1

```
ENTITY bc IS
     PORT (Reset, clk, c, menor: IN STD LOGIC;
     d, Ctotal, Rtotal: OUT STD LOGIC);
END bc:
ARCHITECTURE estrutura OF bc IS
     TYPE tipo estado IS (INICIO, ESPERA, ACUM, LIBERA);
     SIGNAL estado: tipo estado;
BEGIN
     -- Logica de proximo estado (e registrador de estado)
     PROCESS (clk, Reset)
     BEGIN
          -- completar
     END PROCESS:
     -- Logica de saida
     PROCESS (estado)
     BEGIN
          CASE estado IS
                -- completar
          END CASE;
     END PROCESS:
END estrutura:
INE/CTC/UFSC
                                          Slide 9P.14
```

Estado atual	c	menor	Próximo estado
início	X	X	espera
espera	0	0	libera
espera	0	1	espera
espera	1	X	acum
acum	X	X	espera
libera	X	X	início

Estado	Rtotal	Ctotal	d
início	1	0	0
espera	0	0	0
acum	0	1	0
libera	0	0	1

Prof. José Luís Güntzel

# Máquina de Vendas

```
ENTITY maquina IS
     PORT (Reset, clk, c: IN STD LOGIC;
     s, a: IN STD LOGIC VECTOR(7 DOWNTO 0);
     d: OUT STD LOGIC);
END maquina;
ARCHITECTURE estrutura OF maquina IS
                                                                       S
     COMPONENT bo IS
                                                            Ctotal
          -- completar
                                                                             total
     END COMPONENT;
                                                            Rtotal
                                                   BC
                                      Reset
                                                (controle)
     COMPONENT be IS
          -- completar
                                                            menor
     END COMPONENT;
     SIGNAL -- completar
BEGIN
     -- completar
END estrutura;
```


## Simulação

- 1. Na pasta Meus documentos, criar uma pasta com o seu nome (p. ex., "Paulo"). Na pasta "Paulo", criar uma pasta com nome de "maquina".
- 2. Acessar o sítio "www.inf.ufsc.br/~guntzel/ine5406/aula9P/acompletar" e baixar para a pasta os arquivos ".vhd"
- 3. Abrir o Quartus II e criar um projeto na pasta "maquina", selecionando "maquina.vhd" como toplevel. Escolher o dispositivo FPGA EP2C35F672C6 e selecionar o ModelSim-Altera como EDA Simulation Tool.
- 4. Completar os arquivos "bc.vhd" e "maquina.vhd".
- 5. Compilar o projeto criado.
- 6. A partir do Quartus II, chame o ModelSim-Altera e inicie uma simulação com atrasos ("Gate-level Simulation").
- 7. Crie um arquivo de estímulos, nomeando-o "estimulos.do". Preparar os estímulos seguindo as especificações da próxima transparência.

# \$

# Simulação

Formas de onda da especificação (aula teórica):



Problema: na aula teórica não foram considerados valores reais para too e tsu. (Logo, aquelas formas de onda não são adequadas para a simulação!)

## Simulação


### Para formas de onda realistas (adequadas para a simulação):

- Escolher um período de relógio maior que o atraso crítico do circuito "maquina". Exemplo: 10 ns
- Fixar a entrada "s" em um valor, que representa o preço unitário do item vendido. Por exemplo: 160 (centavos)
- Simular sequências de moedas sendo inseridas. Por exemplo:
  - 100, 50, 25
  - 100, 50, 60

# Simulação

### Início da Simulação

- Reset está ativado entre t=0 e o meio do ciclo de relógio t1-t2
- Uma moeda é inserida entre a borda t1 e a borda t2 (exatamente no meio do ciclo de relógio)



# Simulação

### Continuação da Simulação

- Mais duas moedas são inseridas
- Entre cada duas moedas, há 5 ciclos de relógio

