



T.C.

GEBZE TEKNİK ÜNİVERSİTESİ

Bilgisayar Mühendisliği Bölümü

BİL -331


MIPS Single Cycle Processor

Efkan Duraklı

Aralık, 2017
Gebze,KOCAELİ

1. INTRODUCTION

1.1 Big Picture



Tasarım genel olarak yukarıdaki gibi çalışmaktadır.

Kullanılan kontrol sinyalleri **branch, bneq, MemRead, MemWrite, ALUSrc, RegWrite, RegDest, jump, jal, ALUOp**.

ALUOp sinyali 3 bitlik bir sinyaldir ve ALU'nun yapacağı işlemi belirten sinyaldir.

Processorun desteklediği Instructionlar.

R-Type : add, addu, and, jr, nor, or, slt, sltu, sll, srl, sub, subu, sra


I-Type: addi, addiu, andi, beq, bneq, ll, lui, lw, ori, slti, sltui, sw

J-Type: j, jal

1.2 Life Cycle of 1 Instruction


Bütün Instructionlar Instruction Fetch aşamasını gerçekleştirmektedir.

1.2.1 Life Cycle of R-Type Instruction



R-Type Instructionlar yukarıdaki gibi fetch edilir.5 bitlik rs ve rt sinyallerinin gösterdiği register adreslerinden 32 bitlik datalar okunur.Bu okunan datalar ALU modülüne input olarak gelir.ALU modülünde function koduna göre işlem gerçekleştirilir.ALU modülünün çıkışındaki değer cycle sonunda 5 bitlik rd sinyalinin gösterdiği registra yazılır.Program counter cycle sonunda eğer instruction jr değilse 1 artırılır.Jr instructionunda program counter rs sinyalinin gösterdiği register adresindeki data yazılır.


1.2.2 Life Cycle of I-Type Instruction



I-Type Instructionlar yukarıdaki gibi fetch edilir.5 bitlik rs ve rt sinyallerinin gösterdiği register adreslerinden 32 bitlik datalar okunur.Instructionda bulunan 16 bitlik immediate alanı 32 bite sign biti dikkate alınarak extend edilir.ALU nun girişine ALUSrc sinyalinin 1 olmasından dolayı extend edilmiş data ve rs sinyalinin gösterdiği registerdan okunan data gelir.ALU modülü input olarak aldığı datalarla ALUOp sinyaline göre işlemi yapar.Memoryden okuma

ve yazma yapan lw ve sw gibi instruvctionlarda ALU'nun çıkışındaki değer memoryden okunacak datanın adresini ya da memorye yazılacak datanın adresini gösterir.Kontrol sinyaline göre memoryden okunan data ya da ALU'da hesaplanan data 5 bitlik rt sinyalinin gösterdiği register adresine yazılır.ALU'nun çıkışındaki 1 bitlik zero biti, beq sinyali ve bneq sinyalinin değili and'lenerek branch edip edilmeyeceğine karar verilir.Eğer branch edilecekse program countera instructionun immediate değerinin sign extend edilmiş hali yazılır.Diğer durumlarda program counter 1 artırılır.


1.2.3 Life Cycle of J-Type Instruction



Bu instructionlar Jump ve jal instructionlarıdır.Jump instructionunda 26 bitlik target adres sign extender modülünde 32 bite extend edilir.Cycle sonunda program countera extend edilmiş data yazılır.Jal instructionunda da aynı şeyler yapılır.Jump instructionuna ek olarak jal instructionunda Register 31 ' e program counter + 2 yazılır.

Important Informations

Bu projede shift left modülü bulunmamaktadır.Ayrıca proram counter 4'er 4'er artırılmak yerine 1'er 1'er artırılır.Bunun sebebi bizim memory olarak kullandığımız dosyalarda byte adressing yerine Word adressing olmasıdır.Aynı sebepten dolayı lw ve sw instructionlarında adress hesaplanırken address değerleri 2 shift right yapılmıştır.



2. METHOD

Bu proje behavioral verilog kullanılarak yapılmıştır. Toplamda 9 modül bulunmaktadır.

control unit modülü: Bu modül input olarak opcode ve function kodu alır. Bu inputlara göre instructionın doğru çalışması için gereken kontrol sinyallerini üretir.

mips instr mem: Bu modülde instruction.mem dosyasındaki instructionlar instr_mem iki boyutlu arrayine okunur. Bu modüle input olarak gelen program_counter değerinin gösterdiği yerdeki instruction değeri bu modülün çıkışına verilir.

mux for destination register modülü: Bu modül rd veya rs registerlarından hangisine yazılacağını seçmek için kullanıldı. RegDest sinyali bu modüle input olarak gelir. Bu sinyale göre rd veya rs sinyalleri çıkışa verilir.

sign extender 16 to 32 modülü: Bu modül instructionun 16 bitlik immediate kısmını 32 bite extend etmek için kullanıldı.

sign extender 26 to 32 modülü: Bu modül j type instructionlarda bulunan 26 bitlik adres değerini 32 bite extend etmek için kullanıldı.

mips registers modülü: Bu modülde registers.mem dosyasındaki 32 bitlik 32 adet data registers iki boyutlu arrayine okunur. Rs ve rt registerlarının içerikleri okunur. Cycle sonunda eğer signal_reg_write sinyali 1 ise registera yazma yapılır.

mux 2 1 32bit: Bu modül iki yerde kullanılır. ALU modülünün girişini seçmek için ALUSrc sinyali input olarak gelir. ALUSrc 1 ise sign extend edilmiş immediate değeri bu modülün çıkışına verilir. Eğer 0 ise rt değerinin içeriği bu modülün çıkışına verilir.

Bu modül bir de registera yazılacak datayı seçmek için kullanılır. Eğer MemToReg sinyali 1 ise bu modülün çıkışına memoryden okunan değer verilir. Eğer 0 ise ALUnun çıkışı bu modülün çıkışına verilir.

ALU modülü: Bu modül aritmetik işlemleri gerçekleştirmek için kullanılan modüldür. Bu modüle input olarak gelen ALUOp kontrolüne göre yapılacak işlem seçilir ve o işlemin sonucu bu modülün çıkışına verilir. Ayrıca bu modülde zero ve overflow biti de bu modülün outputuna verilir. Zero biti branch kararını vermek için kullanılır.

mips data mem: Bu modülde ilk önce data.mem dosyasından okunan 32bitlik datalar data_mem iki boyutlu arrayine okunur. Eğer sig_mem_read sinyali 1 ise mem_adress değerinin gösterdiği adresten okuma yapılır. Cycle sonunda eğer sig_mem_write sinyali 1 ise memorye yazma yapılır.

mips core modülü: Bu modül top-level modüldür. Bu modülde bütün modüller birbirine bağlanır. Cycle sonunda program countera uygun değer yazılır.

Registerların ve memorynin güncel değerlerini yazabilmek için `res_registers.mem` ve `res_data.mem` dosyaları oluşturulur ve güncel değerler bu dosyalara yazılır.

3. RESULT

Bu projede top modülü test etmek için bir adet testbench bulunmaktadır.Bu testbenchde clock 0 'dan başatılır.Her 100 nanosaniyede clock değiştirilir.Clock'un her bir olduğu zaman cyle sonudur.

Bu projeyi test etmek için aşağıdaki assembly kodu kullanılmıştır.

sw \$31, 256(\$15)

add \$3, \$2, \$1

addu \$5, \$3, \$4

and \$7, \$5, \$6

or \$9, \$7, \$8

nor \$11, \$10, \$9

\$13 = \$12 << 4

\$15 = \$14 >> 2

sub \$17, \$31, \$16

subu \$18, \$30, 17

```
slt $20, $19, 29
```

```
sltu $21, $22, $21
```

```
addi $23, $21, 18
```

andi \$25, \$23, 27

addiu \$26, \$25, 35

ori \$27, \$26, 25

slti \$28, \$29, 29

lw \$31, 128(\$30)

II \$256(\$31)

[illegible]

Çalıştırmadan önce registerların içeriği.

jal 28

[illegible]