

INSTITUTO POLITECNICO NACIONAL ESCUELA SUPERIOR DE COMPUTO


ESCOM

Práctica 5 "Piano con latch"

Diseño de Sistemas Digitales Rene Baltazar Jiménez Ruiz

Equipo 7
Hernández Hernández Roberto Issac
Navarrete Piña Arath Antonio
Yescas García Ulysses Aarón
4CV2

DIAGRAMA



CODIGO VHDL

```
LIBRARY IEEE:
     USE IEEE.STD LOGIC 1164.ALL;
     USE IEEE.STD LOGIC UNSIGNED.ALL;
    DENTITY MusicaLatch IS
    ○PORT ( CLK, D, R: IN STD LOGIC;
            S: IN STD LOGIC VECTOR (2 DOWNTO 0);
                                                              para el Código).
            SEG: INOUT STD LOGIC VECTOR (6 DOWNTO 0);
            MOS: INOUT STD LOGIC VECTOR (3 DOWNTO 0);
            Q, NQ: INOUT STD LOGIC;
            SONIDOI, SONIDOD : INOUT STD LOGIC
            );
14
     END MusicaLatch;
    ARCHITECTURE GeneraSonido OF MusicaLatch IS
      ----- FRECUENCIA LA -----
     SIGNAL CONT : STD LOGIC VECTOR (16 DOWNTO 0);
     CONSTANT CONT_MAX: STD_LOGIC_VECTOR := "11011101111100100"; --113636(DEC)
      ----- FRECUENCIA DO ------
     SIGNAL CONT1 : STD LOGIC VECTOR (17 DOWNTO 0);
     CONSTANT CONT_MAX1: STD_LOGIC_VECTOR := "101110110001010010"; --191570(DEC)
     ----- FRECUENCIA MI ------
24
     SIGNAL CONT2 : STD LOGIC VECTOR (17 DOWNTO 0);
     CONSTANT CONT MAX2: STD_LOGIC_VECTOR := "10010101011110101111"; --151975(DEC)
           ----- FRECUENCIA SOL ------
     SIGNAL CONT3 : STD LOGIC VECTOR (16 DOWNTO 0);
     CONSTANT CONT_MAX3: STD_LOGIC_VECTOR := "11111001000111111"; --127551(DEC)
            ----- FRECUENCIA RE -----
     SIGNAL CONT4 : STD LOGIC VECTOR (17 DOWNTO 0);
     CONSTANT CONT_MAX4: STD_LOGIC_VECTOR := "101001100100011001"; --170265(DEC)
            ----- FRECUENCIA FA -----
     SIGNAL CONT5 : STD LOGIC VECTOR (17 DOWNTO 0);
34
     CONSTANT CONT MAX5: STD LOGIC VECTOR := "100010111101001000"; --143176(DEC)
            ----- FRECUENCIA SI -----
     SIGNAL CONT6 : STD LOGIC VECTOR (16 DOWNTO 0);
     CONSTANT CONT MAX6: STD LOGIC VECTOR := "11000101101110111"; --101239(DEC)
```

Se establecen las librerías y la entidad (las entradas y salidas que se utilizaran

> En la primera parte de la arquitectura se establece la frecuencia de cada una de las notas musicales, generamos una señal en cada una y determinamos el tamaño de su vector al conseguir el valor de la frecuencia que debe utilizare.

Sabemos que obtenemos dicho valor...

Frecuencia de la nota = Frecuencia del CLK de la FPGA ÷ frecuencia octava 4 de la nota musical.

```
50,000,000,000 ÷ 440,000 = 113,636
```

 $113,636_2 = 110111011111100100$

Dicho valor nos ayudara para establecer el el valor máximo que llegara cada nota en el divisor de frecuencia.

```
BEGIN
    IF CLK'EVENT AND CLK = '1' THEN
        CONT <= CONT + 1;
        IF CONT = CONT_MAX THEN
            CONT <= "0000000000000000000000";
END PROCESS;
PROCESS (CLK)
    BEGIN
IF CLK'EVENT AND CLK = '1' THEN
       CONT1 <= CONT1 + 1;
IF CONT1 = CONT MAX1 THEN
       END IF;
    IF CLK'EVENT AND CLK = '1' THEN
        CONT2 <= CONT2 + 1:
       IF CONT2 = CONT_MAX2 THEN

CONT2 <= "00000000000000000000;
    END IF:
    IF CLK'EVENT AND CLK = '1' THEN
        CONT3 <= CONT3 + 1;
        IF CONT3 = CONT_MAX3 THEN
            CONT3 <= "00000000000000000000";
        END IF;
    END IF;
PROCESS (CLK)
    IF CLK'EVENT AND CLK = '1' THEN
        CONT4 <= CONT4 + 1;
        IF CONT4 = CONT_MAX4 THEN
            CONT4 <= "000000000000000000000";
        END IF;
    END IF;
PROCESS (CLK)
    IF CLK'EVENT AND CLK = '1' THEN
        CONT5 <= CONT5 + 1;
        IF CONTS = CONT_MAX5 THEN
            CONT5 <= "000000000000000000000";
        END IF;
PROCESS (CLK)
    IF CLK'EVENT AND CLK = '1' THEN
        CONT6 <= CONT6 + 1;
IF CONT6 = CONT MAX6 THEN
            CONT6 <= "000000000000000000000";
    END IF:
```

En esta parte se genera el divisor de frecuencia para cada uno de los "CLK" correspondiente a su nota musical en donde oscilaran constantemente cuando el CLK = '0' (dada las características de la FPGA esta invertido por eso se muestra que CLK = 1) hasta llegar a su valor máximo, después de llegar a su valor máximo se reiniciara en "0" (dependiendo del tamaño del vector) y volverán a ejecutarse de la misma manera.

```
124
125 ⊝ PROCESS (R, Q, NQ)
126
127
128
129
130
END PROCESS;
131
```

LATCH SR-

En esta parte se establece la creación del "latch SR" el cual nos servirá para determinar la salida del sonido (izquierda o derecha) conforme a la tabla de verdad... en este caso se utiliza el "latch SR" que se conecta con "NOR".

los al precionar o activar los se cambian a '0'---

```
-SONIDO EN LA FPGA --
-Tenemos logica negatica por lo cual todos los botos y swiches estan en 1 y
 PROCESS (SONIDOI, SEG, Q)
     BEGIN
         Mos<="1110";
     IF (Q='1' ) THEN
         IF (S="000") THEN --DO
             SONIDOI <= CONT1(17);
             SEG <="0110001":
             ELSIF S = "001" THEN --RE
                 SONIDOI <= CONT4(17);
                 SEG <="1000010";
             ELSIF S = "010" THEN --MI
                 SONIDOI <= CONT2(17);
                 SEG <="0110000";
             ELSIF S = "011" THEN --FA
                 SONIDOI <= CONT5(17);
                 SEG <="0111000";
             ELSIF S = "100" THEN --SOL
                 SONIDOI <= CONT3(16);
                 SEG <="0100000".
             ELSIF S = "101" THEN --LA
                 SONIDOI <= CONT (16);
                 SEG <="0001000";
                 ELSIF S = "110" THEN --SI
                 SONIDOI <= CONT6(16);
                 SEG <="1100000":
                 SONIDOI <= '1':
                 SEG <="11111111";
              END IF;
```

Aquí es donde se establecen dos condicionales... uno es quien determina la salida del sonido dependiendo del valor de Q (se representa como el switch de un polo y dos disparos que se encuentra en el diagrama dada por el profesor), si Q = '1' la salida del sonido se ejecutara a la izquierda. Posteriormente el segundo condicional es el selector "S" ya que dada la combinación del selector da como salida cada una de las frecuencias de las notas musicales y su letra correspondiente mostrado en el display.

IF (S="000") THEN --DO SONIDOD <= CONT1(17); SEG <= "0110001"; ELSIF S = "001" THEN --RE SONIDOD <= CONT4(17); SEG <="1000010"; ELSIF S = "010" THEN --MI SONIDOD <= CONT2(17); SEG <="0110000"; ELSIF S = "011" THEN --FA SONIDOD <= CONT5(17); SEG <="0111000": ELSIF S = "100" THEN --SOL SONIDOD <= CONT3(16); SEG <="0100000"; ELSIF S = "101" THEN --LA SONIDOD <= CONT (16); SEG <="0001000"; ELSIF S = "110" THEN --SI SONIDOD <= CONT6(16); SEG <="1100000"; ELSE SONIDOD <= '1'; SEG <="1111111" . END IF: END IF; END PROCESS:

Finalmente, si Q = '0' la salida del sonido se ejecutara a la derecha. Posteriormente el segundo condicional es el mismo selector "S" (que se encuentra en ambos casos sin importar el valor de Q) ya que dada la combinación del selector da como salida cada una de las frecuencias de las notas musicales y su letra correspondiente mostrado en el display.

