

INSTITUTO POLITECNICO NACION ESCUELA SUPERIOR DE COMPUTO


Práctica 4 "Piano con Mux y Decodificador"

Diseño de Sistemas Digitales Rene Baltazar Jiménez Ruiz

Equipo 7

Hernández Hernández Roberto Issac Navarrete Piña Arath Antonio Yescas García Ulysses Aarón 4CV2

DIAGRAMA



CODIGO VHDL

```
LIBRARY IEEE:
 USE IEEE.STD LOGIC 1164.ALL;
 USE IEEE.STD LOGIC UNSIGNED.ALL;
ENTITY NotasMus IS
PORT ( CLK, D: IN STD LOGIC;
       S: IN STD LOGIC VECTOR (2 DOWNTO 0);
       SEG: INOUT STD LOGIC VECTOR (6 DOWNTO 0);
       MOS: INOUT STD LOGIC VECTOR (3 DOWNTO 0);
       SONIDO : INOUT STD LOGIC
       );
 END NotasMus;
ARCHITECTURE GeneraSonido OF NotasMus IS
     ----- FRECUENCIA LA ----
 SIGNAL CONT : STD LOGIC VECTOR (16 DOWNTO 0);
 CONSTANT CONT MAX: STD LOGIC VECTOR := "11011101111100100"; --113636(DEC)
 ----- FRECUENCIA DO ------
 SIGNAL CONT1 : STD LOGIC VECTOR (17 DOWNTO 0);
 CONSTANT CONT MAX1: STD LOGIC VECTOR := "10111011000101010"; --191570(DEC)
 ----- FRECUENCIA MI -----
 SIGNAL CONT2 : STD LOGIC VECTOR (17 DOWNTO 0);
 CONSTANT CONT MAX2: STD LOGIC VECTOR := "100101000110100111"; --151975(DEC)
 ----- FRECUENCIA SOL ------
 SIGNAL CONT3 : STD LOGIC VECTOR (16 DOWNTO 0);
 CONSTANT CONT MAX3: STD LOGIC VECTOR := "11111001000111111"; --127551(DEC)
 ----- FRECUENCIA RE -----
 SIGNAL CONT4 : STD LOGIC VECTOR (17 DOWNTO 0);
 CONSTANT CONT_MAX4: STD_LOGIC_VECTOR := "101001100100011001"; --170265(DEC)
 ----- FRECUENCIA FA -----
 SIGNAL CONT5 : STD LOGIC VECTOR (17 DOWNTO 0);
 CONSTANT CONT MAX5: STD LOGIC VECTOR := "100010111101001000"; --143176(DEC)
 SIGNAL CONT6 : STD LOGIC VECTOR (16 DOWNTO 0);
 CONSTANT CONT MAX6: STD LOGIC VECTOR := "11000101101110111"; --101239(DEC)
```

Se establecen las librerías y la entidad (las entradas y salidas que se utilizaran para el Código).

En la primera parte de la arquitectura se establece la frecuencia de cada una de las notas musicales, generamos una señal en cada una y determinamos el tamaño de su vector al conseguir el valor de la frecuencia que debe utilizare.

Sabemos que obtenemos dicho valor...

Frecuencia de la nota = Frecuencia del CLK de la FPGA ÷ frecuencia octava 4 de la nota musical.

50,000,000,000 ÷ 440,000 = 113,636

113,636₂ = 110111011111100100

Dicho valor nos ayudara para establecer el el valor máximo que llegara cada nota en el divisor de frecuencia.

```
PROCESS (CLK)
   IF CLK'EVENT AND CLK = '1' THEN
       CONT <= CONT + 1;
       IF CONT = CONT MAX THEN
           CONT <= "000000000000000000000";
PROCESS (CLK)
   IF CLK'EVENT AND CLK = '1' THEN
       CONT1 <= CONT1 + 1;
       IF CONT1 = CONT MAX1 THEN
          CONT1 <= "000000000000000000000";
   END IF:
END PROCESS:
PROCESS (CLK)
   BEGIN
   IF CLK'EVENT AND CLK = '1' THEN
       CONT2 <= CONT2 + 1;
       IF CONT2 = CONT MAX2 THEN
           CONT2 <= "000000000000000000000";
       END IF;
   FND TF.
END PROCESS:
PROCESS (CLK)
    IF CLK'EVENT AND CLK = '1' THEN
       CONT3 <= CONT3 + 1;
       IF CONT3 = CONT MAX3 THEN
           CONT3 <= "000000000000000000":
       END IF:
    END IF;
PROCESS (CLK)
   IF CLK'EVENT AND CLK = '1' THEN
       CONT4 <= CONT4 + 1;
       IF CONT4 = CONT_MAX4 THEN
           CONT4 <= "0000000000000000000000";
       END IF;
    END IF:
END PROCESS;
PROCESS (CLK)
    BEGIN
    IF CLK'EVENT AND CLK = '1' THEN
       CONT5 <= CONT5 + 1;
       IF CONTS = CONT MAX5 THEN
           CONT5 <= "000000000000000000000";
       END IF:
    END TE:
END PROCESS:
    BEGIN
    IF CLK'EVENT AND CLK = '1' THEN
        CONT6 <= CONT6 + 1:
        IF CONT6 = CONT_MAX6 THEN
            CONT6 <= "00000000000000000000";
        END IF:
    FND TF:
 END PROCESS;
```

En esta parte se genera el divisor de frecuencia para cada uno de los "CLK" correspondiente a su nota musical en donde oscilaran constantemente cuando el CLK = '0'(dada las características de la FPGA esta invertido por eso se muestra que CLK = 1) hasta llegar a su valor máximo, después de llegar a su valor máximo se reiniciara en "O"(dependiendo del tamaño del vector) y volverán a ejecutarse de la misma manera.

```
---SONIDO EN LA FPGA -----
---Tenemos logica negatica por lo cual todos los botos y swiches estan en 1 y los al precionar o activar los se cambian a '0'---
   PROCESS (SONIDO, SEG)
       BEGIN
           MOS<="1110":
           IF S="000" THEN --DO
              SONIDO <= CONT1(17);
              SEG <="0110001";
              ELSIF S = "001" THEN --RE
                  SONIDO <= CONT4(17);
                  SEG <="1000010";
               ELSIF S = "010" THEN --MI
                  SONIDO <= CONT2(17);
                   SEG <="0110000";
               ELSIF S = "011" THEN --FA
                  SONIDO <= CONT5(17);
                   SEG <="0111000";
               ELSIF S = "100" THEN --SOL
                  SONIDO <= CONT3(16);
                  SEG <="0100000";
               ELSIF S = "101" THEN --LA
                  SONIDO <= CONT (16);
                   SEG <="0001000";
                  ELSIF S = "110" THEN --SI
                   SONIDO <= CONT6(16);
                   SEG <="1100000";
               ELSE
                   SONIDO <= '1';
                   SEG <="1111111";
           END PROCESS:
```

Finalmente se establece el selector "S" y dada la combinación del selector da como salida cada una de las frecuencias de las notas musicales y su letra correspondiente mostrado en el display.

En cada una de las opciones del selector se tiene también la cadena de bits del display de 7 segmentos de cada una de las notas para poder mostrar la letra correspondiente de cada nota