

# INSTITUTO POLITÉCNICO NACIONAL



### ESCUELA SUPERIOR DE CÓMPUTO

# DISEÑO DE SISTEMAS DIGITALES

### **ENTREGABLE 1**

Registro de Desplazamiento: Parallel-In Parallel-Out

Grupo: 4CV5

Integrantes:

Álvarez Hernández Gabriel Alexander
Bueno Aguilar Alexis Haziel
García Quiroz Gustavo Iván
Huesca Laureano Josué Alejandro
Muñoz Valdivia Irving Omar
Pedroza Villagómez Emir

PROFESOR: FLORES ESCOBAR JOSE ANTONIO

### INTRODUCCION

Los registros son circuitos digitales con dos funciones básicas:


#### 1. Almacenamiento de datos.

La capacidad de almacenamiento de datos es el número total de bits (1s y 0s) de un dato digital que puede contener. Esto es, cada flip-flop o etapa de un registro representa un bit de su capacidad de almacenamiento; por tanto, el numero de flip-flops en un registro determina la capacidad de almacenamiento de este.

### 2. Desplazamiento de datos.

Permite el movimiento de los datos de una etapa a otra dentro del registro, en función de los impulsos de reloj que se apliquen.

Los movimientos básicos de los datos en los registros de desplazamiento se ilustran en la siguiente figura.




En este caso, nuestro enfoque principal se centrará en la entrada y salida en paralelo de los datos.

#### **REGISTROS CON ENTRADA Y SALIDA EN PARALELO**

En las entradas en paralelo, los bits se introducen simultáneamente en sus respectivos flip-flops a través de líneas paralelo, en lugar de bit a bit a través una única línea como ocurre con las entradas de datos serie.

En las salidas en paralelo, se dispone de la salida de cada flip-flop.

Así entonces, inmediatamente después de introducir simultáneamente todos los bits de datos, éstos aparecen en paralelo en las salidas paralelo.



Tanto las entradas como salidas son accesibles. Tienen un uso practico principal en los cálculos aritméticos

En esta sección de la práctica se realizará la codificación utilizando el lenguaje Verilog de la implementación de un **registro con entrada y salida en paralelo**, así como la visualización del RTL y la simulación de las diferentes señales involucradas.

## **DESARROLLO**

#### CODIFICACION

Se crearon 4 archivos diferentes que conforman al registro de desplazamiento.

- FFD.v
- DivFreq.v
- FDD Ctrl.v
- FDD\_FPGA.v

#### FFD.v

Crea un módulo para un flip-flop tipo D, los comentarios dentro del código, al igual que en el resto, explican con más detalle el funcionamiento de este.

```
/* PROYECTO:
                    FDD ParallelInParallelOut
1
                   FDD.V
 3
      ARCHIVO:
     ASIGNATURA: DSD
DESCRIPCION: Descripción de un flip-flop tipo D
 4
     PROF: Flores Escobar Jose Antonio
EQUIPO: Álvarez Hernández Gabriel Alexander
 8
                   Bueno Aguilar Alexis Haziel
9
                    Huesca Laureano Josue Alejandro
10
                    García Quiroz Gustavo Ivan
11
                    Muñoz Valdivia Irving Omar
12
                    Pedroza Villagomez Emir
13 */
14
15
   // Definicion de puertos
16 module FFD(
     17
18
19
20
   );
21
22
23
   // Definición de un flip-flop tipo D
     always @(posedge clk_i, posedge rst i)
24
25
       // Siempre que haya un flanco positivo del clk hace esto...
     begin
26
      if(rst_i)
27
                     // El reset siempre tiene la más alta prioridad
           q_o <= 1'b0; // Si hay un reset el dato de salida es 0 (se reestablece)
28
29
         else
30
            q_o <= d_i; // El dato de salida adopta el valor de entrada en caso contrario
      end
31
32 endmodule
33
```

La salida **q\_o** cambia en cada flanco de subida de reloj, a menos que exista una señal de **RESET**, que ocasionara que la salida se restablezca a un valor de 0.

### DivFreq.v

Crea un módulo de un divisor de frecuencias.

Este será utilizado para crear una frecuencia reducida de una señal de reloj entrante cuya frecuencia es alta, dicha reducción esta dada por un factor de división (que en este caso será de 25,000,000).

```
/* PROYECTO:
                     FDD ParallelInParallelOut
 2
                     DivFreq.v
 3
      ARCHIVO:
      ASIGNATURA: DSD
 4
 5
      DESCRIPCION: Descripción de modulo que implementa un divisor de frecuencias
                Flores Escobar Jose Antonio
 6
       PROF:
 7
       EQUIPO:
                      Álvarez Hernández Gabriel Alexander
                      Bueno Aguilar Alexis Haziel
 9
                      Huesca Laureano Josue Alejandro
10
                      Garcia Quiroz Gustavo Ivan
11
                      Muñoz Valdivia Irving Omar
                      Pedroza Villagomez Emir
12
13
14
   // Definicion de puertos
15
16 module DivFreq(
     input clk_i, // Entrada de señal de reloj
input rst_i, // Entrada de reset
output reg clk_o // Salida de la señal de reloj resultante
17
18
19
20
    );
21
    // Definición de señales
22
23
       reg [31:0] ctr;
                                // Contador descendente de 32 bits
24
    // Definicion de un divisor de frecuencias
25
       always @(posedge clk i, posedge rst i)
26
27
        // Siempre que haya un flanco positivo del clk hace esto...
28
      begin
                               // Si existe una señal de reset...
         if(rst i)
30
31
                ctr <= 32'b0; // Inicializamos el contador a 0
                clk o <= 1'b1; // La señal de reloj de salida se establece en 1
32
33
             end
34
         else
                                            // En caso contrario...
35
             begin
                 if(ctr <= 32'd25 000 000) // Si el contador llega al factor deseado...
36
37
                    begin
                      ctr <= 32'b0;
                                           // El contador se reinicia
38
                      clk_o <= ~clk_o;
                                            // La señal de reloj se invierte
39
40
                                            // En caso contrario...
41
                   ctr <= ctr + 1'b1;
42
                                           // Incrementa el contador
43
44
      end
45 endmodule
```


Como se indica en el código, si el contador llega al factor de división de 25,000,000 la señal de reloj se invierte a fin de reducir la frecuencia de esta, **que posteriormente** será utilizada para el registro de desplazamiento.

### FDD\_Ctrl.v

Crea un módulo de control para lo que serían los datos de entrada del registro, pues la entrada de estos se da en paralelo.

Se basa en mover o cargar los datos que se estén tratando, esto se maneja mediante una compuerta NOT.

El siguiente diagrama de un registro con entrada en paralelo y salida de 4 bits en serie describe su comportamiento. Ya que aquí también estamos tratando entradas en paralelo, la implementación es la misma.



Cuando  $SHIFT/\overline{LOAD}$  está en nivel BAJO (hay un 0), las compuertas AND de  $G_1$  a  $G_3$  se activan, y permiten que cada bit del dato sea aplicado a la entrada D de sus respectivos flip-flops.

Una vez se aplica un impulso de reloj, los FFD con D = 0 pasan al estado SET y los FFD con D = 1 pasan al estado RESET, almacenándose los 4 bits simultáneamente.

Por otro lado, cuando  $SHIFT/\overline{LOAD}$  está en nivel ALTO (hay un 1), las compuertas AND de  $G_1$  a  $G_4$  se inhiben y las compuertas de  $G_5$  a  $G_7$  se activan, permitiendo que los bits de datos se desplacen hacia la derecha, pasando de un flip-flop al siguiente.

En cuanto a las **compuertas OR**, estas **permiten el desplazamiento normal** o la introducción de datos en paralelo, dependiendo de la salida que arrojen las compuertas AND que sirven de entrada a las OR, que, a su vez, dependen del estado de la entrada  $SHIFT/\overline{LOAD}$ .

El código de este módulo de control en Verilog es la siguiente.

```
1 /* PROYECTO: FDD ParallelInParallelOut
 2
      ARCHIVO: FDD_Ctrl.v
ASIGNATURA: DSD
 3
       DESCRIPCION: Descripción de modulo que controla el comportamiento de un FFD,
 5
 6
                      en términos de entrada en paralelo
 7
 8 PROF: Flores Escobar Jose Antonio
9 EQUIPO: Álvarez Hernández Gabriel Alexander
 9
10
                     Bueno Aguilar Alexis Haziel
11
                     Huesca Laureano Josue Alejandro
12
                     García Quiroz Gustavo Ivan
13
                     Muñoz Valdivia Irving Omar
14
                      Pedroza Villagomez Emir
15
16
17
    // Definción de puertos
18 module FDD_Ctrl(
     19
20
21
22
23 input clk_i,
24 input rst_i,
25 output q_o
26 );
27  // Salida del ler AND
28  wire andoutft1_w;
      assign andoutft1 w = serialin i & move ni;
29
30
31 // Salida del 2do AND
32 wire andoutft2_w;
33 assign andoutft2_w = move_i & parallelin_i;
34
      // Salida OR
35
36
      wire orout_w;
37 assign orout_w = andoutft1_w | andoutft2_w;
38 endmodule
```

#### FFD FPGA.v

Finalmente, este archivo es básicamente el registro de desplazamiento.

Este contiene instancias de FFDs interconectados con sus respectivas entradas y salidas, para formar dicho registro con entradas y salidas en paralelo.

Se incluye también un **banco de pruebas (testbench**) para la posterior simulación de las señales de este registro.


```
/* PROYECTO:
                     FDD ParallelInParallelOut
 1
 2
      ARCHIVO:
 3
                     FDD FPGA.v
       ASIGNATURA:
 4
       DESCRIPCION: Descripción de modulo que implementa un registro de FFD
 5
 6
                      Parallel-In, Parallel-Out
      PROF:
 8
                     Flores Escobar Jose Antonio
 9
       EQUIPO:
                      Álvarez Hernández Gabriel Alexander
10
                      Bueno Aguilar Alexis Haziel
11
                      Huesca Laureano Josue Alejandro
12
                      García Quiroz Gustavo Ivan
13
                      Muñoz Valdivia Irving Omar
14
                      Pedroza Villagomez Emir
15
16
17
    // Defincion de puertos
18
   module FFD FPGA (
19
      input
                      clk i,
20
       input
                     rst_i,
21
       input
                [3:0] d i,
                                     // Arreglo de 4 entradas para cada FFD
      input
22
                     serialin i,
23
      input
                     move load i,
24
      output wire
                    q0_o,
                                     // Cada una de las señales de salida
25
      output wire
                    q1_o,
26
       output wire
                     q2_o,
27
       output wire
                      q3 o
28 );
29
3.0
   // Declaración de señales
31
     wire fflq_ff2d,
32
                ff2q_ff3d,
33
                ff3q ff4d,
                clk df,
34
35
                salidactrl w3,
36
                salidactrl_w2,
37
                salidactrl w1,
38
                salidactrl w0;
39
40
    // Instancia del Divisor de Frecuencia
41
      DivFreq DF(
42
          .clk i (clk i),
43
          .rst_i (rst_i),
44
          .clk o (clk df)
45
46
   // INSTANCIA FDD3
47
48
   // Instancia del control del FFD 3
       FDD_Ctrl FDD_Ctrl3(
49
                      (serialin_i),
50
         .serialin i
51
          .move i
                        (move_load_i),
                        (~move_load_i),
52
          .move ni
53
          .parallelin_i (d_i[3]),
5.4
          .clk_i
                        (clk_i),
55
          .rst i
                        (rst i),
56
          .q_o
                         (salidactrl w3)
57
58
    // Instancia del modulo para el FFD 3
59
60
      FFD FDD3 (
61
    // .clk_i
                         (clk df),
                                             // Para FPGA
                         (clk_i),
                                             // Para simulación
62
          .clk_i
                        (salidactrl_w3),
63
          .di
64
          .rst i
                        (rst_i),
65
          .q_o
                        (ff1q_ff2d)
```

```
67
      assign
                       q3 o = ff1q ff2d;
68
 69
     // INSTANCIA FDD2
    // Instancia del control del FFD 2
 70
 71
      FDD Ctrl FDD Ctrl2 (
72
          .serialin_i
                       (ff1q_ff2d),
 73
          .move_i
                        (move load i),
          .move_ni
                         (~move_load_i),
74
          .parallelin_i (d_i[2]),
75
          .clk_i
                        (clk i),
76
77
          .rst_i
                        (rst_i),
 78
          .qo
                        (salidactrl w2)
79
       );
80
 81
     // Instancia del modulo para el FFD 2
82
       FFD FDD2 (
83 // .clk_i
                         (clk_df),
                                            // Para FPGA
                        (clk_i),
           .clk_i
84
                                            // Para simulación
85
                        (salidactrl_w2),
           .di
86
          .rst i
                        (rst i),
87
                        (ff2q ff3d)
          .q_o
      );
88
                        q2 o = ff2q ff3d;
89
       assign
90
    // INSTANCIA FDD1
91
    // Instancia del control del FFD 1
 92
       FDD_Ctrl FDD_Ctrl1 (
93
         .serialin_i (ff2q_ff3d),
.move_i (move_load_i),
 94
 95
          .move_ni
96
                        (~move_load_i),
          .parallelin_i (d_i[1]),
.clk_i (clk_i),
97
98
99
          .rst_i
                        (rst_i),
100
                         (salidactrl_w1)
          .qo
      );
101
102
103
     // Instancia del modulo para el FFD 1
104
       FFD FDD1 (
     // .clk_i
                                           // Para FPGA
                        (clk_df),
105
106
          .clk i
                        (clk i),
                                           // Para simulación
107
          .d_i
                       (salidactrl_w1),
                       (rst_i),
108
          .rst_i
109
                       (ff3q ff4d)
          .qo
      );
110
                       q1_o = ff3q_ff4d;
111
       assign
112
113 // INSTANCIA FDD0
114
     // Instancia del control del FFD 0
       FDD_Ctrl FDD_Ctrl0(
115
         .serialin_i
                       (ff3q_ff4d),
116
117
          .move_i
                        (move_load_i),
118
                        (~move load i),
          .move ni
          .parallelin_i (d_i[0]),
119
                   (clk_i),
(rst_i),
120
          .clk i
121
          .rst_i
122
                       (salidactrl w0)
          .q_o
123
      );
124
125
     // Instancia del modulo para el FFD 0
126
      FFD FDD0 (
     // .clk_i
127
                        (clk_df),
                                           // Para FPGA
                        (clk_i),
                                           // Para simulación
128
          .clk_i
129
          .di
                       (salidactrl w0),
130
          .rst i
                        (rst i),
131
                       (q0_o)
          .q_o
      );
132
133
     endmodule
134
     135
      ****//
```

```
136
137
     // Creando un banco de pruebas (testbench)
138
    module FFD_FPGA_tb();
                   clk i;
139
      reg
140
        reg
                      rst_i;
       reg
141
                     d_i;
142
                    serialin i;
       reg
143
       reg
                    move load i;
                    q0_o;
q1_o;
144
       wire
145
        wire
146
       wire
                     q2 o;
147
        wire
                     q3 o;
148
149
       // Valores iniciales
150
        initial
151
        begin
         clk_i
152
                 <= 1'b1;
153
          rst_i
                 <= 1'b1;
154
         d i
                  <= 1'b0;
155
          #100
             rst i <= 1'b0;
156
157
        end
158
159
        // Instancia del Device Under Test (DUT)
160
        FFD_FPGA DUT (
         .clk_i
161
                         (clk i),
162
           .di
                         (d i),
163
           .rst i
                        (rst_i),
          .serialin i
164
                        (serialin i),
165
          .move_load_i (move_load_i),
166
          .q_0o
                        (q 0o),
167
          .q_1o
                         (q_1o),
168
           .q_2o
                         (q_2o),
       .q_3o
169
                         (q_3o)
170
171
172
       // Generacion de la señal de reloj
173
        always
174
        begin
175
        #50
176
            clk i <= ~clk i;
177
        end
178
179
       // Cambios de valores en señales
180
       always
181
        begin
         #100
182
           d_i <= 1'b0;
183
184
           #100
            d_i <= 1'b1;
185
186
           #100
187
             d i
                  <= 1'b1;
           #100
188
189
            d_i
                  <= 1'b0;
190
           #100
191
                  <= 1'b0;
            d_i
192
           #100
193
                  <= 1'b1;
             d_i
194
           #100
195
             d i <= 1'b1;
196
       end
197 endmodule
```

### **RTL VIEWER.**

Una vez compilado todo el proyecto de manera exitosa, podemos ver el RTL resultante de nuestro registro.



### SIMULACIÓN.

<pre>// /FFD_FPGA_tb/DUT/dk_i // /FFD_FPGA_tb/DUT/rst_i</pre>	St1 St1									
E-4 /FFD_FPGA_tb/DUT/d_i	zzz0	zzz0	zzz1	zzz0	zzz1	zzz0	zzz1	zzz0	zzz1	z
<b>−</b> 4 [3]	HiZ									
<b>−4</b> [2]	HiZ									
<b>-</b> ∳ [1]	HiZ									
[1] 	St0			i						
/FFD_FPGA_tb/DUT/serialin_i	StX									
<pre>/FFD_FPGA_tb/DUT/move_load_i</pre>	StX									
/FFD_FPGA_tb/DUT/q0_o	St0									
/FFD_FPGA_tb/DUT/q1_o	St0									
/FFD_FPGA_tb/DUT/q2_o	St0									
/FFD_FPGA_tb/DUT/q3_o	St0									
/FFD_FPGA_tb/DUT/ff1q_ff2d	St0									
/FFD_FPGA_tb/DUT/ff2q_ff3d	St0									
/FFD_FPGA_tb/DUT/ff3q_ff4d	St0									

## **CONCLUSIONES**

En esta práctica se comprendió una de muchas aplicaciones que pueden tener los flip-flops en los circuitos secuenciales, en este caso, hablando específicamente del flip-flop tipo D, utilizado en un registro de desplazamiento, ya que posee solo una entrada de datos y tiene la capacidad de almacenar datos binarios que entren en dicha línea.

Además, se analizaron las diferentes formas de implementar un registro en función de como se quieren recibir las entradas y las salidas: en serie o en paralelo. Cada una posee inclusive aplicaciones en la vida real. Para los registros con entrada y salida en paralelo, se vio el funcionamiento que tiene, incluyendo la implementación de un módulo de control para la entrada de datos en paralelo.

Al final, esta práctica sirvió de introducción a los circuitos secuenciales, al manejo en los flip-flops en aplicaciones prácticas en el entendimiento de la carga y desplazamiento de datos en un registro.

# REFERENCIAS

Floyd. (2007). Fundamentos de Sistemas Digitales 9 Edición. Pearson Educacion.