



Chalep Franco

HOJA *

FECHA

Chalep Franco

- 3) Dada una arquitectura RISC del tipo **RV32I**, con instrucciones con formato I y S, como en la figura:



- Defina el tamaño y tipos de operandos de los registros **rs1** y **rs2**.
- Decodifique los campos rs1, rs2 y offset de cada instrucción marcadas con las flechas.
- Considerando los valores decodificado en el punto anterior, y que $X21=0x7021$, $X22=0x7022$:
 - ¿Cuál es la dirección de memoria que se cargará con la instrucción **lw** y qué registro será modificado?
 - ¿Cuál es la dirección de memoria que se actualizará con la instrucción **sw** y con qué registro?

Chavez Franco

HOJA:

FECHA:

FAC. DE INGENIERÍA - UNMdP

6A5 - Arquitectura de Computadoras

Apellido y Nombre: Chavez Franco

N° hojas:

1	2	3					TOTAL
1/3	1/3	1/3					3/3

EXAMEN TOTALIZADOR - 13/FEB/2023

- 1) Escriba en la siguiente grilla (en decimal) las micro-instrucciones necesarias para ejecutar:
[(DX-BX) AND AMASK] = [SP+2]

Considere que la estructura de la micro-instrucción horizontal es:

A M U X	C O N D	ALU	SH	M B R	M A R	R D	W R	E N C	C	B	A	ADDR
0	0	0	-	-	-	-	-	1	2	2	1	-
0	0	0	-	1	-	-	-	0	0	2	1	-
-	0	3	-	-	-	-	-	1	1	11	-	-
0	0	0	-	-	-	-	-	1	1	11	13	-
0	0	1	-	-	1	-	-	0	-	8	1	-
-	0	-	-	-	1	-	1	-	-	-	-	-
-	-	-	-	-	-	-	1	-	-	-	-	-

AMUX

0 = Buffer A
1 = MBR

COND

0 = No salta
1 = Si N==1
2 = Si Z==1
3 = Salta siempre

ALU

0 = A + B
1 = A & B
2 = A
3 = -A

SH

0 = No desplaza
1 = alu >> 1
2 = alu << 1
3 = (no usado)

MBR, MAR, RD, WR, ENC

0 = No
1 = Si

REGISTROS

PC=0, AC=1,
SP=2, ...
K₀=5, K₁=6, K₁=7
AMASK=8,...
AX=10, BX=11,
CX=12, DX=13...

NOTA: Se exige un mínimo del 40% de desarrollo correcto de cada tema para comenzar a tener puntaje en dicho tema.
 Responder cada tema en forma completa, precisa y con letra legible.


Chalep Franu

HOJA *

FECHA

Chalep Franu

- 2) Dada la arquitectura vertical propuesta por Tanenbaum, se quiere implementar la nueva microinstrucción **ADDMBR** (cuya funcionalidad es $MBR := MBR + r2$) correspondiente al código 12 del Decodificador de OP.



a) Escriba cómo quedaría modificada la matriz representativa del Decodificador de OP.

b) ¿Cómo afecta esta modificación a la programación del microprograma? Justifique.

Con esta modificación, sería posible incrementar un valor traído de memoria directamente sin tener que cargarlo en un registro, y recién en otro ciclo operar con él.