¿Dónde estamos parados?




Figure 8.14 Memory hierarchy.

** Car Hamacher et al. – Computer Organization and Embedded Systems - 5^{th} edition

Jerarquías de memoria




FIGURE 6.1 The Memory Hierarchy

Hit: el dato requerido reside en el nivel de memoria.

Miss: el dato no reside.

Hit rate: El porcentaje de accesos a memoria encontrados (hit) en un determinado nivel.

Miss rate: El porcentaje de accesos a memoria no encontrados (miss) en un determinado nivel.

** L.Null & J.Lobur – The Essentials of Computer Organization and Architecture - 2003

Jerarquías de memoria

Principio de localidad: si la dirección de memoria X es accedida en tiempo t, existe una alta probabilidad que la dirección X+1 sea accedida en el tiempo futuro

- * **Localidad temporal**: Los datos recientemente accedidos tienden a ser accedidos en el futuro cercano.
- * **Localidad espacial**: Los accesos tienden a ser agrupados en el espacio de direcciones (por ejemplo, arreglos en ciclos).
- * **Localidad secuencial**: Las instrucciones tienden a ser accedidas secuencialmente.

Memoria Cache

CAM: content addresable memory. Accedida por contenido (no por direcciones)

hay que buscar dónde puede estar el dato que necesito!

Cache schema mappings (organizaciones de cache)

Cache schema mappings (organizaciones de cache)

Supongamos el siguiente conjunto de instrucciones, ¿cómo funciona esto de la cache?:

Además supongamos:

- -Tenemos una cantidad total de memoria principal de 32 palabras (re poquito).
- -Tenemos una memoria cache que puede almacenar 16 palabras. (bastante! Comparado con la principal)

Primero imaginemos estas memorias, comprender qué representan los bits de las direcciones, cómo se busca en la cache y cómo se conformaría una dirección de memoria principal y una de memoria cache

Cache schema mappings (organizaciones de cache)

Memoria Principal

Memoria Cache		00000
Memoria Cache		00001
		00010
		00011
		00100
0000		00101
		00110
0001		00111
0010		01000
0011		01001
		01010
0100		01011
0101		01100
0110		01101
		01110
0111		01111
1000		10000
1001		10001
		10010
1010		10011
1011		10100
1100		10101
		10110
1101		10111
1110		11000
1111		11001
1111		11010
		11011
		11100
		11101
2 ⁴ = 16 palabras diferentes	 	11110
		11110

2⁵=32 palabras diferentes

11111

Agrupar!: la memoria principal y la cache son particionadas en bloques del mismo tamaño

Memoria Cache


16 palabras diferentes

Bloque: grupo de palabras (igual tamaño en principal y cache)


Offset: identifica una palabra dentro de un bloque

Tag: resto de la dirección

Memoria Principal








Bloque: grupo de palabras (igual tamaño en principal y cache)

Offset: identifica una palabra dentro de un bloque

Tag: resto de la dirección


Memoria Principal



Pregunta: ¿qué tamaño de bloque ven? 0000 (cuántas palabras entran en un bloque) 0011 Respuesta: 2 0100

Pregunta: ¿cuantos bits hacen falta para identificar una palabra en un bloque? (bits de offset)

Respuesta: 1




16 palabras diferentes

Bloque: grupo de palabras (igual tamaño en principal y cache)

Offset: identifica una palabra dentro de un bloque

Tag: resto de la dirección




32 palabras diferentes

Nos interesan los bloques de Cache



3




Memoria Principal

Tabla auxiliar

Ploque	Tag
Bloque 3	Tag 1
)	
000	
001	
010	
011	
100	
101	
110	0
111	0


EIP 01100 M 01101 H 01110 M 11100 M

Memoria Cache




16 palabras diferentes


BLOQUE	OFFSET
3	1



TAG	BLOQUE	OFFSET
1	3	1



Organización Full asociativa



Bloque: grupo de palabras (igual tamaño en principal y cache)

Offset: identifica una palabra dentro de un bloque

Tag: resto de la dirección


Organización Full Asociativa

Memoria Principal

Memoria de búsqueda asociativa

Bloque 3	Tag 4
000	
001	
010	
011	
100	
101	
110	
111	

Memoria Cache



Dirección de Mem. Cache:

BLOQUE	OFFSET
3	1


00061 11001 11111

32 palabras diferentes


Dirección de Mem. Principal:

<u> </u>	
TAG	OFFSET
4	1


Organización Full Asociativa



Organización N-set Asociativa (N= cantidad de bloques por set)




Set: grupo de bloques



Ejercicios

Dado un sistema de memoria principal de 4KB bloques de 16 palabras c/u y una memoria caché de 128 bloques, indique cuál sería la decodificación a realizar, si la memoria caché tuviera una organización:





4KB bloques x 16 pal= $2^2.2^{10}$ bloques x 2^4 pal= 2^{12} x 2^4 = 2^{16} Mem principal

128 bloq x 16 pal= 2⁷x2⁴= 2¹¹

Ejercicios

Dado un sistema de memoria principal de 4KB bloques de 16 palabras c/u y una memoria caché de 128 bloques, indique cuál sería la decodificación a realizar, si la memoria caché tuviera una organización:

- a. Directa
- b. Full Asociativa
- c. 64 Set Asociativa

Full Asociativa

Dir Cache

BLOQUE	OFFSET

Dir Mem.	TAG	OFFSET
Principal		

Memoria de búsqueda asociativa

bloque	tag

Ejercicios

Dado un sistema de memoria principal de 4KB bloques de 16 palabras c/u y una memoria caché de 128 bloques, indique cuál sería la decodificación a realizar, si la memoria caché tuviera una organización:

- a. Directa
- b. Full Asociativa
- c. 64 Set Asociativa

64 Set Asociativa

Dir Cache



Dir Mem. Principal

TAG	SET	OFFSET

Memoria de búsqueda asociativa

bloque	tag