

DEPARTAMENTO DE COMPUTACIÓN UNRC 2016


# ORGANIZACIÓN DEL PROCESADOR




NIVELES ABSTRACTOS DE COMPUTADORAS MODERNAS



NIVELES ABSTRACTOS DE COMPUTADORAS MODERNAS



**ALU Y REGISTROS** 




#### **ASSEMBLER**

**Fetch:** La Unidad de control obtiene de la memoria la próxima instrucción que indica el contador de programa

**Decode:** La Unidad de control obtiene de la memoria (si fuere necesario) y descodifica la instrucción para poder ser ejecutada por la ALU

**Execute:** La ALU ejecuta (calcula) el resultado de la operación y lo almacena en un registro o memoria




QUE HAY DEBAJO DE ASSEMBLER


MOV eax, [L1]

ADD ax, 10101b

INC ebx



QUE HAY DEBAJO DE ASSEMBLER



CONTROL POR HARDWARE VS. MICRO-PROGRAMADO

ADD eax, [L1]




- 1) Recuperar la instrucción de la memoria (al IR)
- 2) Decodificar cuál es la instrucción
- 3) Calcular los operandos (memoria efectiva)
- 4) Recuperar los operandos (en registros)
- 5) Ejecutar la instrucción
- 6) Guardar el resultado

**MICROINSTRUCCIONES** 

**ADD** <u>eax</u>, [L1]

- 1) Recuperar la instrucción de la memoria (al IR)
  - Configurar la dirección (MAR) con el PC
  - Activar la Lectura de Memoria al IR
  - Incrementar el PC
- 2) Decodificar cuál es la instrucción
  - Decodificar ADD
- 3) Calcular los operandos (memoria efectiva)
  - Calcular la dirección L1
- 4) Recuperar los operandos (en registros)
  - Guardar en el RegistoA de la ALU el contenido de EAX
  - Configurar la dirección (MAR) con L1 (cálculado en 3)
  - Activar la Lectura de Memoria al RegistroB de la ALU
- 5) Ejecutar la instrucción
  - Activar la ALU con la Operación correspondiente
- 6) Guardar el resultado
  - Transferir al EAX el valor alojado en el registro de salida de la ALU

EJEMPLO DE DECODIFICADOR 3 ENTRADAS 8 SALIDAS



### CISC VS RISC (CARACTERIZACIÓN DE FLYNN)

#### **CISC (Complex Instruction Set Computing)**

- Tienen un conjunto de instrucciones que se caracteriza por ser muy amplio y permitir operaciones complejas.
- Permiten operandos situados en la memoria o en los registros internos.
- Permite reducir el costo total del sistema.
- Mejora la compactación de código.
- Facilita la depuración de errores.
- Ejemplos: Intel 8086, 8088, 80286, 80386, 80486

#### RISC (Reduced Instruction Set Computing)


- Instrucciones de tamaño fijo y presentadas en un reducido número de formatos
- Sólo las instrucciones de carga y almacenamiento acceden a la memoria de datos.

Maximizar paralelismo en la ejecución de instrucciones y reducir los accesos a memoria Mayor cantidad de Registros


La CPU trabaja más rápido al utilizar menos ciclos de reloj para ejecutar instrucciones Cada instrucción puede ser ejecutada en un solo ciclo del CPU

Ejemplos: PowerPC, DEC Alpha, MIPS, ARM, SPARC


#### CONTROL POR HARDWARE



CONTROL MICROPROGRAMADO (WILKES)




#### **PIPELINE**



ADD eax, [L1]

**PIPELINE** 



• • •

ADD eax, [L1]

MOV eax, [L1]

INC ebx

• • •

• • •

ADD eax, [L1]

MOV eax, [L1]

INC ebx

RDCMEGRDCMEGRDCMEG

• • •

• • •


ADD eax, [L1]

MOV eax, [L1]

INC ebx


• • •


#### **PIPELINE**



Tiempo


#### **PIPELINE**






Tiempo

**PIPELINE** 







ciclo<sub>1</sub> ciclo<sub>2</sub> ciclo<sub>3</sub> ciclo<sub>4</sub> ciclo<sub>5</sub> ciclo<sub>6</sub> ciclo<sub>7</sub> ciclo<sub>8</sub> ciclo<sub>9</sub> ciclo<sub>10</sub> ciclo<sub>11</sub> ciclo<sub>12</sub> ciclo<sub>13</sub>...

Tiempo

**PIPELINE** 








ciclo<sub>1</sub> ciclo<sub>2</sub> ciclo<sub>3</sub> ciclo<sub>4</sub> ciclo<sub>5</sub> ciclo<sub>6</sub> ciclo<sub>7</sub> ciclo<sub>8</sub> ciclo<sub>9</sub> ciclo<sub>10</sub> ciclo<sub>11</sub> ciclo<sub>12</sub> ciclo<sub>13</sub>...

Tiempo


Tiempo Total (







Tiempo Total (



Tiempo Total (

#### PIPELINE - CONFLICTOS


- Conflictos con recursos: Sucede cuando dos instrucciones necesitan utilizar el mismo recurso, en general la memoria.
- **Dependencia de Datos**: Sucede cuando una instrucción utiliza datos de la/s instrucciones (inmediatas) precedentes.
- Saltos incondicionales: Cuando cambiamos el flujo de ejecución de las instrucciones, independientemente de contexto (siempre cambia).
- Saltos condicionales: Cuando cambiamos el flujo de ejecución de las instrucciones dependiendo del contexto en el que se encuentra la ejecución del programa (estado).

PIPELINE - CONFLICTOS - DEPENDENCIA DE DATOS

• • •

MOV eax, [L1]


SUB ebx, eax



PIPELINE - CONFLICTOS - DEPENDENCIA DE DATOS

• • •


MOV eax, [L1]
SUB ebx, eax



PIPELINE - CONFLICTOS - DEPENDENCIA DE DATOS

• • •

MOV eax, [L1]
SUB ebx, eax




PIPELINE - CONFLICTOS - SALTOS INCONDICIONALES

JMP label

MOV ebx, [L1]

SUB eax, ebx

Label ADD eax, ebx




PIPELINE - CONFLICTOS - SALTOS INCONDICIONALES

JMP label


MOV ebx, [L1]

SUB eax, ebx

Label ADD eax, ebx



PIPELINE - CONFLICTOS - SALTOS CONDICIONALES



PIPELINE - CONFLICTOS - SALTOS CONDICIONALES

label **JMZ** MOV ebx, [L1] eax, ebx **SUB** Predicción estática: Por ejemplo, asume que nunca va a saltar ciclo<sub>1</sub> ciclo<sub>2</sub> ciclo<sub>3</sub> ciclo<sub>4</sub> ciclo<sub>5</sub> ciclo<sub>6</sub> ciclo<sub>7</sub> ... Predicción dinamica: Ioman ntormacion de ejecuciones previas, por elemplo, ascime Mue le prósima vez va a tomar la misma decision ( OV EBX, [L1] Proceso paralelo: en multiprocesadores, se procesan ambos fud tomado. branches en paralelo \* con un MOV L1, EAX