



Arhitectura Calculatoarelor

Procesor MIPS 16 biți

-Xilinx Vivado Suite 2016.4, VHDL -

Realizat de:

Tanul Gabriel-Ștefan

an 2 grupa 30222


I. Descrivere

I.1. Componente

II. Testare

I. Descriere

- MIPS- Microprocessor without Interlocked Pipeline Stages
- Conține mai multe tipuri de instrucțiuni, regiștri în care se memorează valori numerice și codificări pentru anumite operații



MIPS - formate de instrucțiuni

În cazul MIPS 16 biți codificările sunt după cum urmează

Tip R:

```

3 biti      3 biti      3 biti      3 biti      3 biti      3 biti
opcode -----rs-----rt-----rd-----sa-----func

```

Tip 1:

```

3 biti      3 biti      3 biti      7 biti
opcode -----rs-----rt -----immediate-----

```

Tip J:

```

3 biti          13 biti
opcode----- immediate-----

```

I.1. Componente

Procesorul conține o componentă **Instruction_Fetch** care parcurge instrucțiunile aflate în memoria ROM și transmite ca semnal PC+1 și instrucțiunea de prelucrat.


Instruction_Decompile este responsabilă de decodificarea instrucțiunii în formatul standard MIPS și transmiterea adreselor de regiștri, ALUctrl și salt.


ALU execută operațiile necesare în funcție de ALUctrl.

RAM memorează date și de asemenea oferă acces la acestea.

REG_BLOCK este blocul principal de regiștri (8 regiștri, cu registrul 0 setat pe 0 standard) în care se memorează și din care se citesc valori numerice.

Așa arată schema bloc a procesorului MIPS de 16 biți după codificarea standard în funcție de tipul operației suportate în arhitectura acestuia.





Toate semnalele fac capabile rularea procesorului pentru un anumit număr de operații declarate în memoria **ROM**.

Semnale folosite:

- **Pc**- contorul de operații – este asemănător unui pointer care indică adresa operației curente
- **Instr**- este semnalul ce preia instrucțiunea și o sparge în formatul prezentat mai sus. (opcode – rs –rt – rd –sa –func etc)
- **Instr(12..10) rs**
- **Instr(9...7) rt**
- **Instr(6....4) rd**
- **ALURes**- rezultatul operației executată de unitatea ALU (Unitatea Aritmetică-Logică)
- **ALUCtrl**- semnal pentru tipul operației care se execută în ALU
- **Instr(6.....0) immediate**- care necesită extins la 16 biți si merge în Ext unde are semnal de control **ExtOp**
- **RA1**- adresa de citire a registrului **rs**
- **RA2**- adresa de citire a registrului **rt**
- **WA**- adresa de scriere în registrul **rd**
- **WD**- valoarea de scriere în regitrul **rd**
- **RD1, RD2**- valorile regiștrilor **rs, rt** transmise către ALU
- **AdrRAM**- adresa din/în care se citește/scrie
- **WDRAM**- valoarea care se scrie în RAM
- **Br, BGT (branch on greater than), BLT (branch on lower than)**- semnale care determină dacă se execută un salt condiționat
- **JUMP**- semnal care determină saltul forțat
- **Memtoreg**- semnal care permite transmiterea în registru a unei valori din memorie
- **Memwr**- semnal care permite scrierea în memorie
- **PCsrc**- semnal care decide dacă se transmite adresa unui salt condiționat sau adresa instrucțiunii următoare (PC+1)

II. Testare

M-am folosit de o placa de dezvoltare FPGA Basys 3 de la Xilinx iar ca software am utilizat Xilinx Vivado Suite 2016.4 unde am descris în cod VHDL funcționalitățile procesorului.

Am construit un mic algoritm de împărțire a 2 numere prin scăderi repetate care necesită buclă.

Ex: 21/5

$21 - 5 = 16$, catul = 1

$16 - 5 = 11$ catul = 2

$11 - 5 = 6$ catul = 3

$6 - 5 = 1 < 5$, catul = 4 și restul 1

B"001_000_101_0000011", --lw \$5, 0 (mem(0) ----- 2283

B"001_000_001_0000001", --lw \$1,21 (mem(1) --deimpartitul -----2081

B"001_000_010_0000010", -- lw \$2,5 (mem(2) --impartitorul -----2102

B"011_010_001_0000100", -- beq \$2,\$1 , jmp(7)----- 6884

*B"000_001_010_001_0_010", -- sub \$1,\$1,\$2 (scadere repetata) bucla-
eticheta ---0512*

*B"110_101_101_0000001", -- addi \$5,%5, 1 (incrementare cat) -----
-----D681*

*B"100_001_010_1111101", --bgt \$1,\$2 (daca e mai mare inseamna ca
trebuie facut branch inapoi la scadere -----857D*

B"010_000_101_0000000", -- sw memorie(0), %1 --restul -----4280

B"010_000_001_0001001", --sw memorie(9), \$5 --catul -----4089

B"111_0100000000000", --jmp pentru blocare

B"111_0100000000001", --jmp pentru blocare

Semnale control MIPS16 pentru Anexa 5

Opcode 000 - tip R

Func 000 – xnor

001 – add

010 - sub

011 – sll

100 - srl

101 – and

110 - or

111 – xor

tip I

Opcode:

001 – lw

010 - sw

011 - beq

100 - bgt

101 – blt

110 - addi

tip J

Opcode:

111 - jump


Instructiune	Opcode Instr(15-13)	RegDst	ExtOp	ALUSrc	Branch	Blt	Bgt	Jump	Mem Write	Memto Reg	Reg Write	func Instr(2-0)
add	000	1	0	0	0	0	0	0	0	0	1	001
sub	000	1	0	0	0	0	0	0	0	0	1	010
sll	000	0	1	1	0	0	0	0	0	0	1	011
srl	000	0	1	1	0	0	0	0	0	0	1	100
and	000	1	0	0	0	0	0	0	0	0	1	101
or	000	1	0	0	0	0	0	0	0	0	1	110
xor	000	1	0	0	0	0	0	0	0	0	1	111
xnor	000	1	0	0	0	0	0	0	0	0	1	000
lw	001	1	1	1	0	0	0	0	0	1	1	---
sw	010	0	1	0	0	0	0	0	1	0	0	---
beq	011	0	1	0	1	0	0	0	0	0	0	---
bgt	100	0	1	0	0	0	1	0	0	0	0	---
blt	101	0	1	0	0	1	0	0	0	0	0	---
addi	110	0	1	1	0	0	0	0	0	0	1	---
Jump	111	0	0	0	0	0	0	1	0	0	0	---

Bibliografie

<https://users.utcluj.ro/~onigaf/files/AC.html>

<https://reference.digilentinc.com/reference/programmable-logic/basys-3/start>

PC(15 downto 12) & Instr(12 downto 0)



Impartire

21/5

- 0 lui \$5, ~~1~~ mem(3)
- 1 lui \$1, 21 mem(1)
- 2 lui \$2, 5, mem(2)
- 3 leg \$2, \$1, jmp(7) (m. cale, actual 1)
- 4 rule \$1, \$1, \$2 -- diferența de importat - importat
- 5 addi \$5, \$0, 1 -- incrementare cont
- ← 6 leg \$1, \$2, jmp(4)
- 7 ~~W~~ mem(0), \$1 -- restul
- 8 lui mem(9), \$5, -- actual
- 9 jmp out (adresa mare 2^{13})

$$21 - 5 = 16 \quad C = 1 \quad n = 16$$

$$16 - 5 = 11 \quad C = 2 \quad n = 11$$

$$11 - 5 = 6 \quad C = 3 \quad n = 6$$

$$6 - 5 = 1$$

$$1 < 5, \text{ final}$$

$$C = 4 \rightarrow n = 1$$

instr de tip R

addition
subtraction
shift left logical
(ar sa)

add
sub
sl

shift right logical

srl

logical AND

and

logical OR

or

logical XOR

xor

logical XNOR

xnor

instr de tip I

add immediate

addi

load word

lw

store word

sw

branch on equal

beg

branch on greater than

bgt

branch on less than

blt

instr de tip J

jump

j

opcode	rs	rt	rd	sa	function
3	3	3	3	1	3

opcode	rs	rt	address/immediate
3	3	3	7

opcode	target adr
3	13

add

Descriere	Adună 2 reg și mem în al 3-lea
Operație	$Rd \leftarrow Rs + Rt; PC \leftarrow PC + 4$
Sintaxă	add Rd, Rs, Rt
Format	000-sss-ttt-ddd-0-001

add $R2, R3, R4$
 $B''000-011-100-010-0-001$

mulo

Descriere	Înmulțește 2 reg și mem în al 3-lea
Operație	$Rd \leftarrow Rs \cdot Rt; PC \leftarrow PC + 4$
Sintaxă	mulo Rd, Rs, Rt
Format	000-sss-ttt-ddd-0-010

mulo $R3, R4, R5$
 $B''000-100-101-011-0-010$

sll

Descriere	Deplasare la stânga cu sa
Operație	$Rd \leftarrow RRs \ll sa; PC \leftarrow PC + 2$
Sintaxă	sll Rd, RRs, sa
Format	000-sss-ttt-ddd-sa-011

sll $R5, R3, 1$
 $000-000-011-101-1-011$

ml

Designe	Address in register in m
Operabil	$Rd \leftarrow R1 + R2$
Sintaxa	ml Rd, R1, R2
Format	000-111-111-111-100

ml \$6, \$5, 1
000-000-101-110-1100

and

Designe	AND logic pe 2 reg, mem al 3-lea
Operabil	$Rd \leftarrow R1 \& R2; PC \leftarrow PC+2$
Sintaxa	and Rd, R1, R2
Format	000-111-111-111-101

and \$3, \$1, \$2
000-001-010-0110-101

or

Designe	or logic pe 2 reg, mem al 3-lea
Operabil	$Rd \leftarrow R1 R2; PC \leftarrow PC+2$
Sintaxa	or Rd, R1, R2
Format	000-111-111-111-110

or \$4, \$1, \$5
000-001-101-100-0110

xor

Designe	xor logic pe 2 reg, mem al 3-lea
Operabil	$Rd \leftarrow R1 \wedge R2; PC \leftarrow PC+2$
Sintaxa	xor Rd, R1, R2
Format	000-111-111-111-111

xor \$5, \$1, \$2
000-001-011-101-111

xnor

Designe	xnor logic pe 2 reg, mem al 3-lea
Operabil	$Rd \leftarrow R1 \oplus R2; PC \leftarrow PC+2$
Sintaxa	xnor Rd, R1, R2
Format	000-111-111-111-000

xnor \$6, \$5, \$4
000-101-101-110-000

addi

addi #3, #4, 5
110-100-011-0000101

description	add immediate to a register
operation	$R_t \leftarrow R_s + \text{imm}; PC \leftarrow PC + 2$
syntax	addi R_t, R_s, imm
format	110-sss- <u>ttt</u> -iiiiiii

lw

lw #5, offset (#0)

001-110-101-xxxxxx

description	load word from memory into register
operation	$R_t \leftarrow \text{MEM}[R_s + \text{offset}]; PC \leftarrow PC + 2$
syntax	lw $R_t, \text{offset}(R_s)$
format	001-sss- <u>ttt</u> -iiiiiii

sw

sw offset(#0, #5)

010-101-110-xxxxxx

description	store word into memory from register
operation	$\text{MEM}[R_t + \text{offset}] \leftarrow R_s; PC \leftarrow PC + 2$
syntax	sw offset offset(R_t), R_s
format	010-sss- <u>ttt</u> -iiiiiii

beg

description	branch if equal to register 2
operation	if $R_s == R_t$ then $PC \leftarrow PC + 2 + (\text{offset} \ll 1)$ else $PC \leftarrow PC + 2$
syntax	beg R_s, R_t, offset
format	011-sss- <u>ttt</u> -iiiiiii

beg #6, #7, offset

011-110-111-offset

lgt

Descriere	Set cond. dacă reg a mai mare reg b
Operație	if $(B_5 > B_7)$ then $PC \leftarrow PC+2 + \text{offset} (cc)$ else $PC \leftarrow PC+2;$
Sintaxă	lgt B 5, B 7, offset
Format	100 - 111 - 111 - i i i i i i i

lgt B 5, B 7, offset
100 - 101 - 111 - offset

lgt

Descriere	Set condiționat dacă reg a mic mic lgt
Operație	if $(B_5 < B_7)$ then $PC \leftarrow PC+2 + \text{offset} (cc)$ else $PC \leftarrow PC+2;$
Sintaxă	lgt B 5, B 7, offset
Format	101 - 111 - 111 - i i i i i i i

lgt B 6, B 7, offset
101 - 110 - 111 - offset

j

Descriere	Set la adresă
Operație	$PC \leftarrow (PC+2) \& 0xf0000000$ (target < 1)
Sintaxă	j target
Format	111 - i i i i i i i i i i i i i

j offset
111 offset