

Arhitectura Calculatoarelor

Procesor MIPS 16 biți

-Xilinx Vivado Suite 2016.4, VHDL -


Realizat de:

Tanul Gabriel-Ștefan an 2 grupa 30222


- I. Descriere
 - I.1. Componente
- II. Testare


I. Descriere


- MIPS- Microprocessor without Interlocked Pipeline Stages
- Conține mai multe tipuri de instrucțiuni, regiștri în care se memorează valori numerice și codificări pentru anumite operaț



În cazul MIPS 16 biți codificările sunt după cum urmează







I.1. Componente

Procesorul conține o componentă **Instruction_Fetch** care parcurge instrucțiunile aflate în memoria ROM și transmite ca semnal PC+1 și instrucțiunea de prelucrat.


Instruction_Decode este responsabilă de decodificarea instrucțiunii în formatul standard MIPS și transmiterea adreselor de regiștri, ALUctrl și salt.


ALU execută operațiile necesare în funcție de ALUctrl.

RAM memorează date și de asemenea oferă acces la acestea.

REG_BLOCK este blocul principal de regiștri (8 regiștri, cu registrul 0 setat pe 0 standard) în care se memorează și din care se citesc valori numerice.

Așa arată schema bloc a procesorului MIPS de 16 biți după codificarea standard în funcție de tipul operației suportate în arhitectura acestuia.





Toate semnalele fac capabile rularea procesorului pentru un anumit număr de operații declarate în memoria **ROM**.

Semnale folosite:

- **Pc** contorul de operații este asemănător unui pointer care indică adresa operației curente
- Instr- este semnalul ce preia instrucțiunea și o sparge în formatul prezentat mai sus. (opcode – rs –rt – rd –sa –func etc)
- Instr(12..10) rs
- Instr(9...7) rt
- Instr(6....4) rd
- ALURes- rezultatu operației executată de unitatea ALU (Unitatea Aritmetică-Logică)
- **ALUCtrl-** semnal pentru tipul operației care se execută în ALU
- Instr(6....0) immediate- care necesită extins la 16 biți si merge în Ext unde are semnal de control ExtOp
- RA1- adresa de citire a registrului rs
- RA2- adresa de citire a registrului rt
- WA- adresa de scriere în registrul rd
- WD- valoarea de scriere în regitrul rd
- RD1, RD2- valorile regiștrilor rs, rt transmise către ALU
- AdrRAM- adresa din/în care se citeşte/scrie
- WDRAM- valoarea care se scrie în RAM
- **Br, BGT (branch on greater than), BLT (branch on lower than)-** semnale care determină dacă se execută un salt condiționat
- JUMP- semnal care determină saltul forțat
- **Memtoreg-** semnal care permite transmiterea în registru a unei valori din memorie
- Memwr- semnal care permite scrierea în memorie
- **PCsrc** semnal care decide dacă se transmite adresa unui salt condiționat sau adresa instrucțiunii următoare (PC+1)

II. Testare

M-am folosit de o placa de dezvoltare FPGA Basys 3 de la Xilinx iar ca software am utilizat Xilinx Vivado Suite 2016.4 unde am descris în cod VHDL funcționalitățile procesorului.

Am construit un mic algoritm de împărțire a 2 numere prin scăderi repetate care necesită buclă.

```
Ex: 21/5
      21 - 5 = 16, catul = 1
      16 - 5 = 11 \text{ catul} = 2
      11 - 5 = 6 catul = 3
      6 - 5 = 1 < 5, catul = 4 si restul 1
  B"001 000 101 0000011", -- lw $5, 0 (mem(0) ----- 2283
  B"001 000 001 0000001", --lw $1,21 (mem(1) --deimpartitul ------2081
  B"001 000 010 0000010", -- lw $2,5 (mem(2) -- impartitorul -----2102
  B"011 010 001 0000100", -- beq $2,$1,jmp(7)----- 6884
         B"000 001 010 001 0 010", -- sub $1,$1,$2 ( scadere repetata) bucla-
eticheta ---0512
         B"110 101 101 0000001", -- addi $5,%5, 1 (incrementare cat) ------
-----D681
         B"100 001 010 1111101", --bgt $1,$2 (daca e mai mare inseamna ca
trebuie facut branch inapoi la scadere -----857D
      B"010 000 101 0000000", -- sw memorie(0), %1 --restul ------4280
      B"010 000 001 0001001", --sw memorie(9), $5 --catul ------4089
      B"111 0100000000000", --imp pentru blocare
      B"111 010000000001", --jmp pentru blocare
```

Semnale control MIPS16 pentru Anexa 5

tip J

111 - jump

Opcode:

Opcode 000 - tip R tip I Func 000 – xnor Opcode: 001 – lw 001 – add 010 - sub 010 - sw 011 – sll 011 - beg 100 - srl 100 - bgt 101 – and 101 – blt 110 - or 110 - addi

111 – xor


Instructiune	Opcode Instr(15-13)	RegDst	ExtOp	ALUSrc	Branch	Blt	Bgt	Jump	Mem Write	Memto Reg	Reg Write	func Instr(2-0)
add	000	1	0	0	0	0	0	0	0	0	1	001
sub	000	1	0	0	0	0	0	0	0	0	1	010
sll	000	0	1	1	0	0	0	0	0	0	1	011
srl	000	0	1	1	0	0	0	0	0	0	1	100
and	000	1	0	0	0	0	0	0	0	0	1	101
or	000	1	0	0	0	0	0	0	0	0	1	110
xor	000	1	0	0	0	0	0	0	0	0	1	111
xnor	000	1	0	0	0	0	0	0	0	0	1	000
lw	001	1	1	1	0	0	0	0	0	1	1	
SW	010	0	1	0	0	0	0	0	1	0	0	
beq	011	0	1	0	1	0	0	0	0	0	0	
bgt	100	0	1	0	0	0	1	0	0	0	0	
blt	101	0	1	0	0	1	0	0	0	0	0	
addi	110	0	1	1	0	0	0	0	0	0	1	
Jump	111	0	0	0	0	0	0	1	0	0	0	

Bibliografie

https://users.utcluj.ro/~onigaf/files/AC.html

https://reference.digilentinc.com/reference/programmable-logic/

basys-3/start



mparting

O lu \$\f5/1 \text{mem (3)} \\

1 \lu \lambda \lambda

21-5=16 (=1 R=16 16-5=11 (=2 R=11 11-5=6 (=3 R=66-5=1 (=4) R=1

8 Mu mem (g), \$ 5, -- attal

9 jmp out (odusa more 213)

ode instr de tip R oddition rul rubtraction shift left logical sol Mift right logical and logical AND logical OR 01 logical XOR xor logical XNOR xmor dodi add immediate just de tip i lu lood word SW store morb branch on qual beg branch on greater then light, branch on less than belt Juny into de tip J

phy

hermiere	Atuna 2 reg je men Thal3-lee!
operatel	\$ d = \$ 5 + \$ 1 : PC=PCPC
Farmat	000 000 ttt_ddd 0_001
10 11001	0007111000

8°0 00 01/4_100_010_0_

pule

,	. 1
serviere sade 2 reg ji mem en al 3-lea sule	\$
Operation Ba & \$5- \$t, PCEPC+2 6000-	- 108
Sintari rule \$d, \$5, \$t	
Tomat 000_111_ttt_ded 0_010	

mle \$13, \$4, \$5 6000-100-101-012010

M

8	
besoner	Deployora la starge Cu sa
operand	Bd < Bar M PCEPC+
Sintaxi	Me sta st sa
Former	000_111ttt ald_la_011]

NU \$5, \$3,1 000_000_0M_101_1-91

ml \$6,\$5,1 Aplane la trayla la sa 000-000-101-110-1 100 Morelo \$ d < \$ +>> m in the them Suntaki 000_111_tt_had no 100 tornot and \$3, \$1, \$2 ma AND logic per rog, mem al 3-len 000-001-010-016 Destrict Ad & BA & HF PCE PCAL Operation and Ad(B), Bt Ginali 000-111-tht dad 0 101 Format 01 H4, H1, N5 rou logic perry, man of 3-ba 9 000-001-101-100-0-110 Miller Rd & MAN Ht PCE PG+2 Opendil on \$10, \$1, \$t Sindaxa tornot xor \$5, \$4, \$2 Yor logic planey, men al 3-lex YON 000-001-010-101-01-01 Jeriere Bd C BA A Bt, PCCPCTZ Opendie Xon Hd, #1, #+ gintali 000_BM_Htdadd_8_111 Formal xner \$6,85,84 000-101-10011000 romy Xnor logic perry mon of 3-lex perhiere At PCEPCER 2 86 xnor 000- NA HE 0000

addi \$3,\$4,5 doldi 110-100-011-000001 solutione impolita lu a Cont Descrien Bt&Bs+Mmm; PCGPC+2 Operated addi \$t,\$1,imm gintera 110-303-th_iiiiii Format lu \$5, affect (\$6) hu 001-110-101-xxxxxx un wort market in reg Perrie to the MEMA[Astotlad]; PCEPC/+2 situago lu & t roffert Chy sintaxa 001- 1/2 tt - iiiiiii Farmet mu offet Ctto, \$5 Mu un reg stockt om memorie 010-101-110-XXXXXXXX berlier BLEM CHATOHANT) EST , PCERCEZ Shrape mu that cht), A1 sintaxa Formit 010-501-ttt.iiiiii Jeey Golt conditional do a lite = Rotre 2 Neg if B() = = 16t then PCEPC+2+(other of 1) obse PCEPC+2; sexuilre Grandil Gindra leeg \$15, 8t, offret beg \$16, \$7, offet 011-101-tttiiliini Format

011-110-111-offict

Salt Cond doca reg a mai mon py le pexiere if CB 1> 1 + 1 then PCEPC+2 + Coffret ck 1) also PCEPC+2, gertie legt & 1, & t, offret 100- DDD- # thisiii Format lest \$5,\$7, offert 100-101-111-offret

if Chichthan PCerc+2+offet Cay else FCefc+2; blt Schier Charatil let \$5, \$t offset let 186,187,0ffret 101-110-111-offret Format talt la sareja PC = (PC+2) & 0xf 0000000 (target of 1) perhiere i target MM - Lililitation format

i offset