

UFABC – Sistemas Digitais – MCTA0024

Lab2 – Simulação do Gerador de Paridade no Quartus e Questa Intel FPGA

Em um sistema para transmissão de dados, há um circuito **Gerador de Paridade Par** com **4 bits de entrada (D3, D2, D1 e D0)** e um **bit de paridade P**, que deve ser enviado juntamente com os bits de dados. O circuito verifica se o número de bits '1' na entrada é par ou ímpar e gera na saída um bit P de forma que o conjunto {D3, D2, D1, D0, P} sempre possua uma **quantidade par de bits**, conforme ilustra a Fig. 1.




Fig. 1 – Gerador de Paridade do lado do Emissor (Fonte: Sistemas Digitais: Princípios e Aplicações. Ronald J. Tocci e Neal S. Widmer)

Do lado do receptor dos dados há outro circuito com a função de verificar se o número de bits '1' recebido é par, conforme ilustra a Fig. 2.




Fig. 2 – Gerador de Paridade do lado do Receptor (Fonte: Sistemas Digitais: Princípios e Aplicações. Ronald J. Tocci e Neal S. Widmer)

Vamos fazer a **síntese lógica** deste circuito no “**Quartus Prime Lite Edition**” e simular a funcionalidade do circuito no simulador “**Questa Intel FPGA**”.

1. Dispare o “**Quartus Prime Lite Edition**” e escolha a opção “**New Project Wizard**”.
2. Leia as informações da tela “**Introduction**” e clique em “**Next**”.
3. Crie um diretório com “**SeuNome**”, e coloque o nome do “**Project**” e da “**Entity**” como “**GeradorParidade**” e clique em “**Next**”, conforme ilustra a Fig. 3. O nome do “**Project**” deve ser exatamente o mesmo da “**Entity**” do componente **VHDL** que vai ser sintetizado e simulado, senão pode surgir algum erro durante a síntese, dependendo do ambiente de simulação.




Fig. 3 – Especificação do diretório e dos nomes do “Project” e da “Entity”.

4. Na tela “**Project Type**”, escolha a opção “**Empty project**”.
5. A tela seguinte “**Add Files**” oferece a oportunidade de incorporar arquivos e bibliotecas de outros projetos. Não vamos utilizar este recurso nesta experiência. Clique em “**Next**”.
6. Na tela “**Family, Device & Board Settings**”, podemos escolher a família da **FPGA** a ser utilizada. Nesta primeira simulação, não vamos nos preocupar com esta escolha técnica do dispositivo (device). Ajuste apenas o campo da “**Family**” em “**MAX 10 (DA/DD/DF/DC/SA/SC/SL)**” e clique em “**Next**”.

7. A tela “**EDA Tool Settings**” oferece a possibilidade de acoplar ferramentas de outros fabricantes para sintetizar ou simular o componente **VHDL**. Certifique-se de que a opção “**Simulation**” esteja ajustada com o simulador “**Questa Intel FPGA**”, a opção “**Format(s)**” esteja ajustada em “**VHDL**” e clique em “**Next**”, conforme ilustra a Fig. 4.




Fig. 4 – Escolha da ferramenta de simulação “Questa Intel FPGA” e do formato “VHDL”

8. Depois de conferir as informações do sumário apresentadas na tela seguinte (“**Summary**”), clique em “**Finish**”.

9. A seguir vem a etapa da entrada de dados (“**Design Entry**”). Neste primeiro contato com o “**Quartus Prime Lite**”, vamos utilizar uma descrição **VHDL**. Clique em “**File**”, depois “**New**”, a seguir “**VHDL File**” e finalmente “**OK**”, conforme ilustra a Fig. 5.




Fig. 5 – Criação de um novo arquivo do tipo VHDL

10. No editor de texto que se abre, digite o código **VHDL** do **Gerador de Paridade Par** e salve (clcando no ícone que representa um disquete) com o nome “GeradorParidade.vhd”.

```
library ieee;
```

```
use ieee.std_logic_1164.all;
```

```
entity GeradorParidade is
```

```
    port(D3, D2, D1, D0: in std_logic;
```

```
          P: out std_logic);
```

```
end GeradorParidade;
```

```
architecture Comportamental of GeradorParidade is
```

```
begin
```

```
    P <= D3 xor D2 xor D1 xor D0;
```

```
end Comportamental;
```

11. A seguir, é preciso verificar se não há erros de sintaxe e semântica. Para iniciar a compilação, clique em “**Processing**”, depois “**Start**” e, finalmente, “**Start Analysis & Elaboration**”, conforme ilustra a Fig. 6. (Note que o correspondente ícone gráfico desse comando no painel superior é um triângulo azul com uma marca verde sobre ele).




Fig. 6 – Disparo dos comandos de “Análise” e “Elaboração” do arquivo VHDL

12. O “Quartus Prime Lite” não deve apontar nenhum erro, apenas um “Warning” (que pode ser desconsiderado).

13. Na parte esquerda central do “Quartus Prime Lite”, localize a seção das tarefas (“Tasks”) que já foram realizadas, mais especificamente na seção “Netlist Viewers” e dê em duplo clique em “RTL Viewer”, conforme ilustra a Fig. 7.




Fig. 7 – Criação da Netlist do Circuito, ou seja, da Lista de Componentes do Circuito

14. Deve aparecer uma porta “xor” com 4 entradas, conforme ilustra a Fig. 8.




Fig. 8 – Representação do Circuito Gerador de Paridade Par

15. Aproveite também para conferir como a versão lógica do **Gerador de Paridade Par** será efetivamente implementado depois do **Mapeamento Tecnológico**. Dê um duplo clique na opção “**Technology Map Viewer**”, conforme ilustra a Fig. 9.




Fig. 9 – Mapeamento Tecnológico do Circuito

16. Vamos agora gerar automaticamente um modelo (“*template*”) de “**Test Bench**” para fazer a **Simulação Funcional do Gerador de Paridade Par**. Para isso é preciso garantir que todas as partições do projeto sejam reunidas numa única lista de componentes (“*Netlist*”).

17. Vá em “**Processing**”, depois “**Start**” e clique em “**Start Partition Merge**”, Fig. 10.




Fig. 10 – Reunião das possíveis listas de componentes do circuito numa única lista

18. Se não ocorrer nenhum erro durante o “**Partition Merge**”, vá em “**Processing**”, “**Start**” e clique em “**Start Test Bench Template Writer**”, conforme ilustra a Fig. 11.




Fig. 11 – Criação de um “*template*” (molde) para o Test Bench

19. Na parte inferior do “Quartus Prime Lite”, na seção de “Messages”, está a informação de que o “*template*” do “Test Bench” foi criado dentro do diretório “simulation”, que contém o subdiretório “*questa*”, conforme ilustra a Fig. 12.




Fig. 12 – Indicação do diretório onde foi criado o template do Test Bench

20. Usando a opção “File”, depois “Open...”, entre no diretório “simulation”, depois “*questa*”, e ajuste a opção “Arquivo do tipo:” para “Test Bench Output Files (*.vht *)” para localizar o modelo gerado, conforme ilustra a Fig. 13.




Fig. 13 – Indicação do diretório de criação do *template* do Test Bench

21. Abra o modelo de “**Test Bench GeradorParidade.vht**” para editar os vetores de entrada (sinais de estímulo nas entradas para realizar a simulação), conforme ilustra a Fig. 14.




Fig. 14 – Edição dos sinais de estímulo do Test Bench

22. Salve o arquivo com as modificações e vá para “**Tools**”, depois “**Run Simulation Tool**” e finalmente “**RTL Simulation**” para disparar o simulador da “**Questa Intel FPGA**”, conforme ilustra a Fig. 15.




Fig. 15 – Disparo do simulador “Questa Intel FPGA”

23. A seguir, deve aparecer a primeira tela do simulador “Questa Intel FPGA” com várias bibliotecas, inclusive a biblioteca “work” com os arquivos compilados para o projeto **GeradorParidade**. Expanda a biblioteca “work” e certifique-se que a “entity GeradorParidade” e a “architecture Comportamental” estejam em seu interior, conforme ilustra a Fig. 16.




Fig. 16 – Criação da biblioteca “work” do circuito sob teste

24. Agora é preciso compilar o “Test Bench” para o projeto **GeradorParidade** a partir do simulador “Questa Intel FPGA”. Vá em “Compile”, depois “Compile...”, coloque em evidência o arquivo “GeradorParidade.vht” e dispare a opção “Compile”. Quando a compilação terminar, clique em “Done”, conforme ilustra a Fig. 17.




Fig. 17 – Compilação do VHDL do Test Bench

25. Logo em seguida, dentro da biblioteca “work” devem aparecer a “entity” e a “architecture” do “Test Bench”. Dê dois cliques na “entity geradorparity_vhd_tst” e espere a nova tela do simulador aparecer.

26. Agora é preciso escolher quais sinais queremos analisar no modo gráfico. Como temos poucos sinais neste projeto, vamos escolher todos. Vá para a parte branca da tela (“sim - Default”), clique o botão direito do mouse, escolha a opção “Add to”, depois “Wave” e finalmente “All items in region”, conforme ilustra a Fig. 18.




Fig. 18 – Inclusão dos sinais que devem aparecer na tela do simulador “Questa Intel FPGA”

27. Dessa forma, deve aparecer a tela preta “Wave – Default”. Vá à parte superior direita da tela, encontre o ícone “Run - All” e dispare a simulação, conforme ilustra a Fig. 19.




Fig. 19 – Disparo da simulação no “Questa Intel FPGA”

28. Para uma melhor visualização das formas de ondas é possível maximizar apenas a janela “Wave - Default” clicando no botão intermediário superior “Dock/Undock”.

29. Para ajustar a escala de tempo adequada, clique sobre o ícone “Zoom Full” e confira os resultados da simulação, conforme ilustra a Fig. 20. (Clicando o botão esquerdo do mouse sobre a região preta, aparece uma régua com os respectivos valores de cada sinal à esquerda).




Fig. 20 – Resultado da simulação na tela do “Questa Intel FPGA”

Bibliografia

- site da Intel para download do “Quartus Prime Lite Edition” e do “Questa Intel FPGA”

<https://www.altera.com/downloads/fpga-development-tools/quartus-prime-lite-edition-design-software-version-25-1-windows>

Acessado em 20/06/2026.