## Desenvolvimento da Primeira Lista de VHDL

### Aluno: Gabriel Cavalcanti Coelho

Este documento tem como objetivo apresentar as resoluções das questões da primeira lista de VHDL fornecida pelos mentores. Serão incluídas capturas de tela dos RTLs elaborados e das simulações realizadas no Vivado, acompanhadas de breves descrições sobre o funcionamento de cada um. Além disso, o código-fonte será transcrito neste documento e um link para o repositório no GitHub será disponibilizado, onde estarão todos os códigos e prints vistos aqui.

# Link do Repositório no GitHub

https://github.com/GabrielC248/Atv\_Lista\_VHDL\_01\_Gabriel\_Cavalcanti\_Coelho.git

# Primeira Questão

## Código Transcrito do Circuito

```
library IEEE;
use IEEE.std_logic_1164.all;
entity circuit01 is
   port (
        a : in std_logic;
        b : inout std_logic;
        c : inout std_logic;
        d : out std_logic;
        d : out std_logic
);
end entity circuit01;
architecture arch of circuit01 is

   signal b_reg0 : std_logic; -- "Fio" do inverso de a
   signal d0 : std_logic; -- "Fio" do inverso de c

begin


-- Buffer tri-state que passa o valor de b para c quando a = 1
   c <= b when a = '1' else 'Z';

-- Buffer tri-state que passa o valor de c para b quando a = 0
   b <= c when b_reg0 = '1' else 'Z';</pre>
```


```
MAS QUE NAO FUNCIONA CONFORME O ENUNCIADO
de b
               b reg0 <= '0';
                b_reg0 <= '1';
```

## RTLs Elaborados

RTL Elaborado com o Mux da Saída d:



### RTL da Versão Funcional:



Fonte: Elaboração própria.

A arquitetura da entidade desenvolvida inicia com a declaração dos sinais internos. Um sinal é utilizado para armazenar o **inverso da entrada a**, que controla o buffer responsável por direcionar o **valor de c para b**. O outro sinal armazena o **inverso de c**, que vai para a **saída d**. Em seguida, são implementados os **buffers tri-state** que constituem o barramento bidirecional entre b e c, assim como o circuito inversor de c.

O código do multiplexador (mux) feito com base no RTL do enunciado foi mantido entre comentários, pois sua implementação não resultou no funcionamento solicitado. Portanto, para garantir o comportamento esperado pela descrição da questão, o valor invertido de c foi atribuído diretamente à saída d. Por fim, implementou-se o mux que inverte a entrada a para controlar o buffer tri-state de b.

## Código Transcrito do Testbench

```
library IEEE;
use IEEE.std logic 1164.all;
entity tb circuit01 is
end entity tb circuit01;
architecture testbench of tb_circuit01 is
        );
begin
   uut : circuit01
       wait for 10 ps;
```

```
wait for 10 ps;
       wait for 10 ps;
       wait for 10 ps;
       wait for 10 ps;
       wait for 20 ps;
       wait for 10 ps;
       wait for 10 ps;
       wait for 10 ps;
       wait for 10 ps;
end architecture testbench;
```

Para a construção do testbench, primeiro declarei e instanciei o módulo, conectando-o aos sinais internos do testbench. Em seguida, iniciei a sequência de testes.

Primeiro, todos os sinais foram zerados durante 10 ps. Depois, para testar o fluxo de b para c, o sinal a foi para '1' e c foi colocado em alta impedância ('Z') para poder receber

os dados. O valor de **b** foi então **alterado por 40 ps** para garantir que c o acompanhava corretamente.

Após uma pequena **pausa** de **20 ps**, o mesmo foi feito para **testar o fluxo de c para b**. O sinal **a** foi para **'0'**, **b** foi colocado em **alta impedância** e os **valores de c** foram **variados** para verificação. Ao final, os sinais foram novamente zerados para concluir o teste.


## **Prints do Testbench**

Simulação Completa:




Fonte: Elaboração própria.

Verificação de a = '1' (b para c):



Fonte: Elaboração própria.

Verificação de a = '0' (c para b):



Fonte: Elaboração própria.

# Segunda Questão

## Código Transcrito do Contador Integer

library IEEE;

```
use IEEE.std_logic_1164.all;
use IEEE.numeric std.all;
entity integer counter is
        output : out integer range -128 to 127 -- Output definido como
end entity integer counter;
architecture behavior of integer counter is
begin
   counter: process(clk, rst) -- Lista sensitiva com o clk e o rst
valor (-128)
            cnt <= -128;
           elsif rising edge(clk) then -- Se borda de subida do clock
   output <= cnt;</pre>
end architecture behavior;
```

Código Transcrito do Contador Signed

```
library IEEE;
use IEEE.std logic 1164.all;
use IEEE.numeric_std.all;
entity signed counter is
        output : out signed(7 downto 0) -- Output definido como inteiro
com sinal
    );
end entity signed counter;
architecture behavior of signed counter is
    signal cnt : signed(7 downto 0);
begin
         if rst = '1' then -- Se reset entao cnt(saida) recebe o menor
            cnt <= (7 => '1', others => '0');
           elsif rising edge(clk) then -- Se borda de subida do clock
incrementa a contagem
    output <= cnt;</pre>
```


## Código Transcrito do Contador Unsigned

```
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.numeric_std.all;
```


```
entity unsigned_counter_is
           output : out unsigned(7 downto 0) -- Output definido como
inteiro sem sinal
end entity unsigned_counter;
architecture behavior of unsigned_counter is
begin
   counter: process(clk, rst) -- Lista sensitiva com o clk e o rst
         if rst = '1' then -- Se reset entao cnt(saida) recebe o menor
valor (00000000)
           cnt <= (others => '0');
          elsif rising edge(clk) then -- Se borda de subida do clock
   output <= cnt;</pre>
```

### **RTLs Elaborados**

RTL do Contador Integer:




## RTL do Contador Signed:




Fonte: Elaboração própria.

# RTL do Contador Unsigned:



Fonte: Elaboração própria.

RTL do Testbench:



Todos os contadores desenvolvidos compartilham o **mesmo princípio**. Um sinal interno, do mesmo tipo da porta de saída, é utilizado para armazenar o valor da contagem. A lógica está contida em um processo com um reset assíncrono no qual, se a entrada de **reset** estiver em nível lógico **alto**, a contagem é **reiniciada** para seu **valor mínimo**, caso contrário, a cada **borda de subida do clock**, o contador é **incrementado** em uma unidade.

A única diferença notável foi observada na implementação com o tipo integer. Neste, ao declarar um integer sem range especificado no testbench, o contador não realizava o retorno de 127 para -128 ao chegar no maior valor (01111111 + 1 = 10000000). Em vez disso, ele continuava a incrementar para valores acima de 127. Para forçar o comportamento correto, foi adicionada uma verificação para que quando a contagem atinja o valor máximo, no próximo pulso de clock, o contador seja redefinido para seu valor inicial (-128).

## Código Transcrito do Testbench

```
library IEEE;
use IEEE.std_logic_1164.all;
```

```
use IEEE.numeric std.all;
entity tb counters is
end entity tb counters;
architecture testbench of tb counters is
    signal output integer: integer; -- Output do contador de inteiro
de -128 ate 127
    signal output_signed : signed(7 downto 0); -- Output do contador de
      signal output_unsigned : unsigned(7 downto 0); -- Output do
           rst : in std logic;
           output : out integer range -128 to 127
        );
           rst : in std logic;
           output : out signed(7 downto 0)
        );
           clk : in std logic;
           output : out unsigned(7 downto 0)
        );
```

```
uut integer : integer counter
        output => output_integer
    );
uut_signed : signed_counter
        output => output_signed
    );
uut unsigned : unsigned counter
        output => output unsigned
   wait for 5 ps;
    wait for 5 ps;
    wait for 25 ps;
```

```
wait for 5 ps;
    rst_tb <= '0';


    -- Ativa o reset um pouco depois da primeira contagem completa
na borda de descida do clock
    wait for 2670 ps;
    rst_tb <= '1';
    wait for 5 ps;
    rst_tb <= '0';

    wait;
    end process reset_gen;
end architecture testbench;</pre>
```

Para o testbench, fiz a declaração e a instanciação dos três módulos realizados dos contadores, conectando um **sinal comum** de **clock** e **reset** do testbench neles. O processo de teste consistiu na geração de um sinal de **clock** contínuo com período de **10 ps** e no controle do **reset assíncrono**, que foi ativado uma vez no início da simulação, após **25 ps**, e outra vez em **2700 ps**, um pouco depois da primeira contagem completa, para verificar a funcionalidade de reinicialização dos contadores.

## Prints do Testbench

## Início da Simulação:




Fonte: Elaboração própria.

## Meio da Contagem:




Fonte: Elaboração própria.

### Fim da Primeira Contagem:



Fonte: Elaboração própria.

## Segundo Reset:



Fonte: Elaboração própria.

# Terceira Questão

## Código Transcrito das Arquiteturas dos Muxes

```
library IEEE;
use IEEE.std_logic_1164.all;
entity custom_mux is
   port (
        sel : in std_logic_vector(1 downto 0);
        input1 : in std_logic_vector(3 downto 0);
        input2 : in std_logic_vector(3 downto 0);
        input3 : in std_logic_vector(3 downto 0);
        input4 : in std_logic_vector(3 downto 0);
        output : out std_logic_vector(3 downto 0)
    );
end entity custom_mux;
architecture arch_case of custom_mux is -- Arquitetura do mux com o case
begin
    mux: process(sel, input1, input2, input3, input4)
```

```
case sel is
                output <= input1;
                output <= input2;</pre>
                output <= input3;</pre>
                output <= input4;</pre>
end architecture arch case;
architecture arch_if of custom_mux is -- Arquitetura do mux com o
begin
   mux: process(sel, input1, input2, input3, input4)
        if (sel = "00") then
            output <= input1;</pre>
        elsif (sel = "01") then
            output <= input2;</pre>
        elsif (sel = "10") then
            output <= input3;</pre>
            output <= input4;</pre>
end architecture arch if;
architecture arch when of custom mux is -- Arquitetura do mux com o
when-else
begin
    output <= input1 when sel = "00" else
              input2 when sel = "01" else
              input3 when sel = "10" else
```

```
input4;
end architecture arch_when;
architecture arch_with of custom_mux is -- Arquitetura do mux com o
with-select

begin

with sel select output <=
    input1 when "00",
    input2 when "01",
    input3 when "10",
    input4 when others;
end architecture arch_with;</pre>
```

# Código Transcrito do Tipo bus\_type

```
library IEEE;
use IEEE.std_logic_1164.all;

package custom_types is
        type bus_type is array (natural range <>) of std_logic_vector(3 downto 0);

end package custom_types;
```

# Código Transcrito do Circuito do RTL

```
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.numeric_std.all;
library work;
use work.custom_types.all; -- Biblioteca para o tipo bus_type "array
(natural range <>) of std_logic_vector(3 downto 0)"

entity circuit01 is
    port (
        en : in std_logic;
        clk : in std_logic;
        rst : in std_logic;
```


```
sel : in std logic vector(1 downto 0);
        bus array : in bus type(15 downto 0);
    );
end entity circuit01;
architecture arch of circuit01 is
    signal array reg wire : bus type(3 downto 0); -- "Fio" para a saida
dos muxes
            input1 : in std logic vector(3 downto 0);
            input2 : in std logic vector(3 downto 0);
            input3 : in std logic vector(3 downto 0);
            input4 : in std logic vector(3 downto 0);
            output : out std logic vector(3 downto 0)
        );
begin
    mux 01 : entity work.custom mux(arch case) -- Instancia do primeiro
            sel => sel,
            input1 => bus array(0),
            input2 => bus_array(4),
            input3 => bus array(8),
            input4 => bus array(12),
            output => array reg wire(0)
            sel => sel,
            input1 => bus array(1),
            input2 => bus array(5),
            input3 => bus array(9),
```

```
input4 => bus array(13),
            output => array reg wire(1)
        );
    mux 03 : entity work.custom mux(arch when) -- Instancia do terceiro
            sel => sel,
            input1 => bus array(2),
            input2 => bus array(6),
            input3 \Rightarrow bus array(10),
            input4 => bus array(14),
            output => array reg wire(2)
    mux 04 : entity work.custom mux(arch with) -- Instancia do quarto
mux com a versao with-select
            sel => sel,
            input1 => bus array(3),
            input2 \Rightarrow bus array(7),
            input3 => bus array(11),
            input4 => bus array(15),
            output => array reg wire(3)
array de saida com base no clock e em um sinal de habilitacao
        if rising edge(clk) then
                sub array(0) <= (others => '0');
                sub array(1) <= (others => '0');
                sub array(2) <= (others => '0');
                 sub array(3) <= (others => '0');
                     sub array(0) <= array reg wire(0);</pre>
                     sub array(1) <= array reg wire(1);</pre>
                     sub array(2) <= array reg wire(2);</pre>
                     sub array(3) <= array reg wire(3);</pre>
```

```
end if;
end if;
end if;
end if;
end process array_reg;
end architecture arch;
```


# **RTLs Elaborados**

# RTL Completo:




Fonte: Elaboração própria.

RTL Completo com os Blocos Fechados:




RTL do Mux com o case:




Fonte: Elaboração própria.

RTL do Mux com o if-elsif:




Fonte: Elaboração própria.

### RTL do Mux com o when-else:



Fonte: Elaboração própria.

RTL do Mux com o with-select:



Fonte: Elaboração própria.

Para a implementação, foi criada a entidade **custom\_mux** com **quatro arquiteturas distintas**, aplicando as estruturas case, if-elsif, when-else e with-select, conforme solicitado na questão. Em seguida, um arquivo **custom\_types** foi desenvolvido para definir o tipo de **barramento** (bus\_type) da questão. No módulo principal, o **circuit01**, foram instanciados quatro desses multiplexadores, cada um utilizando uma das arquiteturas (nas mentorias, ficou entendido que a entrega poderia ser feita dessa forma). Esses componentes foram conectados para, com base na entrada sel, selecionar um subconjunto de 4 vetores do barramento de entrada de 16 vetores, conforme visto no RTL da questão.

Por fim, foi implementado um processo síncrono que atua como um registrador de saída: na borda de subida do clock, se o **reset** estiver **ativo**, a **saída** é **zerada**; caso contrário, e se o sinal **en** (enable) estiver **habilitado**, os dados selecionados pelos multiplexadores são transferidos para a saída.

## Código Transcrito do Testbench

```
use IEEE.std logic 1164.all;
use IEEE.numeric_std.all;
library work;
use work.custom types.all; -- Biblioteca para o tipo bus type "array
entity tb circuit01 is
end entity tb circuit01;
architecture testbench of tb circuit01 is
            bus array : in bus type(15 downto 0);
       );
```

```
uut : circuit01
        sel => tb sel,
        bus array => tb bus array,
    );
    wait for (T/2);
end process clock_gen;
   wait for (T);
    tb rst <= '0';
    wait for (10*T);
    tb rst <= '1';
    wait for (T);
    tb rst <= '0';
end process reset_gen;
    tb sel <= "00";
```

```
-- Habilita a saida
wait for (2*T);
        6 => "0110",
       11 => "1011",
       14 => "1110",
        15 => "1111"
    );
tb sel <= "01"; -- Testa o sel quando em 01
tb sel <= "10"; -- Testa o sel quando em 10
wait for (2*T);
wait for (5*T);
 tb_bus_array <= ( -- Atribui os mesmos valores anteriores mas
```


```
6 => "1001",
            11 => "0100",
            12 => "0011",
            13 => "0010",
            14 => "0001",
       );
       wait for (2*T);
       tb sel <= "01"; -- Testa o sel quando em 01
       wait for (2*T);
       tb sel <= "10"; -- Testa o sel quando em 10
       wait for (2*T);
       tb sel <= "11"; -- Testa o sel quando em 11
       wait for (2*T);
desabilitado (todas as saidas devem ficar congeladas)
       wait for (2*T);
       tb sel <= "00";
       wait for (2*T);
```

Para testar o circuito, criei um testbench com três processos, um processo gerou um clock contínuo com período de 10 ps, enquanto outro controlou o reset síncrono, ativando-o no início da simulação e novamente durante a execução para testar sua funcionalidade. O terceiro processo, responsável pelos estímulos, executou três cenários de teste principais: primeiramente, com o circuito habilitado (en = '1'), o barramento de entrada foi carregado com conjuntos de 4 bits sequenciais, para facilitar a visualização no waveform, e o seletor sel percorreu todas as combinações para validar a lógica de multiplexação; em seguida, um segundo teste foi realizado com um padrão de dados invertido para verificar o funcionamento.

Por fim, o primeiro cenário foi repetido, mas com o sinal de **enable desativado**, para confirmar que o registrador de saída mantinha seu valor anterior e não era influenciado pelas novas entradas.


#### **Prints do Testbench**






Fonte: Elaboração própria.

## Segundo Teste:



#### Enable Desabilitado:



Fonte: Elaboração própria.

## Quarta Questão

# Código Transcrito do Tipo Utilizado

```
library IEEE;
use IEEE.numeric_std.all;

package custom_types is
    type integer_array is array (natural range <>) of integer;
end package custom_types;
```

## Código Transcrito do Circuito

```
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.numeric_std.all;
library work;
use work.custom_types.all; -- Biblioteca para o tipo integer_array
"type integer_array is array (natural range <>) of integer;"
entity circuit01 is
    port (
        clk : in std_logic;
        rst : in std_logic;
```


```
inputs : in integer array (7 downto 0);
        outputs: out integer array (3 downto 0)
    );
end entity circuit01;
architecture version A of circuit01 is -- Versao paralela
       signal result_reg : integer_array (3 downto 0); -- Array de
begin
    result reg(0) <= inputs(0) * inputs(4);</pre>
    result reg(1) <= inputs(1) * inputs(5);</pre>
    result reg(2) <= inputs(2) * inputs(6);</pre>
    result reg(3) <= inputs(3) * inputs(7);</pre>
    sync reg: process(clk)
        if rising edge(clk) then
            if rst = '1' then -- Definicao do reset
                 outputs(0) <= 0;
                outputs(1) <= 0;
                outputs(2) <= 0;
                 outputs(3) <= 0;
                 outputs(0) <= result reg(0);</pre>
                outputs(1) <= result reg(1);</pre>
                outputs(2) <= result_reg(2);</pre>
                 outputs(3) <= result reg(3);</pre>
end architecture version A;
architecture version B of circuit01 is -- Versao sequencial (Fiz de
forma a ter apenas um multiplicador fisico)
```

```
signal current state : states; -- estado atual da maquina de
    signal first value, second value, mult result : integer; -- sinais
       signal result reg : integer array (3 downto 0); -- Array de
begin
multiplicados de acordo com o estado atual
    sel mult: process(current state, inputs)
        case (current state) is
multiplicacao (0 e 4)
                 first value <= inputs(0);</pre>
                 second value <= inputs(4);</pre>
                   when second => -- Seleciona os valores da segunda
multiplicacao (1 e 5)
                 first value <= inputs(1);</pre>
                 second value <= inputs(5);</pre>
                 first value <= inputs(2);</pre>
                 second value <= inputs(6);</pre>
multiplicacao (3 e 7)
                 first value <= inputs(3);</pre>
                second_value <= inputs(7);</pre>
multiplicador fisico)
       if rising edge(clk) then
```


```
if rst = '1' then -- Reset sincrono
                       current state <= first; -- Reseta o estado para o</pre>
                          result reg <= (others => 0); -- Atribui 0 aos
                  case (current state) is
passa para o proximo estado
                           result_reg(0) <= mult_result;</pre>
                           current state <= second;</pre>
                         when second => -- Registra o segundo resultado e
passa para o proximo estado
                           result_reg(1) <= mult_result;</pre>
                           current state <= third;</pre>
passa para o proximo estado
                           result reg(2) <= mult result;</pre>
                          current state <= fourth;</pre>
passa para o proximo estado
                           result_reg(3) <= mult result;</pre>
                          current state <= first;</pre>
    outputs(0) <= result reg(0);</pre>
    outputs(1) <= result_reg(1);</pre>
    outputs(2) <= result reg(2);</pre>
    outputs(3) <= result_reg(3);</pre>
```

### **RTLs Elaborados**

RTL da versão A (Paralela):



## RTL da versão B (Sequencial):



Para a implementação da **versão paralela**, a arquitetura **version\_A** realiza as **quatro multiplicações** de forma **simultânea**. Nesta versão, a lógica combinacional executa os cálculos inputs(0)\*inputs(4), inputs(1)\*inputs(5), inputs(2)\*inputs(6) e inputs(3)\*inputs(7) concorrentemente e um processo síncrono (sync\_reg) atua como um banco de registradores de saída. Na borda de subida do clock, se o sinal de **reset** (rst) estiver **ativo**, todas as **saídas** 

são **zerada**s. Caso contrário, os resultados das multiplicações são transferidos para as portas de output.

Já para a **versão sequencial**, a arquitetura **version\_B** implementa uma máquina de estados com quatro estados (first, second, third, fourth), onde cada estado corresponde a uma das multiplicações a serem realizadas. A lógica foi dividida em dois processos principais.

Primeiro, um processo combinacional (sel\_mult) funciona como um multiplexador, selecionando o par correto para fazer a multiplicação do barramento de entrada (inputs) com base no estado atual da máquina. Esses operandos são multiplicados de forma a **exigir apenas um circuito de multiplicação**. Em seguida, um processo síncrono (sync\_proc) gerencia as transições de estado e, a cada borda de subida do clock, armazena o resultado da multiplicação no registrador de saída correspondente, avançando para o próximo estado.

## Código Transcrito do Testbench

```
library IEEE;
use IEEE.std logic 1164.all;
use IEEE.numeric std.all;
use work.custom types.all; -- Biblioteca para o tipo integer array
entity tb circuit01 is
end entity tb circuit01;
architecture testbench of tb circuit01 is
      signal tb inputs : integer array (7 downto 0); -- inputs do
     signal tb A outputs : integer array (3 downto 0); -- outputs da
     signal tb B outputs : integer array (3 downto 0); -- outputs da
```

```
inputs : in integer array (7 downto 0);
            outputs : out integer array (3 downto 0)
        );
begin
            rst => tb rst,
            inputs => tb inputs,
            outputs => tb_A_outputs
        );
            clk => tb clk,
            rst => tb rst,
            inputs => tb inputs,
            outputs => tb B outputs
        );
       wait for (T/2);
        wait for (T/2);
    end process clock_gen;
        wait for (T);
        tb rst <= '0';
```

```
wait for (T);
end process reset gen;
    tb inputs(0) <= 0;
    tb_inputs(1) <= 0;
    tb inputs(2) <= 0;
    tb_inputs(3) <= 0;
    tb inputs(4) <= 0;
    tb_inputs(5) <= 0;
    tb inputs(6) <= 0;
    tb_inputs(7) <= 0;
    wait for (T);
    tb inputs(0) <= 1;
    tb inputs(1) <= 2;
    tb inputs(2) <= 3;
    tb inputs(3) <= 4;
    tb inputs(4) <= 5;
    tb inputs(5) <= 6;
    tb inputs(6) <= 7;
    tb_inputs(7) <= 8;
    wait for (4*T);
    tb inputs(0) <= 8;
    tb inputs(1) <= 7;
    tb_inputs(2) <= 6;
    tb inputs(3) <= 5;
    tb inputs(4) <= 4;
    tb inputs(5) <= 3;
    tb inputs(6) <= 2;
```

```
tb_inputs(0) <= 1;
    tb_inputs(1) <= 53;
    tb_inputs(2) <= 3;
    tb_inputs(3) <= 157;
    tb_inputs(4) <= 359;
    tb_inputs(5) <= 5;
    tb_inputs(6) <= 53;
    tb_inputs(7) <= 2;

wait;
end process stimulus;</pre>
end architecture testbench;
```

Para validar as duas versões do circuito, criei um testbench que **instancia ambas** as arquiteturas: a paralela (version\_A) e a sequencial (version\_B). As duas foram conectadas aos mesmos sinais de clock, reset e entrada, permitindo uma comparação mais direta de seus resultados.

O teste foi organizado em três processos principais. Um processo gerou um **clock** contínuo com período de **10 ps**, enquanto outro controlou o sinal de **reset**, aplicando um pulso no **início** e **outro durante** a simulação para verificar a resposta dos circuitos. O terceiro processo foi responsável por aplicar os estímulos em três cenários de teste distintos:

- 1. Primeiro, após um reset inicial, valores sequenciais de 1, 2, 3... foram colocados nas entradas.
- 2. Em seguida, após aguardar tempo suficiente para a conclusão do circuito sequencial, um segundo conjunto em ordem invertida (8, 7, 6...) foi enviado para testar.
- 3. Por fim, um terceiro cenário com valores um pouco maiores foi aplicado para validar o comportamento dos multiplicadores. O resultado esperado são os 12 primeiros dígitos de pi da saída 3 para a saída 1.

### Resultados esperados:

#### 1. Primeiro Teste:

```
- outputs(0) = inputs(0) * inputs(4) = 1 \times 5 = 5
```

- outputs(1) = inputs(1) \* inputs(5) = 
$$2 \times 6 = 12$$

- outputs(2) = inputs(2) \* inputs(6) =  $3 \times 7 = 21$
- outputs(3) = inputs(3) \* inputs(7) =  $4 \times 8 = 32$

## 2. Segundo Teste:

```
- outputs(0) = inputs(0) * inputs(4) = 8 \times 4 = 32
```

- outputs(1) = inputs(1) \* inputs(5) = 
$$7 \times 3 = 21$$

- outputs(2) = inputs(2) \* inputs(6) =  $6 \times 2 = 12$
- outputs(3) = inputs(3) \* inputs(7) =  $5 \times 1 = 5$

### 3. Terceiro Teste:

- outputs(0) = inputs(0) \* inputs(4) =  $1 \times 359 = 359$
- outputs(1) = inputs(1) \* inputs(5) =  $53 \times 5 = 265$
- outputs(2) = inputs(2) \* inputs(6) =  $3 \times 53 = 159$
- outputs(3) = inputs(3) \* inputs(7) =  $157 \times 2 = 314$


## Prints do Testbench

# Início da Simulação (Primeiro Teste):



Fonte: Elaboração própria.

## Segundo Teste:



Fonte: Elaboração própria.

## Terceiro Teste:



Fonte: Elaboração própria.

## Teste do Reset:



Fonte: Elaboração própria.