UNIVERSIDADE DE SÃO PAULO

ESCOLA POLITÉCNICA DA UNIVERSIDADE DE SÃO PAULO - POLI USP

PCS3645 - Laboratório Digital II



Gabriel Yugo Nascimento Kishida 11257647 Gustavo Azevedo Corrêa 11257693

Turma 1 - Bancada A4

PLANEJAMENTO - EXPERIÊNCIA 5

Prof. Edson Midorikawa

SUMÁRIO

1	IN	TRODUÇ.	AO	 3
	1.1	Visão Ge	eral: Sistema de Sonar	 3
	1.2	Funciona	didade	 4
	1.3	Não Fund	cionalidade	 4
2	SO	LUÇÃO T	ΓÉCNICA	 5
	2.1	Descrição	o Geral	 5
3	AT	IVIDADE	ES	 6
	3.1	Atividade	e 1	 6
	3.2	Atividade	e 2	 30
	3.3	Atividade	e 3	 31
4	RE	SULTADO	os	 33
5	DE	SAFIO		 34
6	AP	ÊNDICE.		 35
	6.1	Testbenc	ches	 35
		6.1.1	Comunicação Serial	 35
		6.1.2	Transmissão dos dados do sonar	 42
7	DE	EEDÊNC	TAS RIBLIOCRÁFICAS	16

1 INTRODUÇÃO

1.1 Visão Geral: Sistema de Sonar

Nesse laboratório os alunos terão que desenvolver os componentes para a realização da varredura e detecção de objetos próximos com o uso de um sensor ultrassônico de distância e um servomotor.

Para a realização desse objetivo sera projetado um circuito que ativa a movimentação do servomotor em modo de varredura em 8 posições, alternando entre elas a cada 1 segundo, e devolver uma saída serial com o ângulo e a distância do objeto até a aparelhagem, além de um alarme de proximidade no caso da distância ser menor o que 20 cm.

Foram utilizados na montagem componentes de laboratórios passados, sendo esses:

- Controle do servomotor
- Circuito de interface do sensor ultrassônico
- Circuitos de comunicação serial

ligar saida_serial Sistema de Sonar alerta_proximidade reset clock echo pwm trigger servo sensor HC-SR04 motor

Figura 1: Diagrama do sistema do sonar

1.2 **Funcionalidade**

O circuito deve usar o sensor ultrassônico e o servomotor para retirar medidas de distâncias em 8 posições definidas e acionar um alarme de proximidade no caso de um anteparo a menos de 20 cm de distância.

1.3 Não Funcionalidade

O circuito não deve mapear num espectro contínuo de posições, nem criar algum tipo de visualização dos arredores com as medidas.

2 SOLUÇÃO TÉCNICA

2.1 Descrição Geral

Neste experimento da disciplina de Laboratório Digital II, será desenvolvido o projeto da interface de um sensor de distância por ondas ultrassônicas. As especificações fornecidas pelo docente da disciplina e as instruções da apostila serão utilizadas como guia de projeto.

Para um desenvolvimento completo e organizado, o projeto deve ser acompanhado dos seguintes cuidados:

Aferir o circuito fornecido pelo docente em .vhd, estudando o funcionamento do circuito e possíveis melhorias a serem aplicada na lógica do sistema. Isto também inclui a documentação do funcionamento no relatório, de forma extensa e compreensiva para auxiliar os estudantes e os leitores a melhor entenderem o desenvolvimento do projeto.

Verificar se o circuito desenvolvido foi aplicado de maneira correta, analisando suas entradas e saídas no arquivo .vhd, procurando erros no código e verificando se o mesmo compila no Quartus Prime.

Simular o circuito desenvolvido para diversas entradas, estudando as saídas obtidas no *Modelsim* e analisando se os resultados obtidos são condizentes com o que era esperado.

Aplicar o circuito desenvolvido na placa FPGA, testando-o em conjuntura com o suporte à tecnologia *IoT* (Internet of Things) fornecida pelo Laboratório Digital, utilizando o aplicativo **MQTT Dash**. Além disso, utilizará-se os sinais de depuração na placa FPGA para testar o circuito ao vivo.

3 ATIVIDADES

3.1 Atividade 1

a) Desenvolva a refatoração de código dos componentes desenvolvidos nas experiências anteriores. Documente no Planejamento os resultados desta refatoração, descrevendo as modificações que foram necessárias.

A) Revisão do circuito de controle do servomotor

Para a criação do módulo de movimentação do servomotor foi reaproveitado o código do desafio 2 do experimento 1, usando o período de 50000000 de clocks para aproximar-se ao valor de 1 segundo por posição.

Não foi necessário o uso do componente contador_g_updown_m, nem a separação entre um fluxo de dados e unidade de controle propriamente ditos, considerando a simplicidade do projeto e o formato de sua realização durante o laboratório. Porém foi necessário a adição de uma posição para sinal de *posição* igual a "000".

O controle do servo motor foi modificado durante o laboratório da experiência 1 para o desafio 2 de forma que o servomotor tivesse 8 posições com as seguintes larguras de pulso correspondentes:

Posição	Ciclos de Clock	Largura do Pulso
000	50000	1
001	57143	1.143
010	64300	1.286
011	71450	1.429
100	78550	1.571
101	85700	1.714
110	92850	1.857
111	100000	2

O diagrama de blocos do circuito em sua forma final fica da seguinte forma:

B) Revisão do circuito de interface com o sensor ultrassônico de distância

O circuito de interface funciona de acordo com o esperado, dado suas testagens e aplicações nos laboratórios anteriores. Os sinais de depuração db_medir e db_reset foram adicionados por sugestão do professor.

C) Revisão dos circuitos de comunicação serial

Os circuitos de comunicação serial assíncrona – isto é, o receptor $rx_serial_8n2.vhd$ e o transmissor $tx_serial_8n2.vhd$ – foram revisados com o propósito de serem utilizados como componentes internos do circuito do sonar a ser desenvolvido.

Para tanto, os elementos com interface para dispositivos externos – como adaptações para displays de sete segmentos, e detectores de borda de pulso – foram removidos.

Assim, as suas especificações de entidades VHDL, seguidas de seus diagramas RTL ficaram:

tx serial 8n2.vhd

```
1 ENTITY tx_serial_8N2 IS
2
      PORT (
3
           clock : IN STD_LOGIC;
           reset : IN STD_LOGIC;
           partida : IN STD_LOGIC;
6
           dados_ascii : IN STD_LOGIC_VECTOR(7 DOWNTO 0);
           saida_serial : OUT STD_LOGIC;
           pronto_tx : OUT STD_LOGIC;
9
           db_partida : OUT STD_LOGIC;
           db_saida_serial : OUT STD_LOGIC;
11
           db_estado : OUT STD_LOGIC_VECTOR(3 DOWNTO 0)
12
      );
13 END ENTITY;
```




Figura 2: Diagrama RTL do componente transmissor de comunicação serial

rx_serial_8n2.vhd

```
7 dado_recebido : OUT STDLOGIC_VECTOR (7 DOWNIO 0);
8 tem_dado : OUT STDLOGIC;
9 pronto_rx : OUT STDLOGIC;
10 db_recebe_dado : OUT STDLOGIC;
11 db_dado_serial : OUT STDLOGIC;
12 db_estado : OUT STDLOGIC_VECTOR (3 DOWNIO 0)
13 );
14 END ENTITY;
```




Figura 3: Diagrama RTL do componente receptor de comunicação serial


b) Documente a simulação dos componentes refatorados usando o ModelSim. Anexe as formas de onda obtidas, junto com uma breve descrição dos sinais das cartas de tempo. DICA: anote as figuras com observações dos resultados obtidos.

A) Testagem do módulo servomotor


Foram definidos durante sua síntese 3 sinais de depuração db_reset, db_pwm e db_posicao.

Foram desenvolvidos dois testbenches sendo um do controle do servomotor para checar seu funcionamento nas 8 posições e o outro para o controle do servomotor para que haja um movimento de varredura oscilando entre as 8 posições com o período de 1 segundo entre a mudança entre elas. Para a realização dos testes em tempo hábil foi utilizado o tempo de 250 períodos de clock entre cada transição entre as posições ao invés dos 50000000 necessários para ter 1 segundo de espera.


O teste do controle básico servomotor gerou a seguinte forma de onda:




• Posição 001




• Posição 010




• Posição 011




• Posição 100




• Posição 101



• Posição 110



• Posição 111



Para o teste da movimentação do servomotor em varredura com 8 posições foram considerados os seguintes casos:

- Servo atingindo a posição 100
- Teste do signal reset
- Teste de varredura completa

Testagem da Interface Geral

Para testar a interface geral, vamos ter que testar os seguintes aspectos:

- Verificar se a unidade de controle troca de estados apropriadamente;
- Verificar se o tamanho dos pulsos gerados é adequado;
- Verificar se o aumento do tamanho do pulso echo gera uma medida maior.

1 - Teste para 4 cm

- Acionar reset e desativar, para resetar o circuito;
- Acionar *medir* para iniciar a medição do circuito;
- Esperar fim do envio dos pulsos de **trigger**;
- Enviar um pulso de echo com duração de 12000 clocks;
- Avaliar o sinal medida, verificar se equivale a "0000 0000 0100"

A simulação para este caso de teste no software ModelSim, resultou nas seguintes formas de ondas:




Figura 4: Forma de onda para o primeiro caso de teste




Figura 5: Largura do pulso "echo" para o primeiro teste

Observando o sinal de entrada *echo_in*, temos um pulso de **240 microssegundos**. Utilizando a fórmula para obter a distância a partir da largura do pulso, a distância medida é de:

$$D = \frac{240}{58,82} = 4,08cm \tag{1}$$

Como pode se ver, na forma de ondas o sinal *medida_out* possui o valor **"004"**, indicando 4 centímetros de distância, o que apresenta um caso de sucesso.

2 - Teste para 50 cm

- Acionar reset e desativar, para resetar o circuito;
- Acionar *medir* para iniciar a medição do circuito;
- Esperar fim do envio dos pulsos de **trigger**;
- Enviar um pulso de echo com duração de 148000 clocks;
- Avaliar o sinal medida, verificar se equivale a "0000 0101 0000"

A simulação para este caso de teste no software ModelSim, resultou nas seguintes formas de ondas:




Figura 6: Forma de onda para o segundo caso de teste




Figura 7: Largura do pulso "echo" para o segundo teste

Observando o sinal de entrada *echo_in*, temos um pulso de **2964 microssegundos**. Utilizando a fórmula para obter a distância a partir da largura do pulso, a distância medida é de:

$$D = \frac{2964}{58,82} = 50,391cm \tag{2}$$

Como pode se ver, na forma de ondas o sinal *medida_out* possui o valor "050", indicando 50 centímetros de distância, o que apresenta um caso de sucesso.

3 - Teste para 321 cm

- Acionar reset e desativar, para resetar o circuito;
- Acionar *medir* para iniciar a medição do circuito;
- Esperar fim do envio dos pulsos de **trigger**;
- Enviar um pulso de *echo* com duração de 945000 clocks;
- Avaliar o sinal medida, verificar se equivale a "0011 0010 0001"

A simulação para este caso de teste no software ModelSim, resultou nas seguintes formas de ondas:




Figura 8: Forma de onda para o terceiro caso de teste




Figura 9: Largura do pulso "echo" para o terceiro teste

Observando o sinal de entrada *echo_in*, temos um pulso de **18894 microssegundos**. Utilizando a fórmula para obter a distância a partir da largura do pulso, a distância medida é de:

$$D = \frac{18894}{58,82} = 321,21cm \tag{3}$$

Como pode se ver, na forma de ondas o sinal *medida_out* possui o valor "321", indicando 321 centímetros de distância, o que apresenta um caso de sucesso.

Além disso, analisando a largura do pulso de trigger:




Figura 10: Forma de onda do pulso de trigger

De acordo com a medida realizada no MultiSim, sua largura é de **10 microssegundos**, o que equivale o esperado

B) Testagem do circuito de interface com o sensor ultrassônico de distância

Para a testagem do circuito de interface foram considerados os seguintes casos:

C) Testagem dos circuitos de comunicação serial

Como não se alterou o funcionamento dos circuitos de comunicação serial, mantiveramse as dinâmicas dos testes, apenas refatorando e ajustando os testbenches onde era devido.

O código desenvolvido para os testes será disponibilizado no apêndice.

Testagem do transmissor serial

Para o transmissor serial, a estratégia de testagem foi a mesma desenvolvida para o experimento 2, onde o teste foi dividido em dois: a testagem da transmissão de um sinal par e de um sinal ímpar.

Primeiramente, para a paridade par, realizou-se a transmissão do sinal "00110101".




Figura 11: Testagem para paridade par

Da simulação deste circuito modificado no ModelSim, percebeu-se que o funcionamento estava de acordo com o esperado. O sinal serial apresenta:

- 1 tick em alta (Repouso)
- 1 tick em baixa (Start bit)
- O dado inserido "1010110" (do bit menos significativo para o mais)
- 2 ticks em alta (Bits de parada)

O que caracterizou um teste bem sucedido.

Já para a paridade ímpar, realizou-se a transmissão do sinal: "00101001".




Figura 12: Testagem para paridade ímpar

Mais uma vez, nota-se o funcionamento correto, apresentando os seguintes sinais:

- 1 tick em alta (Repouso)
- 1 tick em baixa (Start bit)
- O dado inserido "10010100" (do bit menos significativo para o mais)
- 2 ticks em alta (Bits de parada)

Por fim, também caracteriza-se que o período apresentando por cada sinal é condizente, já que apresenta uma duração de $\frac{1}{9600}s=0,10416ms$, como apresenta a imagem:




Figura 13: Tamanho do pulso da transmissão serial

Testagem do receptor serial

Para o receptor serial realizaram-se os mesmos testes que foram desenvolvidos no experimento 3, que consistem na transmissão desses sinais:

Para os casos de teste foram adotados os exemplos dados no testbench $rx_serial_tb.vhd$ fornecido, sendo esses:

• 00110101




Figura 14: Primeiro caso de teste do receptor serial

• 01010101




Figura 15: Segundo caso de teste do receptor serial

• 10101010




Figura 16: Terceiro caso de teste do receptor serial

• 11111111




Figura 17: Quarto caso de teste do receptor serial

• 00000000




Figura 18: Quinto caso de teste do receptor serial

Como pode se visualizar, todos os dados enviados foram recebidos (visível na saída dado_out em ciano) o que constitui um caso de sucesso para a testagem deste componente.

c) Projete os novos componentes descritos na seção 1.4.2. Documente o funcionamento destes componentes.

D) Desenvolvimento do módulo UART

A especificação para o módulo UART fornecida pela apostila foi a seguinte:

```
1 ENTITY uart_8N2 IS
       PORT (
2
            clock : IN STD_LOGIC;
4
            \verb"reset": IN STD\_LOGIC";
5
            transmite_dado : IN STD_LOGIC;
6
            dados_ascii : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
            dado_serial : IN STD_LOGIC;
8
            recebe_dado : IN STD_LOGIC;
9
            saida_serial : OUT STD_LOGIC:
            pronto_tx : OUT STD_LOGIC;
10
11
            dado_recebido_rx : OUT STD_LOGIC_VECTOR (7 DOWNTO 0);
12
            tem_dado : OUT STD_LOGIC;
            pronto_rx : OUT STD_LOGIC;
13
14
            db_transmite_dado : OUT STD_LOGIC;
15
            {\tt db\_saida\_serial} \; : \; {\hbox{\scriptsize OUT STD\_LOGIC}};
16
            db_estado_tx : OUT STD_LOGIC_VECTOR(3 DOWNIO 0);
17
            db_partida : OUT STD_LOGIC;
            db_recebe_dado : OUT STD_LOGIC;
19
            db_dado_serial : OUT STD_LOGIC;
20
            db_estado_rx : OUT STD_LOGIC_VECTOR (3 DOWNTO 0)
21
       );
22 END ENTITY;
```

Para a criação do módulo de UART, foi reaproveitado o código do desafio do experimento 3, no qual foi desenvolvida uma UART. No entanto, as entradas e saídas foram modificadas para atender as especificações fornecidas pela apostila – além das modificações indiretas de seus componentes (o transmissor e o receptor serial).

db_recebe_dado rx serial 8N2:RX dado recebido[7..0] dado_recebido_rx[7..0] clock dado_serial db_dado_serial db_dado_serial dado_serial db_estado[3..0] recebe_dado recebe_dado db_estado_rx[3..0] pronto_rx reset reset pronto_rx tem dado tem_dado db_transmite_dado tx serial 8N2:TX clock db estado[3..0] db_estado_tx[3..0] dados ascii[7..0] db_partida dados ascii[7..0] db partida partida db_saida_serial transmite_dado db_saida_serial reset pronto tx pronto_tx saida serial saida_serial

Assim, o diagrama de RTL da UART ficou da seguinte forma:

Figura 19: Diagrama RTL do módulo UART

E) Transmissão de dados seriais do sonar

Este módulo será responsável por receber os dígitos BCD relativos à distância e a angulação do sonar, e enviá-los em formato ASCII por meio de comunicação serial. A mensagem padrão conterá 8 caracteres: 3 dígitos para a angulação do sonar, 1 vírgula, 3 dígitos para a distância medida, e por último 1 ponto final.

Para fazer o envio dessa forma, será desenvolvida uma máquina de estados finita, permitindo assim a transmissão de cada caractere individualmente. Utilizará-se o módulo UART para transmitir as mensagens recebidas de forma serial.

Assim, a especificação da entidade VHD da unidade tx_dados_sonar.vhd ficou como:

```
1 ENTITY tx_dados_sonar IS
      PORT (
2
3
           clock : IN STD_LOGIC;
           reset : IN STD_LOGIC;
           transmitir : IN STD_LOGIC;
           angulo2 : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
           angulo1 : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
           angulo0 : IN STD_LOGIC_VECTOR(3 DOWNTO 0):
9
           distancia2 : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
           distancia1 : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
11
           distancia0 : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
           saida_serial : OUT STD_LOGIC;
12
13
           pronto : OUT STD_LOGIC;
           db_transmitir : OUT STD_LOGIC;
           db_transmite_dado : OUT STD_LOGIC:
           db_saida_serial : OUT STD_LOGIC;
16
           db_estado_tx : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
17
18
           db_estado_uc : OUT STD_LOGIC_VECTOR (2 DOWNTO 0)
      );
19
20 END ENTITY;
```

inicial transmitir='1' preparacao transmite fim_tx='1' fim_transmite fim_tx='0' & fim_contagem='1'

A máquina de estado pode ser representada por meio deste diagrama:

Figura 20: Máquina de estados do módulo de transmissão do sonar

fim total

A descrição de cada estado é:

- inicial: Estado inicial, que aguarda o comando para iniciar uma transmissão de sinal serial;
- **preparacao**: Estado preparatório, que zera contadores e faz a configuração para preparar o circuito com o objetivo de enviar um novo sinal;
- transmite: Estado de envio de sinal a máquina fica neste estado durante a transmissão de um caractere;
- fim_transmite: Estado de fim de transmissão de um único caractere responsável por iniciar a transmissão do próximo caractere;
- **fim_total**: Estado final da máquina de estados, atingido quando a palavra inteira (de 8 caracteres) foi transmitida. Neste estado, a máquina de estados ao receber um próximo sinal "transmitir"= '1' inicia a próxima transmissão dos dados.

Para o funcionamento apropriado desta unidade de controle, é necessário também a existência de um fluxo de dados bem estruturado. Nele, será necessária a existência de:

- UART: para enviar sinais seriais;
- Contador: para contar quantas letras já foram enviadas por meio de comunicação serial, e selecionar a próxima letra a ser enviada;
- Multiplexador de 8 entradas : para selecionar quais das 8 palavras deve ser enviada pela UART.

O diagrama RTL do fluxo de dados desenvolvido ficou desta forma:




Figura 21: Diagrama RTL do fluxo de dados do circuito de transmissão dos dados do sonar

Por fim, o diagrama RTL do circuito **tx_dados_sonar.vhd** ficou como :




Figura 22: Diagrama RTL do circuito de transmissão dos dados do sonar

d) Defina casos de teste destes novos componentes.

D) Testagem do módulo UART

Para a testagem do módulo UART, aplicou-se o mesmo método utilizado no desafio do experimento 3: a saída do transmissor serial (saida_serial) foi utilizada como entrada do receptor serial (entrada_serial). Dessa forma, se ambos os componentes estiverem funcionando corretamente, o sinal inserido em dados_ascii deve ser apresentado em dado_recebido.

Para isso, foi utilizado o testbench desenvolvido na segunda experiência para o circuito de transmissão serial, e analisou-se as formas de onda no ModelSim. Com isso, gerou-se um testbench específico para a UART: uart_tb.

Testou-se o circuito para os seguintes sinais de entrada para "dados_ascii": "00110101", 35 em hexadecimal (o caractere '5') e "00101001", 29 em hexadecimal (o caractere ')'). As ondas obtidas foram as seguintes:




Figura 23: Testagem do sinal "00110101" para a UART




Figura 24: Testagem do sinal "00101001" para a UART

Como, nos dois casos, o sinal enviado pelo módulo interno transmissor da UART foi recebido apropriadamente pelo módulo receptor, pode-se concluir que ambos estão funcionando adequadamente, e a UART funciona como um todo.

E) Testagem do módulo de transmissão de dados do sonar

Para verificar-se o funcionamento da transmissão dos dados lidos pelo sonar, prepararamse dois casos de teste:

- O envio da informação "**153,017.**"(isto é, 153 medidas de angulação e 17 medidas de distância em cm) ;
- O envio da informação "089,205." (isto é, 89 medidas de angulação e 205 medidas de distância em cm) ;

Para realizar este teste no software de testagem de ondas ModelSim, utilizou-se um componente UART no testbench, cuja responsabilidade era receber os sinais seriais enviados e traduzi-los para uma forma mais legível – comprovando assim que o sinal serial está sendo enviado na forma correta.

Envio do sinal de "153,017."

Primeiramente, uma visão geral do primeiro caso de teste:




Figura 25: Visão geral do primeiro caso de teste

Em segundo lugar, uma *close* dos sinais, apresentando as saídas lidas em **s_dado_recebido**:




Figura 26: Visão dos 4 primeiros caracteres enviados no primeiro caso de teste




Figura 27: Visão dos 4 últimos caracteres enviados no primeiro caso de teste

Como pode-se ver, os sinais recebidos são equivalentes a **31, 35, 33, 2C, 30, 31, 37, 2E**, que em ASCII representam "**153,017.**", o que era o esperado. Assim, o primeiro caso de teste é considerado um sucesso.

Envio do sinal de "089,205."

Primeiramente, uma visão geral do segundo caso de teste:




Figura 28: Visão geral do segundo caso de teste

Em segundo lugar, uma *close* dos sinais, apresentando as saídas lidas em **s_dado_recebido**:




Figura 29: Visão dos 4 primeiros caracteres enviados no segundo caso de teste




Figura 30: Visão dos 4 últimos caracteres enviados no segundo caso de teste

Como pode-se ver, os sinais recebidos são equivalentes a **30**, **38**, **39**, **2C**, **32**, **30**, **35**, **2E**, que em ASCII representam "**089**,**205**.", o que era o esperado. Assim, o segundo caso de teste é também considerado um sucesso.

e) Execute a simulação dos casos de teste definidos para cada componente usando o ModelSim. Anote as figuras das formas de onda obtidas para mostrar o correto funcionamento

Este item já foi realizado no item anterior d)

f) Submeter os arquivos VHDL dos componentes refatorados, junto com os respectivos testbenches (arquivos ZIP)


3.2 Atividade 2

g) Projetar um circuito de teste que execute a movimentação contínua do servomotor percorrendo as 8 posições definidas. A movimentação deve seguir um padrão de movimento do "vai e volta", com intervalo de 1 segundo em cada posição. DICA: o componente $contador_g_updown_m$ será fornecido.


O circuito de teste desta movimentação do servomotor em varredura foi desenvolvido de maneira bem simples, já que o circuito por si só já funciona automaticamente, alterando as posições do servomotor. Para a análise do teste, utilizou-se o sinal **db_posicao**.

Desenvolveram-se dois casos de teste: o primeiro sendo uma varredura limitada, aguardando o tempo necessário para que o circuito fique na posição "110", e verificando se o sinal **db_posicao** está correto. O segundo consiste em uma varredura geral, verificando se o circuito atinge todas as posições definidas de maneira correta.

Visualização do primeiro teste com reset



Visualização da varredura geral



h) Projetar um circuito de teste que envia a sequência de 8 caracteres ASCII com dados de ângulo e distância do sistema de sonar. DICA: o componente mux_8x1_n será fornecido.

Esta atividade já foi realizada nos itens anteriores.

i) Execute o teste de funcionamento destes circuitos de teste usando o ModelSim. DICA: nomeie os projetos dos circuitos de teste: teste_movimentacao_servomotor e teste_tx_dados_sonar.

Esta atividade já foi realizada nos itens anteriores.

j) Submeta os arquivos QAR dos projetos dos circuitos de teste com o Planejamento. DICA: nomeie os arquivos como exp5_txbyy_teste_movimentacao_servomotor.qar e exp5_txbyy_teste_tx_dados_sonar.qar.

3.3 Atividade 3

k)Os circuitos de teste projetados devem ser implementados na bancada remota no Laboratório Digital usando a placa FPGA DE0-CV. Defina também as designações de sinais aos pinos da FPGA e aos pinos dos projetos no MQTT Dash (se for usado)

 ${\bf l)} {\bf Relate} \ {\bf quaisquer} \ {\bf ocorrências} \ {\bf experimentais} \ {\bf no} \ {\bf Relat\'orio}$

m)Submeta	os	arquivos	\mathbf{QAR}	\mathbf{dos}	${\bf projetos}$	finais	da	experiência	com	o F	Relatóri	io

4 RESULTADOS

A ser preenchido depois da experiência.

5 DESAFIO

A ser preenchido após o experimento;

6 APÊNDICE

6.1 Testbenches

6.1.1 Comunicação Serial

tx_serial_tb

```
2 — Arquivo : tx_serial_tb.vhd
 3 — Projeto : Experiencia 2 — Transmissao Serial Assincrona
 5 — Descricao : circuito da experiencia 2
 6 ---
                 > modelo de testbench para simulação do circuito
                > de transmissao serial assincrona
10 — Revisoes :
                     Versao Autor
         09/09/2021 1.0 Edson Midorikawa versao inicial
13 ----
15 LIBRARY ieee;
16 USE ieee.std_logic_1164.ALL;
17 USE ieee.numeric_std.ALL;
19 ENTITY tx_serial_tb IS
20 END ENTITY:
21
22 ARCHITECTURE tb OF tx_serial_tb IS
   — Componente a ser testado (Device Under Test — DUT)
24
25
   COMPONENT tx_serial_8N2
26
     PORT (
27
        clock : IN STD_LOGIC;
        reset : IN STD_LOGIC;
28
29
        partida : IN STD_LOGIC;
        dados_ascii : IN STD_LOGIC_VECTOR(7 DOWNIO 0);
31
        saida_serial : OUT STD_LOGIC;
32
        pronto_tx : OUT STD_LOGIC;
        db_partida : OUT STD_LOGIC;
34
        {\tt db\_saida\_serial} \; : \; {\scriptsize OUT \; STD\_LOGIC} \; ;
        db_estado : OUT STD_LOGIC_VECTOR(3 DOWNTO 0)
35
36
     ):
37 END COMPONENT;
38
    — Declara o de sinais para conectar o componente a ser testado (DUT)
39
40
    - valores iniciais para fins de simulação (ModelSim)
    SIGNAL clock_in : STD_LOGIC := '0';
    42
    SIGNAL partida_in : STD_LOGIC := '0';
43
44
    SIGNAL dados_ascii_8_in : STD_LOGIC_VECTOR (7 DOWNIO 0) := "000000000";
45
46
    SIGNAL saida_serial_out : STD_LOGIC;
47
    SIGNAL pronto_tx_out : STD_LOGIC;
```

```
49
     SIGNAL db_partida_out : STD_LOGIC;
50
     SIGNAL db_saida_serial_out : STD_LOGIC;
51
     SIGNAL db_estado_out : STD_LOGIC_VECTOR (3 DOWNTO 0);
52
53
     — Configura es do clock
    SIGNAL keep_simulating : STD_LOGIC := '0'; — delimita o tempo de gera o do clock
54
     CONSTANT clockPeriod : TIME := 20 ns; — clock de 50MHz
55
56
57 BEGIN
     - Gerador de clock: executa enquanto 'keep_simulating = 1', com o per odo
58
59
      — especificado. Quando keep_simulating=0, clock interrompido, bem como a
60
     — simula o de eventos
     {\tt clock\_in} \ \mathrel{<=} \ ({\tt NOT} \ {\tt clock\_in}) \ {\tt AND} \ {\tt keep\_simulating} \ {\tt AFTER} \ {\tt clockPeriod} \ / \ 2;
61
62
63
      - Conecta DUT (Device Under Test)
64
    \mathrm{dut} : \mathrm{tx\_serial\_8N2}
     PORT MAP
65
66
     (
67
       clock \Rightarrow clock_in,
68
       reset => reset_in ,
       partida => partida_in ,
69
70
       dados_ascii => dados_ascii_8_in ,
       saida_serial => saida_serial_out ,
71
72
       pronto_tx => pronto_tx_out,
73
       db_partida => db_partida_out,
74
        db_saida_serial => db_saida_serial_out ,
75
       db_estado => db_estado_out
    );
76
77
       - geracao dos sinais de entrada (estimulos)
78
      stimulus : PROCESS IS
79
80
81
82
        ASSERT false REPORT "Inicio da simulação" SEVERITY note;
        keep\_simulating <= '1';
83
84
           — inicio da simulacao: reset —
86
       partida_in <= '0';
87
        reset_in <= '1';
       WAIT FOR 20 * clockPeriod; - pulso com 20 periodos de clock
88
89
        reset_in \le '0';
90
       WAIT UNTIL falling_edge(clock_in);
       WAIT FOR 50 * clockPeriod;
91
92
93
           — dado de entrada da simulação (caso de teste #1)
94
        dados_ascii_8_in \le "00110101"; - x35 = '5'
        WAIT FOR 20 * clockPeriod;
95
96
97
        ---- acionamento da partida (inicio da transmissao)
        partida_in <= '1';
98
99
        WAIT UNTIL rising_edge(clock_in);
100
        WAIT FOR 5 * clockPeriod; - pulso partida com 5 periodos de clock
        partida_in <= '0';
101
102
103
           — espera final da transmissao (pulso pronto em 1)
104
       WAIT UNTIL pronto_tx_out = '1';
105
106
        --- final do caso de teste 1
107
108
        - intervalo entre casos de teste
       WAIT FOR 2000 * clockPeriod;
109
110
          — dado de entrada da simulação (caso de teste #2)
112
        dados_ascii_8_in \le "00101001"; - x29 = ')'
113
        WAIT FOR 20 * clockPeriod;
114
```

```
115
           — acionamento da partida (inicio da transmissao)
        partida_in <= '1';
116
        WAIT UNTIL rising_edge(clock_in);
117
        WAIT FOR 5 * clockPeriod; - pulso partida com 5 periodos de clock
118
        partida_in \le '0';
119
120
121
        --- espera final da transmissao (pulso pronto em 1)
122
        WAIT UNTIL pronto_tx_out = '1';
123
           — final do caso de teste 2
124
125
126
         - intervalo
        WAIT FOR 2000 * clockPeriod;
127
128
            - final dos casos de teste da simulação
130
        ASSERT false REPORT "Fim da simulação" SEVERITY note;
        \label{eq:keep_simulating} \texttt{keep\_simulating} \ <= \ \texttt{'0'};
131
132
133
        WAIT; — fim da simula o: aguarda indefinidamente
134 END PROCESS;
135 END ARCHITECTURE:
```

rx serial tb

```
2 — Arquivo : rx_serial_tb.vhd
 3 — Projeto : Experiencia 3 — Recepcao Serial Assincrona
 5 — Descricao : testbench para circuito de recepcao serial
 6 —
                 contem recursos adicionais que devem ser aprendidos
                1) procedure em VHDL (UART_WRITE_BYTE)
 7 —
 8 —
                2) array de casos de teste
9 ___
10 —
11 — Revisoes :
       Data
                    Versao Autor
                                              Descricao
         09/09/2021 1.0 Edson Midorikawa versao inicial
13 ---
14 ---
15 —
16 LIBRARY ieee;
17 USE ieee.std_logic_1164.ALL;
18 USE ieee.numeric_std.ALL;
19
20 ENTITY rx_serial_tb IS
21 END ENTITY;
22
23 ARCHITECTURE tb OF rx_serial_tb IS
24
25
     — Declaração de sinais para conectar o componente a ser testado (DUT)
    SIGNAL clock_in : STD_LOGIC := '0';
26
    SIGNAL reset_in : STD_LOGIC := '0';
27
   SIGNAL recebe_in : STD_LOGIC := '0';
28
29
     - saidas
30 SIGNAL dado_out : STD_LOGIC_VECTOR(7 DOWNTO 0);
31
    SIGNAL pronto_out : STD_LOGIC;
    SIGNAL tem_dado_out : STD_LOGIC;
32
33
    SIGNAL db_recebe_dado_out : STD_LOGIC;
34
    SIGNAL db_estado_out : STD_LOGIC_VECTOR(3 DOWNIO 0);
35
36 — para procedimento UART_WRITE_BYTE
37 SIGNAL entrada_serial_in : STD_LOGIC := '1';
    SIGNAL serialData : STD_LOGIC_VECTOR(7 DOWNTO 0) := "000000000";
38
39
    — Configuraes do clock
```

```
CONSTANT clockPeriod : TIME := 20 ns; — 50MHz
41
49
     CONSTANT bitPeriod : TIME := 5208 * clockPeriod; — 5208 clocks por bit (9.600 bauds)
43
     - constant bitPeriod : time := 454*clockPeriod; - 454 clocks por bit (115.200 bauds)
44
45
     — Procedimento para geracao da sequencia de comunicacao serial 8N2
     - adaptacao de codigo acessado de:
46
47
     - https://www.nandland.com/goboard/uart-go-board-project-part1.html
    PROCEDURE UART_WRITE_BYTE (
48
      Data_In : IN STD_LOGIC_VECTOR(7 DOWNIO 0);
49
       SIGNAL Serial_Out : OUT STD_LOGIC) IS
50
51
     BEGIN
52
53
       - envia Start Bit
      Serial_Out <= '0';
54
55
      WAIT FOR bitPeriod;
56
57
       - envia Dado de 8 bits
58
       FOR ii IN 0 TO 7 LOOP
59
         Serial_Out <= Data_In(ii);
60
         WAIT FOR bitPeriod;
61
       END LOOP; — loop ii
62
63
       — envia 2 Stop Bits
64
       Serial_Out <= '1';
       WAIT FOR 2 * bitPeriod;
65
66
67
     END UART_WRITE_BYTE:
     - fim procedure
68
69
         - Array de casos de teste
70
71
     TYPE caso_teste_type IS RECORD
       id : NATURAL:
72
       data : STD_LOGIC_VECTOR(7 DOWNTO 0);
73
74
     END RECORD;
75
    TYPE casos_teste_array IS ARRAY (NATURAL RANGE <>) OF caso_teste_type;
76
77
     CONSTANT casos_teste : casos_teste_array :=
78
     (1, "00110101"), — 35H
79
     (2, "01010101"), — 55H
80
81
     (3, "10101010"), — AAH
     (4, "11111111"), — FFH
82
     (5, "00000000") — 00H
83
     - inserir aqui outros casos de teste (inserir "," na linha anterior)
84
85
86
     SIGNAL keep_simulating : STD_LOGIC := '0'; — delimita o tempo de g e r a o do clock
87
89 BEGIN
90
91
     --- Gerador de Clock
     clock_in <= (NOT clock_in) AND keep_simulating AFTER clockPeriod/2;</pre>
92
93
      — Instanciao direta DUT (Device Under Test)
94
     DUT : ENTITY work.rx_serial_8N2
95
96
      PORT MAP(
97
         clock \Rightarrow clock_in,
          reset => reset_in ,
98
          dado_serial \Rightarrow entrada_serial_in,
100
          recebe_dado => recebe_in ,
          {\tt dado\_recebido} \; = > \; {\tt dado\_out} \; ,
102
         tem_dado => tem_dado_out,
103
          pronto_rx \Rightarrow pronto_out,
104
          {\tt db\_recebe\_dado} \implies {\tt db\_recebe\_dado\_out} \;,
105
         db_estado => db_estado_out
106
      );
```

```
107
108
        — Geracao dos sinais de entrada (estimulo)
     stimulus : PROCESS IS
109
110
     BEGIN
111
       --- inicio da simulação
112
       ASSERT false REPORT "inicio da simulação" SEVERITY note;
113
114
       keep_simulating <= '1';
115
       - reset
       reset_in <= '0';
116
117
       WAIT FOR bitPeriod;
       reset_in <= '1', '0' AFTER 2 * clockPeriod;
118
       WAIT FOR bitPeriod;
119
120
121
           - loop pelos casos de teste
122
       FOR i IN casos_teste 'RANGE LOOP
         ASSERT false REPORT "Caso de teste " & INTEGER'image(casos_teste(i).id) SEVERITY note;
123
124
         serialData <= casos_teste(i).data; — caso de teste "i"
125
         WAIT FOR 10 * clockPeriod;
126
         — 1) envia bits seriais para circuito de recepcao
127
128
         UART_WRITE_BYTE (Data_In => serialData, Serial_Out => entrada_serial_in);
129
         entrada_serial_in <= '1'; — repouso
         WAIT FOR bitPeriod;
130
131
132
          — 2) simula recebimento do dado (p.ex. circuito principal registra saida)
         WAIT UNTIL falling_edge(clock_in);
133
         recebe_in <= '1', '0' AFTER 2 * clockPeriod;</pre>
134
135
136
         - 3) intervalo entre casos de teste
         WAIT FOR 2 * bitPeriod;
137
       END LOOP;
138
139
140
        ——— final dos casos de teste da simulação
       ASSERT false REPORT "fim da simulação" SEVERITY note;
141
       keep_simulating <= '0';
142
143
144
      WAIT; — fim da simulao: aguarda indefinidamente
145
146
    END PROCESS stimulus;
148 END tb;
```

uart_tb

```
2 — Arquivo : tx_serial_tb.vhd
3 — Projeto : Experiencia 2 - Transmissao Serial Assincrona
5 — Descricao : circuito da experiencia 2
                > modelo de testbench para simulação do circuito
6 —
7 —
                > de transmissao serial assincrona
10 — Revisoes :
11 ---
      Data
                    Versao Autor
                                              Descricao
         09/09/2021 1.0 Edson Midorikawa versao inicial
13 ---
14 ---
15 LIBRARY ieee;
16 USE ieee.std_logic_1164.ALL;
17 USE ieee.numeric_std.ALL;
19 ENTITY uart_tb IS
```

```
20 END ENTITY;
21
22 ARCHITECTURE to OF nart_tb IS
23
24
      — Componente a ser testado (Device Under Test — DUT)
     COMPONENT uart_8N2 IS
25
26
        PORT (
            clock : IN STD_LOGIC;
27
28
            reset : IN STD_LOGIC;
            transmite\_dado \ : \ \underline{IN} \ STD\_LOGIC;
29
30
            dados_ascii : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
31
            dado_serial : IN STD_LOGIC;
32
            recebe_dado : IN STD_LOGIC;
            saida_serial : OUT STD_LOGIC;
33
            pronto_tx : OUT STD_LOGIC;
35
            dado_recebido_rx : OUT STD_LOGIC_VECTOR (7 DOWNIO 0);
36
            tem_dado : OUT STD_LOGIC;
37
            pronto_rx : OUT STD_LOGIC;
            db_transmite_dado : OUT STD_LOGIC;
39
            \verb|db_saida_serial|: OUT STD\_LOGIC; \\
            db_estado_tx : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
40
41
            db_recebe_dado : OUT STD_LOGIC;
            db_dado_serial : OUT STD_LOGIC;
42
43
            db_estado_rx : OUT STD_LOGIC_VECTOR (3 DOWNTO 0)
         ):
44
45
     END COMPONENT;
46
     — Declara o de sinais para conectar o componente a ser testado (DUT)
47
         valores iniciais para fins de simulação (ModelSim)
48
     SIGNAL clock_in : STD_LOGIC := '0';
49
50
     SIGNAL reset_in : STD_LOGIC := '0';
     SIGNAL transmite_dado_in : STD_LOGIC := '0';
51
52
     SIGNAL recebe_dado_in : STD_LOGIC := '0';
     53
     54
     SIGNAL saida_serial_out : STD_LOGIC := '1';
55
     SIGNAL pronto_rx_out : STD_LOGIC := '0';
57
     SIGNAL pronto_tx_out : STD_LOGIC := '0';
     58
59
     SIGNAL db_recebe_dado_out , db_dado_serial_out : STD_LOGIC := '0';
60
     61
     62
63
64
       - Configura es do clock
65
     CONSTANT clockPeriod : TIME := 20 ns; — clock de 50MHz
66
67
68 BEGIN
     — Gerador de clock: executa enquanto 'keep_simulating = 1', com o per odo
69
     — especificado. Quando keep_simulating=0, clock interrompido, bem como a
70
      — simula o de eventos
71
72
     clock_in <= (NOT clock_in) AND keep_simulating AFTER clockPeriod/2;</pre>
73
74
     - Conecta DUT (Device Under Test)
     dut : uart_8N2
75
     PORT MAP
76
77
78
         clock \Rightarrow clock_in,
79
         reset \Rightarrow reset_in,
80
         transmite_dado => transmite_dado_in ,
81
         dados_ascii => dados_ascii_8_in ,
         dado_serial => saida_serial_out ,
83
         {\tt recebe\_dado} \implies {\tt recebe\_dado\_in} \; ,
84
         saida_serial => saida_serial_out ,
85
         pronto_tx => pronto_tx_out,
```

```
86
            dado_recebido_rx => dado_recebido_out ,
87
            {\tt tem\_dado} \implies {\tt tem\_dado\_out} \; ,
88
            pronto_rx => pronto_rx_out,
 89
            db_transmite_dado => db_transmite_dado_out ,
90
            db_saida_serial => db_saida_serial_rx_out ,
            db_estado_tx => db_estado_tx_out.
91
92
            db_recebe_dado => db_recebe_dado_out ,
93
            db_dado_serial => db_dado_serial_out ,
94
            db_estado_rx => db_estado_rx_out
95
        );
96
97
         — geracao dos sinais de entrada (estimulos)
98
        stimulus : PROCESS IS
99
        BEGIN
100
101
            ASSERT false REPORT "Inicio da simulação" SEVERITY note;
            \texttt{keep\_simulating} \ <= \ \texttt{'1'};
103
104
              --- inicio da simulacao: reset ---
105
            transmite_dado_in <= '0';
106
            reset in <= '1':
107
            WAIT FOR 20 * clockPeriod; - pulso com 20 periodos de clock
108
            reset_in <= '0';
109
            WAIT UNTIL falling_edge(clock_in);
            WAIT FOR 50 * clockPeriod;
110
111
112
                - dado de entrada da simulação (caso de teste #1)
            dados_ascii_8_in <= "00110101"; -- x35 = '5'
113
            WAIT FOR 20 * clockPeriod;
114
115
116
                - acionamento da transmite_dado (inicio da transmissao)
            {\tt transmite\_dado\_in} \ <= \ '1';
117
118
            WAIT UNTIL rising_edge(clock_in);
119
            WAIT FOR 5 * clockPeriod; - pulso transmite_dado com 5 periodos de clock
120
            transmite_dado_in <= '0';
121
122
                - espera final da transmissao (pulso pronto em 1)
123
            WAIT UNTIL pronto_tx_out = '1';
124
125
               - final do caso de teste 1
126
127
              - intervalo entre casos de teste
            WAIT FOR 2000 * clockPeriod;
128
129
                - dado de entrada da simulação (caso de teste #2)
130
131
            recebe_dado_in <= '1';
            WAIT FOR 20 * clockPeriod;
132
133
            recebe_dado_in <= '0';
            dados_ascii_8_in <= "00101001"; -- x29 = ')'
134
135
            WAIT FOR 100 * clockPeriod;
136
                - acionamento da transmite_dado (inicio da transmissao)
137
138
            transmite_dado_in <= '1';
            WAIT UNTIL rising_edge(clock_in);
139
140
            WAIT FOR 5 * clockPeriod; - pulso transmite_dado com 5 periodos de clock
141
            transmite_dado_in <= '0';
142
               — espera final da transmissao (pulso pronto em 1)
143
            WAIT UNTIL pronto_tx_out = '1';
145
146
            ---- final do caso de teste 2
147
              - intervalo
149
            WAIT FOR 2000 * clockPeriod;
150
151
            ---- final dos casos de teste da simulação
```

```
ASSERT false REPORT "Fim da simulação" SEVERITY note;
keep_simulating <= '0';

WAIT; — fim da simula o: aguarda indefinidamente
END PROCESS;
FIND ARCHITECTURE;
```

6.1.2 Transmissão dos dados do sonar

tx_dados_sonar_tb

```
1 LIBRARY ieee:
2 USE ieee.std_logic_1164.ALL:
3 USE ieee.numeric_std.ALL;
5 ENTITY tx_dados_sonar_tb IS
6 END ENTITY;
8 ARCHITECTURE tb OF tx_dados_sonar_tb IS
10
     — Componente a ser testado (Device Under Test — DUT)
11
     COMPONENT tx_dados_sonar
12
      PORT (
13
         clock : IN STD_LOGIC;
14
         reset : IN STD_LOGIC;
          transmitir : IN STD_LOGIC;
          \verb|angulo2|: IN STD_LOGIC_VECTOR(3|DOWNIO|0); --- |digitos| BCD|
16
          angulo1 : IN STD_LOGIC_VECTOR(3 DOWNTO 0); — de angulo
17
18
          angulo0 : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
19
          distancia2 : IN STD_LOGIC_VECTOR(3 DOWNTO 0); — digitos de distancia
          distancia1 : IN STD_LOGIC_VECTOR(3 DOWNTO 0):
20
          distancia0 : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
21
          saida_serial : OUT STD_LOGIC;
23
          pronto : OUT STD_LOGIC;
24
          db_transmitir : OUT STD_LOGIC;
25
          db_transmite_dado : OUT STD_LOGIC;
          db_saida_serial : OUT STD_LOGIC;
          db_estado_tx : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
27
          db_estado_uc : OUT STD_LOGIC_VECTOR (2 DOWNTO 0)
28
29
      );
30
    END COMPONENT;
31
    COMPONENT uart_8n2 PORT (
32
       clock : IN STD_LOGIC;
34
       reset : IN STD_LOGIC;
       transmite_dado : IN STD_LOGIC;
35
       dados_ascii : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
36
37
       {\tt dado\_serial} \; : \; {\tt IN} \; {\tt STD\_LOGIC};
38
       recebe_dado : IN STD_LOGIC;
       saida_serial : OUT STD_LOGIC:
39
       pronto_tx : OUT STD_LOGIC;
41
       dado_recebido_rx : OUT STD_LOGIC_VECTOR (7 DOWNTO 0);
       tem_dado : OUT STD_LOGIC:
42
       pronto_rx : OUT STD_LOGIC;
43
       db_transmite_dado : OUT STD_LOGIC;
45
       db_saida_serial : OUT STD_LOGIC;
       {\tt db\_estado\_tx} \; : \; {\scriptsize \begin{array}{c} OUT \\ \end{array}} \; {\scriptsize STD\_LOGIC\_VECTOR(3 \;\; {\scriptsize \begin{array}{c} DOWNIO \\ \end{array}} 0)} \; ;
46
47
       db_partida : OUT STD_LOGIC;
       db_recebe_dado : OUT STD_LOGIC;
       db_dado_serial : OUT STD_LOGIC;
49
       db_estado_rx : OUT STD_LOGIC_VECTOR (3 DOWNTO 0)
50
51
       );
```

```
END COMPONENT;
52
53
54
      — Declara o de sinais para conectar o componente a ser testado (DUT)
           valores iniciais para fins de simulação (ModelSim)
 55
      \begin{array}{lll} {\tt SIGNAL} & {\tt clock\_in} & : & {\tt STD\_LOGIC} := & {\tt '0'}; \end{array}
56
      SIGNAL reset_in : STD_LOGIC := '0';
57
58
     SIGNAL transmitir_in : STD_LOGIC := '0';
59
      SIGNAL angulo 2_in , angulo 1_in , angulo 0_in : STD_LOGIC_VECTOR (3 DOWNTO 0) := "0000";
60
      SIGNAL distancia2_in , distancia1_in , distancia0_in : STD_LOGIC_VECTOR (3 DOWNTO 0) := "0000";
61
62
63
      SIGNAL saida_serial_out : STD_LOGIC;
      SIGNAL pronto_out : STD_LOGIC;
64
      SIGNAL db_transmite_dado_out : STD_LOGIC;
65
      SIGNAL db_estado_tx_out : STD_LOGIC_VECTOR(3 DOWNTO 0);
67
      SIGNAL db_estado_uc_out : STD_LOGIC_VECTOR(2 DOWNTO 0);
68
69
      SIGNAL s_dado_recebido : STD_LOGIC_VECTOR (7 DOWNTO 0);
70
      SIGNAL s_tem_dado : STD_LOGIC;
 71
      - Configura es do clock
 72
 73
     SIGNAL keep_simulating : STD_LOGIC := '0'; — delimita o tempo de gera o do clock
       \begin{array}{lll} \hbox{\hbox{\it CONSTANT}} & \hbox{\hbox{\it clockPeriod}} & \hbox{\hbox{\it :}} & \hbox{\hbox{\it TIME}} & \hbox{\scriptsize :=} & 20 \ \hbox{ns} \,; & \hbox{\scriptsize \longleftarrow} & \hbox{\hbox{\it clock}} & \hbox{\hbox{\it de}} & 50 \hbox{\scriptsize MHz} \\ \end{array} 
74
75
76 BEGIN
      - Gerador de clock: executa enquanto 'keep_simulating = 1', com o per odo
 78
      - especificado. Quando keep_simulating=0, clock interrompido, bem como a
      — simula o de eventos
79
     clock_in <= (NOT clock_in) AND keep_simulating AFTER clockPeriod/2;
80
81
82
      - Conecta DUT (Device Under Test)
      dut : tx_dados_sonar PORT MAP(
83
84
        clock => clock_in ,
 85
        reset => reset_in ,
86
        transmitir => transmitir_in ,
        angulo2 => angulo2_in,
87
        angulo1 => angulo1_in,
89
        angulo0 => angulo0_in,
90
        distancia2 => distancia2_in ,
91
         distancia1 => distancia1_in ,
         distancia0 \implies distancia0_in,
93
         saida_serial => saida_serial_out ,
        pronto => pronto_out,
94
95
        db_transmitir => OPEN,
96
         {\tt db\_transmite\_dado} \implies {\tt db\_transmite\_dado\_out} \;,
97
         db_saida_serial => OPEN,
98
         db_estado_tx => db_estado_tx_out.
99
        db_estado_uc => db_estado_uc_out
100
      );
102
      uart : uart_8n2 PORT MAP(
        clock => clock_in ,
103
104
        reset => reset_in ,
        transmite_dado \Rightarrow '0',
105
106
         dados_ascii => "00000000",
         dado_serial => saida_serial_out ,
107
108
        recebe_dado => s_tem_dado,
109
         saida_serial => OPEN,
110
         pronto_tx => OPEN,
111
         {\tt dado\_recebido\_rx} \implies {\tt s\_dado\_recebido} \;,
112
        tem\_dado \implies s\_tem\_dado \; ,
113
         pronto_rx => OPEN,
114
         db_{transmite} = dado \Rightarrow OPEN,
115
         db_saida_serial => OPEN,
        db estado tx \Rightarrow OPEN.
116
117
        db_partida => OPEN,
```

```
118
       db_recebe_dado => OPEN,
119
        db_dado_serial => OPEN,
120
       db_{-}estado_{-}rx \Rightarrow OPEN
121
122
     — geracao dos sinais de entrada (estimulos)
123
     stimulus : PROCESS IS
124
125
126
        ASSERT false REPORT "Inicio da simulação" SEVERITY note;
127
128
        keep_simulating <= '1';
129
           — inicio da simulacao: reset —
130
        transmitir_in <= '0';
131
132
        reset_in <= '1';
133
        WAIT FOR 20 * clockPeriod; — pulso com 20 periodos de clock
        r \, e \, s \, e \, t \, \_i \, n \ <= \ ' \, 0 \, ';
134
135
        WAIT UNTIL falling_edge(clock_in);
136
        WAIT FOR 20 * clockPeriod;
137
        —— Envio de 153,017. (caso de teste 1)
138
        angulo0_in <= "0001";
139
140
        angulo1_in \ll "0101";
        angulo 2_in <= "0011";
141
        distancia0_in \ll "0000";
142
143
        distancia1_in \le "0001";
        \operatorname{distancia2\_in} \ <= \ "0111";
144
145
        WAIT FOR 10 * clockPeriod;
146
147
148
        transmitir_in <= '1';
149
        WAIT FOR 20 * clockPeriod;
150
151
        transmitir_in <= '0';
152
153
154
        WAIT UNTIL pronto_out = '1';
155
           — Intervalo
156
157
        WAIT FOR 1000 * clockPeriod;
158
159
        ---- Envio de 089,205. (caso de teste 1)
        angulo0_in <= "0000";
160
        angulo1_in <= "1000";
161
162
        angulo 2_in <= "1001";
163
        distancia0_in <= "0010";
164
        distancia1_in <= "0000";
165
        distancia2_in \ll "0101";
166
        WAIT FOR 10 * clockPeriod:
167
168
169
        transmitir_in <= '1';
170
        WAIT FOR 20 * clockPeriod;
171
172
173
        transmitir_in <= '0';
174
175
        WAIT UNTIL pronto_out = '1';
176
177
           — Intervalo
        WAIT FOR 1000 * clockPeriod;
178
179
            — final dos casos de teste da simulação
181
        ASSERT false REPORT "Fim da simulação" SEVERITY note;
        keep\_simulating <= '0';
182
183
```

```
184 WAIT; — fim da simula o: aguarda indefinidamente
185 END PROCESS;
186 END ARCHITECTURE;
```

7 REFERÊNCIAS BIBLIOGRÁFICAS

- (1) ALMEIDA, F.V. de; SATO, L.M.; MIDORIKAWA, E.T. Tutorial para criação de circuitos digitais em VHDL no Quartus Prime 16.1. Apostila de Laboratório Digital. Departamento de Engenharia de Computação e Sistemas Digitais, Escola Politécnica da USP. Edição de 2017.
- (2) ALMEIDA, F.V. de; SATO, L.M.; MIDORIKAWA, E.T. Tutorial para criação de circuitos digitais hierárquicos em VHDL no Quartus Prime 16.1. Apostila de Laboratório Digital. Departamento de Engenharia de Computação e Sistemas Digitais, Escola Politécnica da USP. Edição de 2017.
- (3) ALTERA / Intel. DE0-CV User Manual. 2015.
- (4) ALTERA / Intel. Quartus Prime Introduction Using VHDL Designs. 2016.
- (5) ALTERA / Intel. Quartus Prime Introduction to Simulation of VHDL Designs. 2016.
- (6) D'AMORE, R. VHDL descrição e síntese de circuitos digitais. 2a edição, LTC, 2012.
- (7) WAKERLY, John F. Digital Design Principles & Practices. 4th edition, Prentice Hall, 2006.