PCS3225 - Sistemas Digitais II Projeto 3 - Banco de Registradores e Instruções ADD

Glauber De Bona

30/09/2020

O objetivo deste trabalho é exercitar a descrição de registradores em VHDL, que serão usados como componentes internos do PoliLEGv8. Além disso, este trabalho oferece um primeiro contato com a implementação de instruções de adição.

O PC e o banco de registradores.

Introdução

O registrador é um dos componentes básicos do processador. Ele é o elemento de memória mais próximo das unidades funcionais e também o mais rápido, pois está diretamente ligado a elas através do fluxo de dados interno. Todas as operações importantes que acontecem no processador tem como origem ou destino um registrador, normalmente no **banco de registradores**.

Em sistemas digitais, um registrador nada mais é que um conjunto de *flip-flops*. Em VHDL, um *flip-flop* é descrito usando-se uma atribuição incompleta dentro de um bloco sequencial. Veja o exemplo abaixo de um bloco sequencial:

```
ffdr: process(clock, reset)
begin
    if reset='1' then
        q <= '0';
        q_n <= '1';
    elsif clock='1' and clock'event then
        if en = '1' then
            q <= d;
            q_n <= not d;
    end if;
end process;</pre>
```

Neste bloco, descrevemos um *flip-flop* tipo D com *reset* assíncrono. Note que o processo tem em sua lista de sensibilidade o clock e o reset, mas o if divide as ações em assíncronas (se houver *reset*) ou síncronas (sensível à borda de subida do clock). Porém, se não houver um *reset* nem uma borda de subida do *clock*, o comportamento não é especificado. Chamamos isso de **atribuição incompleta**, e a ação padrão do sintetizador será de manter os sinais inalterados.

Para manter os sinais como estão, deve existir um elemento de memória. Nesse caso, o elemento de memória que forçamos o sintetizador a usar para manter o valor é exatamente um *flip-flop*. Caso desejássemos, poderíamos colocar um el se contendo uma atribuição para o mesmo sinal, mas isto é desnecessário. Este tipo de atribuição incompleta também funciona para outros sinais. O sintetizador se encarregará de colocar o número de *flip-flops* adequado para manter o valor de um vetor ou sinal inalterado.

No LEGv8 são 32 de 64 bits

O reset é prioritário pois é avaliado antes.

q<=q;

Atividades

T₃A₁ (3 pontos) Implemente um componente em VHDL correspondente a um registrador parametrizável, respeitando a seguinte entidade:

Trabalho 3, Atividade 1

```
entity reg is
generic(wordSize: natural :=4);
port (
  clock: in bit; -! entrada de clock
  reset: in bit; —! clear assincrono
  load: in bit; —! write enable (carga paralela)
         in bit_vector(wordSize-1 downto o); -! entrada
         out bit_vector(wordSize-1 downto o) ---! saida
);
end reg;
```

O registrador é parametrizável através do parâmetro wordSize, que determina o seu tamanho em bits. Recebe um sinal de clock periódico e é sensível a borda de subida deste sinal. O reset é assíncrono e força todos os bits para zero. Quando o sinal load á alto, a escrita é considerada habilitada e o valor na entrada d é gravado nos flip-flops quando ocorrer uma borda de subida do clock, refletindo então na saída q. Contrariamente, quando o sinal load é baixo, nada acontece e a saída permanece inalterada. A saída é assíncrona e mostra o conteúdo atual do registrador.

Tanto a entrada d quando a saída q são paralelas e contém wordSize bits.

T₃A₂ (4 pontos) Implemente um componente em VHDL correspondente a um bloco de registradores que respeite a seguinte entidade:

Trabalho 3, Atividade 2

```
entity regfile is
        generic (
                regn: natural := 32;
                wordSize: natural := 64
        );
        port(
                 clock:
                           in
                              bit;
                 reset:
                           in
                                 bit;
                 regWrite: in
                                 bit:
                 rr1, rr2, wr: in bit_vector(natural(ceil(log2(real(regn))))-1 downto o);
                                 bit_vector(wordSize-1 downto o);
                           in
                                 bit_vector(wordSize-1 downto o)
                q1, q2: out
        );
end regfile;
```

Os parâmetros determinam o número de registradores (regn) e o tamanho da palavra de cada registrador (wordSize). Por padrão, os registradores são numerados de 0 até regn-1. A linha de declaração das entradas rr1, rr2, wr faz exatamente isso, declarando estes sinais em função de regn, fazendo $\lceil log_2 regn \rceil - 1$. No caso de um banco com 32 registradores, estas entradas serão de 5 bits (bit_vector(4 downto 0)). Para fazer este cálculo dependente dos parâmetros, usamos a biblioteca matemática, então você obrigatoriamente deverá incluir as cláusulas de uso use ieee.math_real.ceil;

Se não usou a biblioteca ieee, terá que declará-la também.

e use ieee.math_real.log2; na sua descrição.

Assim como no caso dos registradores do PoliLEGv8, o último registrador não deve aceitar escritas (não há efeito algum em escrever nele) e sempre retorna zero quando lido.

É opcional, mas fortemente aconselhável, usar o registrador da atividade anterior como componente. O restante das caraterísticas do registrador permanecem as mesmas: todos os registradores do banco são sensíveis à borda de subida do *clock* e o *reset* é assíncrono.

A entrada de dados d possui largura de wordSize, mas na borda de subida do *clock* somente o registrador apontado por wr será escrito, se o regWrite for alto. Exemplo: para 32 registradores, se wr=01010 o registrador 10 (ou o décimo primeiro) amostrará a entrada d para seus flip-flops. Caso o regWrite seja baixo na borda de subida do clock, a escrita não acontece.

A leitura é assíncrona e o banco possui duas saídas de leitura. O registrador apontado pela entrada rr1 coloca o seu valor na saída q1 e o apontado pela entrada rr1 coloca na saída q2. Exemplo: para 32 registradores, se rr1=00011 registrador 3 (ou o quarto) coloca o seu valor armazenado na saída q1.

No caso de 32 registradores, o de número 31 é o último.

O reset vale para todos os registradores do banco.

T₃A₃ (3 pontos) Implemente um componente em VHDL, que executará instruções de adição, respeitando a seguinte entidade:

Trabalho 3, Atividade 3

```
entity calc is
         port(
                  clock:
                                             in
                                                      bit;
                  reset:
                                             in
                                                      bit;
                  instruction:
                                             in
                                                      bit_vector(15 downto o);
                  overflow:
                                             out
                                                      bit_vector(15 downto o)
                                             out
                  q1:
         );
end calc;
```

Esta calculadora deve instanciar internamente um banco de registradores da atividade T₃A₂, contendo ₃₂ registradores, cada um com 16 bits. As portas reset e clock de calc devem ser conectadas às portas de mesmo nome no banco de registradores. A calculdora deve implementar um conjunto de duas instruções, ADD e ADDI, similares àquelas do LEGv8, porém com uma codificação mais enxuta, de 16 bits, num único formato:

15 oper1 opcode oper2 dest 1 bit 5 bits 5 bits 5 bits

- opcode: 1 (um) para ADD e o (zero) para ADDI;
- oper2: o segundo operando, que será um registrador em instruções ADD e um imediato em complemento de 2 em instruções ADDI;
- oper1: o primeiro operando, que será sempre um registrador;
- dest: o registrador destino, onde se guardará o resultado da soma.

Como na atividade anterior, o último resgitrador (31) deve retornar sempre o.

A cada borda de subida da entrada clock, calculadora executa a instrução presente na entrada instruction: o registrador especificado no campo dest é atualizado com o resultado da soma do registrador especificado em opera com o operando especificado em opera, que pode ser um registrador (em ADD) ou um imediato (em ADDI), de acordo com o valor do opcode.

Para realizar a soma em 16 bits, você pode cascatear dois somadores de 8 bits, fornecidos no Projeto 1 (Multiplicador). O imediato é dado em 5 bits, mas lembre-se de preservar seu sinal quando passálo para 16 bits.

A saída overflow, ativa em alto, indica se há transbordo na soma correspondente à instrução atual na entrada, considerando os operandos em complemento de 2. A saída q1 deve, a todo momento, corresponder à leitura do registrador especificado no campo opera da entrada instruction.

Por exemplo, suponha que os registradores X1 e X2 contêm os números 100 e 200, respectivamente, e na entrada instruction lê-se:

15	14	10	9	5 4	0
1	00010		00001		00000

Em assembly:

ADD
$$X_0$$
, X_1 , X_2 $\setminus \setminus X_0 = X_1 + X_2$

A saída q1 deve conter os 16 bits do registrador especificado em oper1; ou seja, 100 em binário. A saída overflow deve ser igual a 0 (zero), já que 100 + 200 não causa transbordo. Quando chegar uma borda de subida de clock, o registrador Xo deve ser atualizado com o resultado da soma, 300.

Agora suponha que o registrador X17 contém o número -2^{15} e que na entrada instruction lê-se:

15	14	10	9	5	4	0
0	11111	•		10001	10000	

Em assembly:

ADDI X16, X17,
$$\#-1$$
 \\ X16 = X17 + (-1)

A saída q1 deve conter os 16 bits do registrador especificado em oper1; ou seja, -2^{15} em binário. A saída overflow deve ser igual a 1 (um), já que $-2^{15} - 1$ causa transbordo. Quando chegar uma borda de subida de clock, o registrador X16 deve ser atualizado com o resultado da soma, $2^{15} - 1$.

Instruções para Entrega

Você deve acessar o link específico para cada tarefa (T₃A₁, T₃A₂ e T₃A₃) dentro da Aula 11 no E-Disciplinas, já logado com seu usuário e senha, que levará à página apropriada do juiz eletrônico. O prazo para a submissão das soluções no Juiz é 14 de outubro de 2020, quarta-feira, às 23:59. O Juiz aceitará até 5 submissões para cada atiNo PoliLEGv8, vocês deverão somar com sua própria ULA, tema do próximo projeto.

vidade deste projeto. Sua submissão será corrigida imediatamente e sua nota será apresentada. A maior nota dentre as submissões será considerada. Neste trabalho, os problemas valem no máximo 10 pontos no juiz, porém a nota final deste trabalho será calculada com as ponderações indicadas em cada atividade neste enunciado, totalizando 10 para o trabalho todo. Como boa prática de engenharia, faça seus test-benches e utilize o GHDL para validar suas soluções antes de postá-las no juiz.

Atenção: Para as três atividades do projeto, está proibido o uso da biblioteca ieee.std_logic_1164. Se seu arquivo mencionar essa biblioteca, mesmo em um comentário, sua submissão nem será avaliada pelo juiz e ficará com nota o (zero).