Controle de temporização de circuitos

Um dos circuitos integrados mais versáteis para controle de tempo é o 555, capaz de funcionar em três modos:

monoestável modo no qual o circuito produz um único disparo

aplicações: temporização, chaveamento sem ressaltos, divisores

de frequência, modulação de largura de pulso (PWM) etc.

astável modo no qual o circuito opera como um oscilador,

capaz de alternar regularmente entre estados altos e baixos

aplicações: acionamentos de LEDs, geradores de tons, alarmes,


modulação de posição de pulso, clocks etc.

• biestável modo no qual o circuito opera como um *flip-flop*,


capaz de permanecer em um de dois estados indefinidamente aplicações: chaveamento sem ressaltos (*bouncefree latched*) e

registradores (memória)

O diagrama abaixo representa a configuração típica para um oscilador em modo astável:



O capacitor C1 é carregado pela corrente que passa por R1 e R2. Quando a carga alcança 2/3 da tensão de alimentação (+V), o limiar é atingido, a saída vai para nível baixo e o pino de descarga é conectado a 0V. Quando a descarga da corrente que passa por R2 atinge 1/3 da tensão de alimentação, a saída vai para nível alto e cessa a descarga permitindo a recarga do capacitor. O ciclo se repetirá continuamente até que o pino de **reset** seja conectado a 0V.



Um ciclo de trabalho (carga e recarga) ocorre durante o período (T) da onda quadrada, o qual inclui o tempo de marcação (Tm) e o tempo de espaçamento (Ts):

$$T = Tm + Ts = [0.7 \times (R1 + R2) \times C1] + [0.7 \times R2 \times C1] = 0.7 \times (R1 + 2R2)$$

onde

T - período [s]

Tm – tempo de marcação [s]

Ts - tempo de espaçamento [s]

R1 – resistor [ohms]

R2 – resistor [ohms]

C1 - capacitor [F]

A frequência de oscilação [Hz] é o número de ciclos de trabalho por segundo:

$$f = \frac{1}{T} = \frac{1,4}{(R1 + 2R2) \times C1}$$

Para que o circuito funcione no modo astável, o tempo de marcação (Tm) deverá ser praticamente igual ao tempo de espaçamento (Ts). Isso acontecerá se o valor de R2 for muito maior que R1, nesse caso o valor da frequência será dado por:

$$f = \frac{0.7}{R2 \times C1}$$

Exemplo:

Com os valores dados abaixo:

 $R1 = 1 K\Omega$

 $R2 = 68 \text{ K}\Omega$


 $C1 = 10 \mu F$

C2 = 0,1 µF (para estabilização)


A frequência será de


$$f = 0.7 / (68x10^3 \times 10x10^{-6}) \approx 1 \text{ Hz}$$

Exemplos de usos do temporizador











Modelos de computador

Modelo de computador baseado em operação (1)




Modelo de computador com armazenamento de dados e instruções (2)

Armazenamento




Modelo de computador com banco de registradores para dados (3)




Unidade Central de Processamento

Modelo de computador com registradores para instrução e códigos de condição (4)




Unidade Central de Processamento

Modelo de computador com apontador de instrução e memória (5)




Unidade Central de Processamento


Modelo de computador e fases de funcionamento (6)




Unidade Central de Processamento




Modelo de computador com unidades funcionais (8)



Modelo de computador com controle de periféricos




Modelo de computador com cache e controle de avanços e desvios (10)




Modelo do ciclo de busca, decodificação e execução de instruções


Ciclo de busca por instrução




Decodificar e executar



Decodificação por circuitos lógicos (hardwired)




Decodificação por microcódigo (microcoded ou softwired)




Interface software-hardware (ISA – Instruction Set Architecture)

O nível ISA define como uma máquina se apresentará ao programador:

- quais as instruções em linguagem de máquina
- qual o modelo de memória (quantidade de bits, alinhamento etc.)
- quantidade e tipos dos registradores (uso geral, apontadores, pilha, de estado)
- tipos de dados disponíveis (numéricos e não-numéricos: lógicos, cadeias etc.)



De forma simplificada, o nível ISA estabelece os limites entre software e hardware.




Em termos práticos, uma instrução será executada por circuitos lógicos, embora cada nível possa ter uma forma diferente para sua expressão:

linguagem de alto nível: A = 10; linguagem de montagem: LDA 0ah

linguagem de máquina: 00110011 00001010


Evolução dos conjuntos de instruções




Classificação de ISA's	Instrução	C = A + B Descrição	
1. Acumulador	ou ação	(antes de 1960, 68HC11)	
1 endereço	load A add B store C	$AC \leftarrow mem [A]$ $AC \leftarrow AC + mem [B]$ $mem [C] \leftarrow AC$	
2. Pilha	push A push B	(de 1960 a 1970) SP ← SP+1; stack[SP] ← mem [A]; SP ← SP+1; stack[SP] ← mem [B]	
0 endereço	add pop C	$stack[SP-1] \leftarrow stack[SP-1] + stack[SP]$ $SP \leftarrow SP-1$; mem [C] \leftarrow stack[SP];	
3. Memória-Memória		(de 1970 a 1980)	
2 endereços 3 endereços	add A, B add A, B, C	mem [A] \leftarrow mem [A] + mem[B] mem [A] \leftarrow mem [B] + mem[C]	
4. Registrador-Memória	In a I D4 A	(1970 em diante, 80x86)	
2 endereços	load R1, A add R1, B store C, R1	R1 ← mem [A] R1 ← R1 + mem [B] mem [C] ← R1	
5. Registrador-Registrador (Io	load R1, A	(1960 em diante, MIPS) R1 ← mem [A]	
3 endereços	load R2, B add R3, R1, R2 store C, R3	R2 ← mem [B] R3 ← R1 + R2 mem [C] ← R3	

Tipo	Vantagens	Desvantagens
Acumulador	 boa densidade de código compilador simples de escrever 	- acumulador é gargalo - dificulta paralelismo e pipelining - compilador otimizado é difícil - alto tráfego com a memória
Pilha	 - boa densidade de código - poucos requisitos de hardware - compilador simples de escrever 	 pilha é gargalo dificulta paralelismo e pipelining compilador otimizado é difícil operações complementares para movimentar dados na pilha
Memória-Memória	 boa densidade de código (3) compilador simples de escrever 	 tempo variável por instrução operações complementares para lidar poucos operandos alto tráfego com a memória
Registrador-Memória	boa densidade de códigopossível acessar dadosem carregar	tempo variável por instruçãobaixa ortogonalidadelimitado em registradores
Registrador-Registrador load/store	 boa densidade de código mesmo tempo por instrução fácil paralelismo e pipelining 	instruções numerosasnem sempre três operandosdependente de bom compilador
Registradores (1980 em diante)	- mais rápidos do que <i>cache</i> - tráfego de memória reduzido	- limitados em quantidade - salvar e restaurar contexto - dependente de bom compilador


Modelo ISA baseado em Acumulador




Modelo ISA baseado em Pilha




Modelo ISA baseado em Memória-Memória



Modelo ISA baseado em Registrador-Memória



Modelo ISA baseado em Registrador-Registrador (load/store)



Formatos de instruções

O formato das instruções está relacionado ao modelo de memória, à quantidade de processadores, ao tempo de decodificação, ao tempo de execução (busca de operandos) e à quantidade de memória endereçável.

Os formatos podem ser constituídos por códigos de instrução (opcode) e operandos/endereços.

Os formatos podem ser fixos ou variados, com 0, 1, 2 ou mais operandos/endereços, dependendo da arquitetura e dos modos de endereçamento (memória e registradores).

código (opcode)				
código (opcode)				operando / endereço
código (opcode)	endereço1			endereço2
código (opcode)	endereço1	ender	eço2	endereço3

Tipos de formatos de instrução

Modos de endereçamento

1. Implícto

- instrução traz o próprio o endereçamento (não há operando)

4			_
			~
			instrução
			ii ioti açao

Exemplo:

No Intel 8080:

STC - Set Carry Flag

RAL - Rotate Accumulator Left

RLC - Rotate Accumulator through Carry

DAA - Decimal Adjust Accumulator

2. Imediato

- instrução traz o próprio operando (dado/constante)



Exemplo:

No Intel 8080:

ADI data — Add Immediate to accumulator LDI data — Load Immediate to accumulator JMI address — Jump Immediate to address

CPI data - Compare Immediate with accumulator

Uso:

- valor constante
- valor inicial para contador
- armazenar endereço (ponteiro) em registrador
- indicar quantidade de posições em deslocamento de bits


Vantagens:

- uso com valores constantes
- operando obtido durante o ciclo de busca (apenas 1 acesso)

Desvantagens:

- tamanho do dado limitado à quantidade de bits
- não há flexibilidade para se alterar dados que variem a cada execução do programa

3. Direto



- instrução traz o endereço do operando (dado) na memória

								instrução
Α	Α	Α	Α	Α	Α	Α	Α	operando/endereço
Α	Α	Α	Α	Α	Α	Α	Α	

Exemplo:

No Intel 8080:

LDA address - Load accumulator with Address content

JMP address - Jump to address

Uso:

- indicar posição em memória

Vantagens:

- referência direta à memória

Desvantagens:

- tamanho do endereço limitado à quantidade de bits
- mais lento que o modo imediato (mais ciclos para busca do operando durante execução)

4. Indireto



- instrução indica o endereço (1) de outro (2) onde está o dado na memória

Exemplo:

No Z80:

LD A, (address) - Load Accumulator Indirect from memory

Uso

- indicação do endereço do dado


Vantagens:

- referência indireta à memória (estruturas de dados mais complexas)
- com um endereço menor (apontador) indicar dado em um espaço de endereçamento maior

Desvantagens:

- mais lento que o modo imediato (mais ciclos para busca do operando durante execução)

5. Indireto via registrador



- instrução indica o(s) registrador(es) que contém o endereço (apontador) do dado na memória



Exemplo:

No Intel 8080:

ADD M — Add Memory addressed by register pair (HL) to accumulator MOV M, register — Move register to Memory addressed by register pair (HL)

Uso:

- indicação do dado


Vantagens:

- referência indireta à memória (estruturas de dados mais complexas)


Desvantagens:

- tamanho de registradores limitado
- mais lento que o modo imediato (mais ciclos para busca do operando durante execução)

6. Direto via registrador



- instrução indica o registrador que contém o dado



Exemplo:

No Intel 8080:

ADD register - Add register to accumulator

DCR register - Decrement register

Uso:

- contador

Vantagens:

- tamanho da instrução pequeno
- referência direta a registrador (não faz acesso à memória)

Desvantagens:

- quantidade de registradores limitada
- mais lento que o modo imediato (mais ciclos para busca do operando durante execução)

7. Indexado

- instrução opera sobre o endereço obtido pela soma do operando a um registrador (índice)

Exemplo:

No Intel 8086:

LDX register, operand – Load register with memory addressed by (register+operand) ADX register, operand – Add register with memory addressed by (register+operand)

Uso:


- para acessar dado em arranjo

Vantagens:

- referência rápida para acesso a dados contíguos na memória

Desvantagens:

- tamanho
- 8. Relativo (modo base+deslocamento)



 instrução opera sobre o endereço obtido pela soma do operando (deslocamento) ao endereço contido em um registrador (base)

Exemplo:

ADD [base+index register+offset], register - Add register to memory address

Uso:

- para segmentação e para realocação de dados/programas na memória

Vantagens:

- referência rápida para acesso a porções contíguas na memória

Desvantagens:

- tamanho limitado

9. Combinados

- instruções que combinam modos de endereçamento: direto (ou imediato) + indireto (via pilha)
- instruções que combinam deslocamento relativo ao contador de programa (PC)
- instruções que combinam deslocamento com um registrador de base ou a um registrador de base e outro indexador (por exemplo, para acesso a colunas de arranjos)
- instruções que possuem endereçamento relativo com auto-incremento ou autodecremento de registrador
- instruções que referem-se a blocos de memória: página base, página corrente, registrador de página
- instruções com indexação direta ou indireta (pré-indexada ou pós-indexada)

Tipos de instruções

Em termos gerais, há três tipos básicos de instruções: controle, escalares e vetoriais.

As instruções de controle do fluxo de execução das ações podem ser sequenciais ou de desvios: condicionais, incondicionais ou chamadas a métodos (procedimentos ou funções).

As instruções de controle irão alterar no endereço da instrução a ser executada, cujo código está armazenado no endereço indicado pelo Apontador de Instrução (*Instruction Pointer*) ou Contador de Programa (*Program Counter* ou PC).

Essas alterações poderão ser indicadas por uma tupla

```
(?, PC_{atual}, PC_{desvio}, PC_{atual+1})
```

onde

(?) é uma condição qualquer expressa por operação lógica válida, cujo resultado possa ser verdadeiro (V) ou falso (F);

PC_{atual} é o endereço da instrução corrente;

PC_{desvio} será o endereço da próxima instrução a ser executada,

se a condição resultar em valor verdadeiro (V),

ou o endereço da próxima instrução caso a condição tiver valor falso (F)

PC_{atual+1} o endereço da próxima instrução,

ou endereço de parada, ou para tratamento de situações de erro .

Uma constante arbitrária (0) será tomada a seguir como endereço de parada, ou também poderá ser usada para indicar situação de erro.

Em situação normal, sequencial, sem desvios, a próxima instrução será aquela seguinte a do endereço atual:

```
(V, PC_{atual}, PC_{atual+1}, 0) \rightarrow (V, \underline{V: PC_{atual} = PC_{atual+1}}, F: PC_{atual} = 0)
```

Se houver um desvio condicional, e a condição avaliada for verdadeira (V), o valor atual será igual ao indicado pelo desvio; senão, o endereço da próxima instrução será o seguinte ao atual.

```
(?, PCatual, PCdesvio, PCatual+1) → (?, V: PCatual = PCdesvio, F: PCatual = PCdesvio, F: PCatual = PCdesvio, F: PCatual = PCdesvio, PCd
```

Se houver desvio incondicional, a próxima instrução será aquela indicada pelo desvio.

```
(V, PC_{atual}, PC_{desvio}, 0) \rightarrow (V, V: PC_{atual} = PC_{desvio}, F: PC_{atual} = 0)
```

Uma chamada de procedimento fará um desvio para outro trecho de memória; executará outras instruções, e deverá retornar à instrução prevista para ser executada seguinte à chamada, se não houver erros, ou seja

```
 \begin{array}{lll} \left( \begin{array}{lll} V, \, PC_{atual} & , \, \underline{PC_{desvio}} & , \, 0 \, \right) \\ \left( \begin{array}{lll} V, \, PC_{desvio} & , \, \overline{PC_{desvio+1}} & , \, 0 \, \right) \\ \ldots & & \\ \left( \begin{array}{lll} V, \, PC_{desvio+n-1} & , \, \underline{PC_{desvio+n}} & , \, 0 \, \right) \\ \left( \begin{array}{lll} V, \, PC_{desvio+n} & , \, \underline{PC_{atual+1}} & , \, 0 \, \right) \end{array} \right. \end{array}
```

Uma instrução escalar poderá ser representada como R₀ = R₁ + R₂ ou pela tupla

$$(+, R_0, R_1, R_2)$$

onde

(+) indicará qualquer operação válida, como soma ou subração, por exemplo, e R_0 , R_1 , R_2 indicarão registradores envolvidos na operação tal que $R_0 \leftarrow R_1 + R_2$

Exemplos:

Registradores	Acumulador
$R_1 = 2$	AC = 2
$R_2 = 3$	RDM = 3
$R_0 = R_1 + R_2$	AC = AC + RDM
$(+, R_0, R_1, R_2)$	(+, AC, AC, RDM)

Uma instrução vetorial poderá ser representada como V₀ = V₁ * V₂ ou pela tupla

$$(*, V_0, V_1, V_2)$$

onde

(*) indicará qualquer operação válida sobre esses dados V_0 , V_1 , V_2 indicarão grupos de dados homogêneos (arranjos, vetores ou listas tal que $V_k = [R_{k,1}, R_{k,2}, ..., R_{k,n}]$)

Exemplo: Produto interno de cada valor em um vetor V_1 com o correspondente em V_2 e armazenar o resultado em V_0 , supondo todos do mesmo tamanho

$$(\ ^{\star},\ V_{0},\ V_{1},\ V_{2}) \rightarrow V_{0} = [\ (\ ^{\star},\ R_{0,1},\ R_{1,1},\ R_{2,1}\),\ (\ ^{\star},\ R_{0,2},\ R_{1,2},\ R_{2,2}\),\ ...,\ (\ ^{\star},\ R_{0,n},\ R_{1,n},\ R_{2,n}\)\]$$

Os principais modos de endereçamento também podem ser expressos de forma compacta pelo emprego da notação de tuplas, como mostrado a seguir.

Principais modos de endereçamento revistos para a representação por tuplas

Modo de endereçamento	Exemplo	Uso
Registrador	$(+, R_0, R_1, R_2)$	com dados em registradores
Imediato	$(+, R_0, R_1, 0)$	com constantes
Deslocamento	(+, R ₀ , R ₁ , M _{base} +R ₂)	com variáveis locais
Registrador indireto	(+, R ₀ , R ₁ , M [R ₂])	com acesso a dado via apontador
Indexado	$(+, R_0, R_1, M [R_2 + R_3])$	com endereçamento de arranjo
Direto ou absoluto	(+, R ₀ , R ₁ , M ₈₀₈₀)	com acesso à memória estática
Indireto em relação à memória	$(+, R_0, R_1, M [M [R_2])])$	com combinações de apontadores

Dessa forma pode-se definir um modelo de instrução servirá para especificar qualquer dos tipos básicos de operações, quer sejam essas sequenciais ou paralelas, sobre dados singulares ou múltiplos, independente da arquitetura específica do conjunto de instruções.