cin.ufpe.br





Universidade Federal de Pernambuco



CPU: Estrutura e Funcionalidade






Roteiro da Aula



- Projeto de uma CPU simples
- Unidade de Processamento Via de Dados
 - Compartilhamento de unidades funcionais e memória
 - Registradores adicionais
 - Multiplexes
- Implementação Multi-ciclo
 - Unidade de controle
 - Leitura da Instrução
 - Operações Aritméticas
 - Leitura + Operação entre registradores
 - Acesso à Memória
 - Desvio Condicional
- Exceções
 - Instrução indefinida
 - overflow

Ciclo de Instrução





cin.ufpe.br

Projeto: uma CPU simples...

Instrução	Descrição			
LD rt, desl(rs)	Carrega palavra de mem em rs			
SD rt, desl(rs)	Armaz. Reg. na memória			
ADD rd, rs, rt	rd <- rs + rt			
SUB rd, rs, rt	rd <- rs - rt			
AND rd, rs, rt	rd <- rs and rt			
BEQ rs, rt, end	Desvio se $rs = rt$			


Name	Field						Comments
(Field Size)	7 bits	5 bits	5 bits	3 bits	5 bits	7 bits	
R-type	funct7	rs2	rs1	funct3	rd	opcode	Arithmetic instruction format
I-type	immediate[11:0] rs1		rs1	funct3	rd	opcode	Loads & immediate arithmetic
S-type	immed[11:5]	rs2	rs1	funct3	immed[4:0]	opcode	Stores
SB-type	immed[12,10:5]	rs2	rs1	funct3	immed[4:1,11]	opcode	Conditional branch format
UJ-type	immediate[20,10:1,11,19:12]				rd	opcode	Unconditional jump format
U-type	immediate[31:12]				rd	opcode	Upper immediate format






Mono-ciclo






Mono-ciclo






DE PERNAMBUCO


Unidade de Processamento – Via de Dados



Unidade de Processamento – Via de Dados







Implementando em ciclos


Centro de Informática

- Busca de Instrução
 - IR= Memória(PC)
 - -PC = PC + 4

Implem

□Busca de Instrução

•IR= Memória(PC), PC = PC + 4






Implementando em ciclos

Centro de Informática

- Busca de Instrução
 - IR= Memória(PC)
 - -PC = PC + 4
- Decodificação e leitura registradores
 - -A = Reg(IR(25-21))
 - -B = Reg(IR(20-16))
 - ALUout = PC + (desl >> 1)

• Decodificação e leitura registradores


•A= Reg(IR(25-21)), B= Reg(IR(20-16)) •AluOut=PC+desl>>1



- Load/Store
 - ALUout = A + ext-sinal(IR(32-0))
 - Load: MDR = Memória(ALUout)
 - -Reg(dest) = MDR
 - Store: Memória(ALUout) = B

Load/Store -ALUout = A + ext-sinal(IR(32-0))








- Load/Store
 - ALUout = A + ext-sinal(IR(15-0))
 - Load: MDR = Memória(ALUout)
 - $-\operatorname{Reg}(\operatorname{IR}(20-16)) = \operatorname{MDR}$
 - Store: Memória(ALUout) = B

Implementaç

Load/Store

–Load: MDR = Memória(ALUout)

-Store: Memória(ALUout) = B




Implementaç

Load/Store

–Load: MDR = Memória(ALUout)

-<u>Store: Memória(ALUout) = B</u>




Load/Store

- ALUout = A + ext-sinal(IR(15-0))
- Load: MDR = Memória(ALUout)
- -Reg(IR(20-16)) = MDR
- Store: Memória(ALUout) = B



-Reg(IR(20-16)) = MDR






- Aritmética
 - ALUout = A op B
 - -Reg(IR(15-11)) = ALUout

□Aritmética

-ALUout = A op B






- Aritmética
 - ALUout = A op B
 - -Reg(IR(15-11)) = ALUout

Implementaç

Aritmética

-Reg(IR(15-11)) = ALUout






Branch

$$-$$
 if (A ==B) PC = ALUout


□ Branch \Box if (A === B) PC = ALUout







□*Branch* □*if* (A ===B) PC = ALUout









Unid. Controle - Diagrafiados




Unidade de Controle








Unidade de de Controle





Aritméticas






Desvio




BEQ






Unidade de Controle - ESM




de Informática

Unidade Instruction decode/ Instruction fetch register fetch LoadRegA MemRead de LoadRegB ALUSrcA = 0ALUSrcA = 0**IRWrite** ALUSrcB = 11 Start Controle: ALUSrcB = 01 ALUOp = 00LoadAOut ALUOp = 00**PCWrite** (8) HO Busca de (OP = R-type) PCSource = 00 (OP = "LD") or (OP = "SW")Memory address Instrução Branch computation Execution completion ALUSrcA = 1 ALUSrcA = 1ALUSrcB = 00ALUSrcA =1 ALUSrcB = 10 ALUOp = 01ALUSrcB = 00ALUOp = 00**PCWriteCond** ALUOp = 10 LoadAOut PCSource = 01 LoadAOut (_D_ Memory Memory access access R-type completion 5 3 RegDst = 1MemWrite MemRead RegWrite MemtoReg = 0LoadMDR Write-back step RegDst=0RegWrite UNIVERSIDADE FEDERAL MemtoReg=1 DE PERNAMBUCO




Unidade de Controle: Execução do LD






Unidade Instruction fetch de MemRead ALUSrcA = 0Controle: **IRWrite** Start ALUSrcB = 01 ALUOp = 00**PCWrite** Execução (OP = R-type) PCSource = 00 (Op = 'LD') or (Op = 'SD') do SD Memory address Branch computation Execution completion ALUSrcA = 1 ALUSrcA = 1 ALUSrcB = 00ALUSrcA =1 ALUSrcB = 10 ALUOp = 01ALUSrcB = 00ALUOp = 00**PCWriteCond** ALUOp = 10 LoadAOut LoadAOut





Unidade de Controle: Execução de ADD





Unidade Instruction decode/ Instruction fetch register fetch LoadRegA de MemRead LoadRegB ALUSrcA = 0ALUSrcA = 0**IRWrite** ALUSrcB = 11 Start Controle: ALUSrcB = 01 ALUOp = 00LoadAOut ALUOp = 00**PCWrite** Execução (8) HO (OP = R-type) PCSource = 00 (OP = 'LW') or (OP = 'SW')do BEQ Memory address Branch computation Execution completion ALUSrcA = 1 ALUSrcA = 1ALUSrcB = 00 ALUSrcA =1 ALUSrcB = 10 ALUOp = 01ALUSrcB = 00ALUOp = 00**PCWriteCond** ALUOp = 10 LoadAOut PCSource = 01 LoadAOut (_D_ Memory Memory access access R-type completion 5 3 RegDst = 1MemWrite MemRead RegWrite MemtoReg = 0LoadMDR Write-back step

> RegDst=0 RegWrite

MemtoReg=1

UNIVERSIDADE FEDERAL

DE PERNAMBUCO



CPU: Exceções

Exceções



- Sequência de execução é alterada devido a eventos não esperados:
 - internos:
 - opcode inexistente
 - overflow
 - divisão por zero
 - externos:
 - dispositivo de entrada/saída

Exceções



- Execução do programa é interrompida e uma rotina de tratamento é executada
 - Valor do PC deve ser guardado
 - O endereço da rotina de tratamento deve ser carregado em PC

Exceções





- Onde guardar o endereço do PC
 - Registrador
 - RISC V: EPC
 - Pilha
- Onde o endereço da sua subrotina deve ser guardado
 - Valor fixo
 - precisa-se saber a causa da exceção
 - Vetor de endereços na memória

Exceções - MIPS Centro de Informática


- Tipos de Exceções:
 - Instrução Indefinida
 - endereço: C0 00 00 00
 - Overflow aritmético
 - endereço: C0 00 00 20
- Registrador EPC
 - guarda endereço da instrução afetada
- Registrador de Causa
 - identifica o tipo de evento que causou a exceção


Exeções







Exceções no RISC V Centro de Informática







Mono, multi-ciclo



Projeto



- Projetar CPU que implementa repertório de uma CPU similar ao RISC V
- Dados módulos em Verilog para cada componente da Unidade de processamento (ALU, Banco de Registradores, PC, Memória, etc...)
- Projetar unidade de processamento pela interligação dos módulos
- Projetar unidade de controle



Instrução	Descrição RISC V
nop	No operation de Informática
lui regd	regd= (32b-immed(31), immed, 12b0)
ld reg, desl(reg_base)	reg. = mem (reg_base+desl)
sd reg, desl(reg_base)	$Mem(reg_base+desl) = reg$
lw reg, desl(reg_base)	reg. (31:0)= mem [reg_base+desl](31:0), extensão do sinal
sw reg, desl(reg_base)	$Mem[reg_base+desl](31:0) = reg(31:0)$
lh reg, desl(reg_base)	reg. (15:0)= mem [reg_base+desl](15:0), extensão do sinal
sh reg, desl(reg_base)	$Mem[reg_base+desl](15:0) = reg(15:0)$
lbu reg, desl(reg_base)	reg. (7:0)= mem [reg_base+desl](7:0), completa com zeros
sb (reg, desl(reg_base)	$Mem[reg_base+desl](7:0) = reg(7:0)$
add regi, regj,regk	Regi. <- Regj. + Regk
sub regi, regj, regk	Regi. <- Regj. – Regk
and regi, regj,regk	Regi. <- Regj. and Regk
addi regi, regj, cte	Regi = Regj + cte
srli regd, regs, n	Desloca regs para direita n vezes sem preservar sinal, armazena valor deslocado em regd
srai regd, regs, n	Desloca regs para dir. n vezes preservando o sinal, armazena valor deslocado em regd.
slli regd, regs, n	Desloca regs para esquerda n vezes, armazena valor deslocado em regd.
slt regi, regj,regk	Regi = 1 se (regj) < (regk) caso contrário regi= 0
slti regi, regj,immed	Regi = 1 se (regj) < extensão sinal de immed, caso contrário regi= 0
beq regi, regj, desl	PC = PC + des1*2 se regi = regj
bne regi, regj, desl	PC = PC + desl *2 se regi <> regj
bge regi, regj, desl	PC = PC + desl*2 se regi >= regi
blt regi, regj, desl	PC = PC + desl*2 se regi < regj
jal ra,end	ra = pc, pc = pc+ end * 2, se Ra=0 não guarda PC
jalr ra, desl(reg-dst)	Ra=Pc Pc= reg-dst+desl, se Ra=0 não guarda PC
break	Para a execução do programa