cin.ufpe.br





Universidade Federal de Pernambuco



Projetando Sistemas Digitais com SystemVerilog

Edna Barros

Grupo de Engenharia da Computação Centro de Informática -UFPE






Agenda



- RTL Design
- Simulando circuitos digitais
- Descrevendo Testbenches
- Módulos parametrizados
- Especificando Portas
- Modelando Circuitos Combinacionais
- Circuitos sequenciais
- Máquinas de estado
 - Modelos esquemático e RTL






RTL Design



- Sistemas digitais possuem milhões de portas lógicas e transistores
 - Necessidade de ferramentas EDA (Electronic Design Automation)
 - Especificação em linguagem específica (HDL
 - Hardware Description Language)
 - Nível de abstração RTL (Register Transfer Level)
 - Circuitos combinacionais
 - Registradores
 - Máquinas de estado (controle)

Fluxo de Projeto 🕳

- Nível de abstração RTL (Register Transfer Level)
 - Circuitos combinacionais
 - Registradores
 - Máquinas de estado (controle)



Simulador



- Programa que prediz o comportamento de um sistema físico em função do tempo
 - Previsão climática: simulador do comportamento do clima
 - Modelagem em função do tempo de um sistema digital

Simulador




- SystemVerilog
 - Linguagem que modela um sistema digital
 - Por exemplo: portas lógicas conectadas
- Simulador que executa o comportamento do sistema modelado em SystemVerilog
 - Como os valores das saídas variam em função dos valores das entradas no tempo
 - Permite verificar se o modelo do sistema digital implementa a função desejada

SystemVerilog




- Permite modelar um sistema digital considerando:
 - Modelo da interconexão
 - Modelo de tempo
 - Modelo da funcionalidade
- Modelagem em vários níveis de abstração



Nível Portas Lógicas – Gate Level

- Module: bloco básico
 - Nome
 - Interface
 - Estrutura interna: conjunto de portas lógicas conectadas




de Informá




Nível Portas Lógicas – Gate Level

- Portas lógicas: blocos básicos da linguagem
- Conexão por fios
 - Tipo lógico: 0, 1, X. Z (desconectado)
- Retardo (delay) das portas



Nível Portas Lógicas – Gate Level

- Retardo (delay) das portas
 - · Delay default
 - Diferentes unidades podem ser definidas
- Example: AND gate
 - The output follows, after the specified delay, the inputs according to the AND function
 - Delay (#10 here) is the input to output ("transport") delay



Simulação do Modelo

- Como simular um modelo?
- Modelo:
 - Conexão de componentes (pode ser em qualquer ordem)
 - Execução do comportamento de cada componente como função das entradas

```
module mux
module mux
                                             output logic f,
  output logic f,
                                             input logic a, b, sel);
  input logic a, b, sel);
  and #2 g1 (f1, a, n_sel),
                                                     g4 (n_sel, sel);
                                             not
           g2 (f2, b, sel);
                                             and #2 g1 (f1, a, n_sel),
           g4 (n_sel, sel);
                                                      g2 (f2, b, sel);
  or #2 g3 (f, f1, f2);
                                          endmodule: mux
endmodule: mux
```



Execução do Modelo




Cada módulo é executável

 Simulador executa os módulos que tiveram os valores em suas portas de entrada


alterados

 A alteração na saída é propagada para módulos que estão interconectados considerando o retardo da porta



Execução do Modelo

- Cada módulo é executável
- Simulador executa os módulos que tiveram os valores em suas portas de entrada alterados
- A alteração na saída é propagada para mód Execução em inter qualquer ordem considerando o retardo da porta




Como Verificar se o projeto está correto?

- Modelo do circuito digital
 - Composto de vários módulos
- Gerador de sinais para as entradas
- Visualizador dos sinais nas saídas




 Testbench: módulos que vão gerar sinais de entrada para simular um módulo em desenvolvimento e monitorar os sinais de

saída do módulo














```
Centro de Informática
```

```
1 0 a=0 b=0 sel=0 n_sel=1 fl=x f2=x f=x
2 2 a=0 b=0 sel=0 n_sel=1 fl=0 f2=0 f=x
3 4 a=0 b=0 sel=0 n_sel=1 fl=0 f2=0 f=0
4 12 a=1 b=0 sel=0 n_sel=1 fl=0 f2=0 f=0
5 14 a=1 b=0 sel=0 n_sel=1 fl=1 f2=0 f=0
6 16 a=1 b=0 sel=0 n_sel=1 fl=1 f2=0 f=1
7 $finish at simulation time
18 dule muxSim; //from Example 1.1
ic a, b, sel, n_sel, fl, f2, f;

und #2 g1 (fl, a, n_sel),
g2 (f2, b, sel);
g2 (f2, b, sel);
pr #2 g3 (f, f1, f2);
sot g4 (n_sel, sel);
```

Figure 1.2 — Simulation Results

primitive modules

by language

gates provided

design). Possibly

many levels of

hierarchy here

```
.nitial begin
                                                                $monitor ($time,
                                                    10
                                                                " a=%b b=%b scl=%b n_scl=%b f1=%b f2=%b f=%b",
                              Testbench-
                                                                a, b, sel, n_sel, f1, f2, f);
                                                                a = 0:
                                                                b = 0:
                                                                sel = 0:
                                                    15
                                  top — encloses the whole
                                                                #12 a = 1:
                                  design. You simulate this
                                                                #6 $finish;
                                      testbench — the
                                      initial block" that
                 TestBench: Send test
                                      tests the design
                inputs, monitor outputs
                                                         endmodule: muxSim
                 Integration Module
The design — this
                (wire up low-level mods)
is the stuff you
                                                    Example 1.3 — Module muxSim
  synthesize
 (automatically
                     | M2 | M3
```

Especificando Hierarquia




Figure 1.7 — Logic Diagram of two_bit_mux

de Informática

Especificando Hierarquia

```
module two_bit_mux
     (output logic [1:0] f,
     input logic [1:0] a, b,
     input logic
                          sel);
     mux b0 (f[0], a[0], b[0], sel);
     mux b1 (f[1], a[1], b[1], sel);
   endmodule: two_bit_mux
   module mux
     (output logic f,
11
     input logic a, b, sel);
12
13
     and #2 g1 (f1, a, n_sel),
        g2 (f2, b, sel);
15
    or #2 g3 (f, f1, f2);
     not g4 (n_sel, sel);
   endmodule: mux
Example 1.4 — Module two_bit_mux
```





Figure 1.7 — Logic Diagram of two_bit_mux





de Informática

Mapeamento de Portas


```
module mux
(output f,
input m0, m1, sel);
endmodule: mux
```

Mapeamento de Portas

```
module mux
      (output f,
       input m0, m1, sel);
    endmodule: mux
    module orderedPort;
               sel, in1, in0, result,
      muxa (result, in0, in1, sel);
    endmodule: orderedPort
    module byNamePort;
      logic
               s, i1, i0, out;
16
      mux b (.m0(i0), .sel(s), .m1(i1), .f(out));
    endmodule: byNamePort
    module all Names March
               m0, m1, sel, f;
      logic
      mux c (.*);
    endmodule: allNamesMatch
75
    module someNamesMatch
                m0, m1, select, f;
       logic
27
```

Um Testbench para o Mux

 Como gerar estímulos de forma automática e exaustiva?



Um Testbench para o Mux

```
module muxTester;
        [2:0] count;
        muxOut;
 logic
  mux dut (muxOut, count[2], count[1], count[0]);
  initial begin
    $monitor ($time,
    " a b sel = %b, muxOut = %b", count, muxOut);
    for (count = 0; count != 3'b111; count++)
      #10:
                                            Gerador
    #10 $finish:
                                           de estímulos
  end
endmodule: muxTester
module mux
  (output logic f.
   input logic a, b, sel);
  and #2 g1 (f1, a, n_sel),
           g2 (f2, b, sel);
  or #2 g3 (f, f1, f2);
```

g4 (n_sel, sel);

endmodule: mux // printout is below




Figure 1.8 — A Testbench for Module mux

Um Testbench para o Mux




Figure 1.8 - A Testbench for Module mux

```
module muxTester:
            [2:0] count;
            muxOut;
      logic
      mux dut (muxOut, count[2], count[1], count[0]);
      initial begin
        $monitor ($time,
        " a b sel = %b, muxOut = %b", count, muxOut);
        for (count = 0; count != 3'b111; count++)
          #10:
12
                                                Gerador
        #10 $finish:
                                                de estímulos
      end
    endmodule: muxTester
    module mux
      (output logic f.
       input logic a, b, sel);
      and #2 g1 (f1, a, n_sel),
               g2 (f2, b, sel);
      or #2 g3 (f, f1, f2);
               g4 (n_sel, sel);
    endmodule: mux // printout is below
```

```
endmodule: mux // printout is below
            0 \text{ a b sel} = 000, \text{ muxOut} = x
            4 a b sel = 000, muxOut = 0
            10 a b scl = 001, muxOut = 0
           20 a b sel = 010, muxOut = 0
           30 a b sel = 011, muxOut = 0
           34 a b sel = 011, muxOut = 1
           40 a b scl = 100, muxOut = 1
           50 a b sel = 101, muxOut = 1
           54 a b sel = 101, muxOut = 0
           60 a b sel = 110, muxOut = 0
           64 a b sel = 110, muxOut = 1
           70 a b sel = 111, muxOut = 1
                                      80
$finish at simulation time
```

```
module muxTester;
        [2:0] count;
  logic
  logic muxOut;
  mux dut (muxOut, count[2], count[1], count[0]);
  initial begin
    $monitor ($time,
    " a b sel = %b, muxOut = %b", count, muxOut);
    for (count = 0; count != 3'b111; count++)
       #10:
    #10 $finish:
endmodule: muxTester
module mux
   (output logic f.
   input logic a, b, sel);
  and #2 g1 (f1, a, n_sel),
           g2 (f2, b, sel);
  or #2 g3 (f, f1, f2);
           g4 (n_sel, sel);
endmodule: mux // printout is below
```

Um testbench mais inteligente

Como saber se a especificação está correta?




Figure 1.8 — A Testbench for Module mux



```
module muxTester;
        [2:0] count;
  logic
  logic muxOut;
  mux dut (muxOut, count[2], count[1], count[0]);
  initial begin
    $monitor ($time,
    " a b sel = %b, muxOut = %b", count, muxOut);
     #10 $finish:
  end
endmodule: muxTester
module mux
  (output logic f,
   input logic a, b, sel);
  and #2 g1 (f1, a, n_sel),
           g2 (f2, b, sel);
  or #2 g3 (f, f1, f2);
           g4 (n_sel, sel);
endmodule: mux // printout is below
```

Um testbench mais inteligente

```
for (count = 0; count != 3'b111; count++) begin

2 #10; Compara com valor de referência

if (count[0]) // if sel is TRUE

if (muxOut != count[1])// if muxOut is != b

$display("oops: a b sel = %b, muxOut = %b", count, muxOut);

else if (muxOut != count[2]) // if muxOut is != a

$display("oops: a b sel = %b, muxOut = %b", count, muxOut);
```




Figure 1.8 — A Testbench for Module mux

Resumo

- Foram apresentados os principais conceitos de simulação baseada em eventos
- Tempo e ação concorrente
 - Modelagem do tempo de simulação
 - Modelagem de componentes que são ativados concorrentemente
- Módulos, Instanciação e Hierarquia
 - Modelos de partes (componentes de hardware)
 - Projeto Bottom-Up
- Modelos estruturais e Procedurais
 - Estrutura: interconexão de componentes
 - Procedural: Comportamento do Testbench



Projetando Circuitos Combinacionais



Centro de Informática

- Lógica combinacional:
 - Saída: função booleana das entradas
 - F: I -> O
 - Retardo de propagação: tempo para o valor da saída ficar estável em função de mudança nos valores de entrada.



Especificação em SystemVerilog

Always_comb

```
module sum_and_dif_A

(output logic [3:0] result,

input logic [3:0] a, b,

input select_plus);

always_comb

if (select_plus)

result = a + b;

else result = a - b;

endmodule: sum_and_dif_A

comportamemto
```

Assign

```
module sum_and_dif_B

(output logic [3:0] result,

input logic [3:0] a, b,

input logic select_plus);

assign result = (select_plus) ? a +b : a - b;

endmodule: sum_and_dif_B

Example 2.1 — always_companants
```

de Informática

Especificação em SystemVerilog

Assign múltiplas saídas

```
module compare

(output logic eq, neq,
input logic [3:0] value);

assign neq = -eq,
eq = (value == 0);
endmodule: compare

Example 2.2 — Multiple assign Statements
```

Especificação em SystemVerilog

Hierarquia

```
module add_sub_compare

(output logic [3:0] result,

input logic [3:0] a, b,

output logic neq, eq,

input logic plus_minus);

sum_and_dif_A alu (result, a, b, plus_minus);

compare c (eq, neq, result);

endmodule: add_sub_compare
```

Example 2.3 — Module Instantiation




Figure 2.1 — Module Instantiation and Naming

de Informática


 Porque o circuito abaixo não é combinacional?

```
module notCombinational
(input logic [3:0] a, b,
output logic [3:0] sum,
input logic hold);

always_comb
if (-hold)
sum = a + b;
endmodule: notCombinational
```

Necessidade de latchs para guardar o valor

A saída não está especificada para todas as entradas





- Formalizando....
- always_comb statement
 - always_comb sum=b+c
 - always_comb begin

```
sum=b+c;
dif = b-c;
```

end

 Executa repetidas vezes enquanto valores mudam



- Formalizando....
- assign statement
 - assign sum=b+c
 - assign sum=b+c, dif = b-c;

Cada expressão (lado direito) é avaliada continuamente



Construtores de linguagens de programação

amento em

- If, if-else, case
- f = (a.b) + (b.c) + (a.c)
- assign f = (a & b) | (b & c) | (a & c)

```
module if1
  (input logic a, b, c,
  output logic f);
  always_comb begin
    f = 0;
    if (a & b) f = 1;
    if (c & (a ^ b)) f = 1;
  end
endmodule: if1
```

```
module if2
                  (input logic a, b, c,
                  output logic f);
          14
          15
                 always_comb begin
                    if (a \& b) f = 1;
                    else if (c & a ^ b)
                     f = 1;
                   else f = 0;
                 end
               endmodule: if2
Sistemas Di
```

- Construtores de linguagens de programação
- If, if-else, case
- f = (a . b) + (b . c) + (a . c)

Concatenação

Constante com tam. Pré definido

```
module basicCase
   (input logic a, b, c,
   output logic f);
  always_comb
     case ({a, b, c})
       3'b000: f = 0;
       3'b001: f = 0;
       3'b010: f = 0;
       3'b011: f = 1;
       3'b100: f = 0;
       3'b101: f = 1;
       3'b110: f = 1;
       3'b111: f = 1;
    endcase
endmodule: basicCase
```

- Construtores de linguagens de programação
- If, if-else, case
- f = (a.b) + (b.c) + (a.c)

```
always_comb

case ({a, b, c})

3'b000: f = 0;

3'b001: f = 0;

3'b010: f = 0;

default: f = 1; // use default endcase
```

Valores default





- Construtores de linguagens de programação
- If, if-else, <u>case</u>
- f = (a.b) + (b.c) + (a.c)

```
always_comb
case ({a, b, c})

3'b000,
3'b001: f = 0; // execute this statement if case expression is
3'b000 or 3'b001

3'b010: f = 0;
6 3'b100: f = 0;
6 default: f = 1;
8 endcase
```

Especificando Testbenches

- Papel do testbench:
 - Modelar ambiente
 - Depurar o projeto
- Não é sintetizável
- Visualização dos sinais
 - \$ monitor
 - S display
 - \$ strobe





Especificando Testbenches

Statement type	When it prints	What it's used for	
\$monitor ()	A monitor is a concurrently acting statement that prints anytime one of its inputs changes. The values printed are those existing at the end of the current simulation time. Thus you are guaranteed that they will be consistent with the end of the time listed in its printout.	shot of values at the end of a simulation time. There can be only one monitor active. Calling monitor with a different set of in-	

de Informática

Especificando Testbenches

		de Informát				
Table 2.1 — Printing Statements for Testbenches						
Statement type	When it prints	What it's used for				
\$display ()	display is like a print statement in a programming language. It is a procedural statement that is executed when the model (e.g. always_comb block) it is found in executes. The values existing when it is called are printed. Note that the values printed may be different than what a monitor would print for the same variable. Also note that combinational blocks may execute several times during a time period due to glitches (hazards) on their inputs; a display statement in them would then print several times too, possibly with different values.	information about a model as it is executing. It can give you an idea if a certain part of the code is being reached and what the val-				
\$strobe ()	strobe differs from display only by when it prints. It prints at the end of the current time using the values exist- ing then.	play, to provide informa-				

Exemplo Testbench Básico




Figure 2.3 — Simulation Results of Example 2.13

Treinamento em Projeto de Sistemas Digitais

cin.ufpe.br

Exemplo Testbench Básico

```
module fourBitAdder
                logic [3:0]
                              a, b,
      (input
                       [3:0]
       output logic
                              sum,
                logic
                              cIn,
       input
                              cOut);
       output logic
                                  Adicionador 4 bits
      logic
                [2:0]
                b0 (a[0], b[0], cIn, sum[0], c[0]);
       adder
                b1 (a[1], b[1], c[0], sum[1], c[1]);
       adder
       adder b2 (a[2], b[2], c[1], sum[2], c[2]);
10
                b3 (a[3], b[3], c[2], sum[3], cOut);
       adder
11
     endmodule: fourBitAdder Adicionador 1 bit
12
13
    module adder
14
       (input logic
                      a, b, cI,
15
       output logic s, cO);
16
17
       assign s = a \wedge b \wedge cI,
18
              cO = (a&b) | (a&cI) | (b&cI);
19
     endmodule: adder
20
```

de Informática

Exemplo Testbench Básico

de Informát

```
module fourBitAdder
            logic [3:0]
                         a, b,
     (input
                   [3:0]
      output logic
                         sum,
             logic
                          cIn,
      input
                         cOut);
      output logic
             [2:0]
     logic
                                                      module test;
     adder
             b0 (a[0], b[0], cIn, sum[0], c[0]);
                                                 22
     adder
             b1 (a[1], b[1], c[0], sum[1], c[1]);
                                                         logic [3:0]
                                                 23
      adder
             b2 (a[2], b[2], c[1], sum[2], c[2]);
                                                                       cOut:
                                                         logic
                                                 24
              b3 (a[3], b[3], c[2], sum[3], cOut);
      adder
                                                         logic [9:0]
   endmodule: fourBitAdder
                                                                         count;
                                                 25
13
                                                 26
    module adder
                                                         fourBitAdder.
                                                 27
       (input logic
                       a, b, cI,
15
                                                               add0 (count[7:4], count[3:0], s, count[8], cOut);
                                                 28
                         s, cO);
       output logic
16
                                                 29
17
                                                         initial begin
       assign s = a \wedge b \wedge cI,
                                                 30
18
                                                            for (count = 0; count <= 10'h200; count++)
              cO = (a\&b) | (a\&cI) | (b\&cI);
19
                                                               #1 \text{ if } (\{cOut, s\} != (count[7:4] + count[3:0] + count[8]))
     endmodule: adder
20
                                                 32
                                                                  $display ("oops! %d!= %d + %d + %d",
21
                                                 33
                                                                     {cOut, s}, count[7:4], count[3:0], count[8]);
                                                 34.
```

\$finish;

endmodule: test

Sistemas Digitais

end

35

36

Tipos de Dados - Principais

Cen	itro
dein	formática
	U·F·P·E

Table 2.2 — Integral Data Types					
type name	2 or 4 state	size (bits)	signed/ unsigned default	value at simulation startup	other
shortint	2 .	16	signed	0	Same as short in C.
int	2	32	signed	0	Same as int in C.
longint	2	64	signed	0	Same as long in C.
bit	2	user- defined	unsigned	0	
byte	2	8	signed or ascii character	0	Same as "signed bit [7:0] varName;"



Tipos de Dados - Principais

Table 2.2 — Integral Data Types					
type name	2 or 4 state	size (bits)	signed/ unsigned default	value at simulation startup	other
logic	4	user- defined	unsigned	x	
reg	4	user- defined	unsigned	х	This was a Verilog type; it has been superseded by the logic type in SystemVerilog.
integer	4	32	signed	х	Not the same as int in C be- cause this is 4-state
time	4	64	unsigned	0	Not used in modeling a design, but can be used in testbenches.





Tipos de Dados - Principais

type name	2 or 4 state	size (bits)	signed/ unsigned default	value at simulation startup	other
shortint	2 -	16	signed	0	Same as short in C.
int	2	32	signed	0	Same as int in C.
longint	2	64	signed	0	Same as long in C.
bit	2	user- defined	unsigned	0	
byte	2	8	signed or ascii character	0	Same as "signed bit [7:0] varName;"
logic	4	user- defined	unsigned	х	
reg	4	user- defined	unsigned	х	This was a Verilog type; it has been superseded by the logic type in SystemVerilog.
integer	4	32	signed	х	Not the same as int in C be- cause this is 4-state
time	4	64	unsigned only	0	Not used in modeling a design, but can be used in testbenches.

Vetores de Logics Centro de Informática

- Para a definição de vetores de bits procedemos das formas apresentadas abaixo.
 - Vetor unidimensional logic [msb: lsb] nome_vetor;
 - Vetor bidimensional logic [msb: lsb] nome_vetor [minimo :máximo];
 - Vetor tridimensional

logic [msb:lsb] [máximo:mínimo] nome_vetor[mínimo: máximo]





Enumeration



 Maneira de usar constantes de forma controlada

```
module datapath_enum;
 enum logic [2:0] [ADD, SUB, AND, OR, XOR] op;
  always_comb
    case (op)
      ADD: result = a + b;
      SUB: result = a - b:
      AND: result = a & b;
      OR: result = a | b;
      XOR: result = a ^ b;
      default: result = 8'bxxxx_xxxx;
    endcase
endmodule: datapath_enum
```


Enumeration



 Maneira de usar constantes de forma controlada

```
enum logic [2:0] [ADD, SUB, AND, OR, XOR] op;
                                 always_comb
                                   case (op)
                                     ADD: result = a + b;
                                     SUB: result = a + b:
                                     AND: result = a & b;
enum logic [2:0]
 (ADD= 3'b100,
                                     OR: result = a | b;
 SUB= 3'b010.
                                     XOR: result = a ^ b;
 AND= 3'b001,
                                     default: result = 8'bxxxx_xxxx;
         3'ь110,
 OR=
                                   endcase
         3'b011 op;
 XOR=
                               endmodule: datapath_enum
```

module datapath_enum;





Resumo



- Especificação RTL e Simulação de Sistemas Digitais
- Modelando Circuitos Combinacionais
 - Assign
 - Always_comb
 - Construtores procedurais
- Tipos de Dados







Projetando Circuitos Sequenciais

Circuitos Sequenciais Centro de Informa

- O que é um elemento sequencial?
 - –Um flip flop
 - -Um latch
- São usados para armazenar informação do Sistema:
 - -O estado do Sistema


Circuitos Sequenciais Centro de Informático


- Como especificar elementos sequenciais em uma descrição RTL?
- Elementos sequenciais não são especificados *Explicitamente*
- Eles são inferidos a partir de como é feita a sua especificação

Circuitos Sequenciais Centro de Informá

- Circuitos sequenciais juntamente com circuitos combinacionais permitem a implementação de uma máquina de estados FSM
 - -Sinais de sincronização
 - Clock
 - Reset
 - -Estados
 - Entradas e saídas








Flip-Flop tipo D



- Flip-flop tipo D
 - Armazenam 1 bit
 - Copia a entrada na transição positiva do clock
 - Reseta a saída na transição negativa do reset






Especificando um Flip-Flop

- Flip-flops que são edge-triggered
 - Informado pelo uso do simbolo @ com a palavra posedge ou negedge
- Efeito:
 - Todas as varíaveis que estão no lado esquerdo da atribuíção com "<=" serão implementadas com Flip-flops trigados na transição do clock ou reset.
 - Reset é assíncrono
 - <= atribuição concorrente</p>

Modelo Flip-flop: loop contínuo – mudanças nos sinais após @



```
module Dff
(output logic Q,
input clk, d, resetN);

always_ff @(posedge clk,
negedge resetN)

if (~resetN)
Q <= 0;
else
Q <= d;
endmodule
```



Especificando um Registrador de Informática

Registrador:

module reg8 (output logic [7:0][7:0]input logic 3 ck, reset_l); logic input always_ff @(posedge ck, negedge reset_l) if (~reset 1) q <= 0;else $q \ll d$; endmodule: reg8 **Tamanho** Example 3.2 — An 8-Bit Register

Entradas e saídas de 8 bits

9

module register

 Concatenação de vários flipflops

```
parametriza
do
```

```
\#(parameter W = 8)
       (output logic [W-1:0] q,
                logic
                       [W-1:0] d,
       input
                                ck, reset 1);
       input
                logic
       always_ff@(posedge ck, negedge reset_l)
         if (~reset 1)
             q <= 0;
         else q \ll d;
10
    endmodule: register
```

Example 3.3 — Parameterized Register

```
Instanciação
```

register #(32) regA (Q, D, clock, r_l);

endmodule: datapath

ule datapath;

Example 3.4 — Instantiation With Parameter

Máquina de Estados Finitos FSM

- Definidas formalmente como um conjunto de estados, reset e clock.
- Conjunto de combinações das entradas.
 - Não necessariamente todas as 2ⁿ são possíveis devido aos don't-cares
- Combinações das saídas
 - Não necessariamente todas as 2ⁿ serão possíveis
- Função do próximo estado (δ) e função da saída (λ) são combinacionais
- Clock
- Sinal reset







Máquina de Estados Finitos FSM

Modelo de Computação:

iniciando no estado de reset, uma transição positiva do clock causa o Sistema mudar para outro (ou mesmo) estado como definido pela função δ




Máquina de Estados Finitos FSM



FSM em SystemVerileg

Modelo de Implementação






Figure 3.2 — The Karnough Maps





de Informática

FSM em SystemVerileg




Figure 3.2 — The Karnough Maps


inputs

next state logic


Output logic

Output state logic


Output logic



FSM em SystemVerilog





FSM em SystemVerileg




```
module FSM_alternate
                                                        module FSM
       (input logic x, ck, reset_l,
                                                          (input logic x, ck, reset_l,
       output logic z);
                                                           output logic z);
      logic q1, q0;
                                                          logic q1, q0;
       always_ff @(posedge ck, negedge reset_l) l
                                                          always_ff @(posedge ck, negedge reset_l) begin
                                 Comportamento
                                                            if (-reset 1)
         if (~reset_1)
                                 similar
                                                               \{q1, q0\} \le 2'b00;
            \{q1, q0\} \le 2'b00;
                                                             else begin
         else begin
                                                               q0 \ll q1 \mid x;
           q1 \le q0 \& x;
                                                   10
                             order switched
10
                                                               q1 \le q0 \& x;
                                                   11
           q0 \ll q1 \mid x;
11
                                                    12
                                                             епа
         end
                                                          end
                                                   13
       end
13
                                                   14
14
                                                          assign z = -(x \& q1);
                                                   15
       assign z = -(x \& q1);
15
                                                        endmodule: FSM
    endmodule: FSM_alternate
16
                                                   Example 3.7 — A Finite State Machine
```

FSM em SystemVerilog







Atribuições ___

15

16

```
module FSM_wrong //Incorrect!
       (input logic x, ck, reset_l,
       output logic z);
      logic q1, q0;
      always_ff @(posedge ck, negedge reset_l) begin
         if (~reset 1)
           {q1, q0} <= 2'b00;
         else begin
                              //no!
10
           q0 = q1 \mid x;
           q1 = q0 & x;
                              //no!
11
         end
       end
14
```

assign z = -(x & q1);

endmodule: FSM_wrong

de Informática

Atribuições não concorrentes

Universidade Februario de Pernambuco

<= VS. =




CIII.UI PE.DI'

```
module ff_A

(output logic q,
input logic b, c, ck);
logic a;


always_ff (posedge ck) begin
a = b & c;
q <= a;
end
endmodule: ff_A
```



module ff_B

(output logic q,
input logic b, c, ck);
logic a;

always_ff (posedge ck) begin
a <= b & c;
q <= a;



Modelando FSM como Diagramas de Estado

Reset state. One state is always labeled as the reset state using an "R" and an arrow pointing to the reset state.

State name

Mealy


expression/list-of-asserted-outputs

State name


State name. A unique and meaningful name is given to each state. The actual state assignment is normally only shown in the SystemVerilog model.

Transition expression. An Boolean expression is shown by an arc that represents the next state if the expression is TRUE.

Modelando FSM como Diagramas de Estado




Saídas dependem do estado e da entrada




Saídas dependem do estado


cin.ufpe.br

Modelando FSM como Diagramas de Estado



Estados simbólicos e entrada e saída como variáveis







cin.ufpe.br

Modelando FSM como Diagramas de






Modelando FSM como Diagramas de




Projetando um sistema digital



Estrutura: controle + processamento





Resumo



- Circuitos Combinacionais
 - Always-comb
 - Assign
- Circuitos sequenciais
 - Armazenamento do estado
- Elementos Sequenciais
 - dFF
 - Clock e reset
 - Registrador





Resumo



- Conceitos de Máquinas de Estados
- Modelando FSM usando SystemVerilog
- Atribuições concorrentes
- Modelando Diagramas de Estados em System Verilog
 - FSMs

