Centro Federal de Educação Tecnológica de Minas Gerais Laboratório de Arquitetura e Organização de Computadores I Gabriel Siqueira Silva

Diferenciador

Projeto final do processador que deriva uma função a partir de seus coeficientes gerando outro vetor

• Considerações gerais

A interligação dos componentes já produzidos se tornou um trabalho de correção para que o projeto final fosse apresentado da melhor forma possível. Seguindo esse ritmo, considerou-se realizar essa última etapa da seguinte forma:

- 1. Interligar todos os componentes sem realizar a verificação de Clock;
- Colocar todos os componentes em um único módulo, ou seja, o nRisc e a memória de dados estariam juntos;
- 3. Testar se o valor do contador do programa estava adequado e ainda, se este estava compondo todas as instruções;
- 4. Testar se os sinais de controle estão adequados;
- 5. Testar a armazenagem e as operações;
- 6. Realizar a lógica de retirada da memória de dados do módulo;
- 7. Realizar a lógica de Reset;
- 8. Verificar se corresponde ao propósito do projeto.

Diante dessas etapas, tentou-se ao máximo percorre-las da forma mais eficiente possível, e o que está apresentado nesse trabalho final não compõe os pontos 7 e 8. Para avaliar o sincronismo do clock, utilizou-se o sistema de Wave do ModelSim verificando cada etapa do processo e se fez necessário as seguintes alterações:

```
always begin @ (negedge Clock)
              begin
65
                   if (Reset == 1'b1)
66
                       begin
67
                           for (i = 0; i < 4; i = i + 1) begin
                                RF[i] <= 8'b000000000;
69
70
                       end
71
                   else
72
                  begin
73
                       if (RegWrite == 1'b1 & ReadMem == 1'b1)
74
                       begin
75
                           RF[WriteReg] <= WriteData;</pre>
76
                       end
77
                   end
78
              end
79
          end
     endmodule
```

Figura 1 - Nova etapa da escrita em registradores

```
早早
43
          always @ (posedge Clock) begin
44
45
               if (Reset == 1'b1) begin
46
                   MemReadData <= 0;
47
                   for (i = 0; i < 256; i = i + 1) begin
48
                        RAM[i] <= 8'b000000000;</pre>
49
                   end
50
               end
51
               else
52
               begin
53
54
                   if (MemWrite == 1'bl) begin
55
                        RAM[Address] <= MemWriteData;</pre>
56
                   end
57
                   if (MemRead == 1'b1) begin
                        MemReadData <= RAM[Address];</pre>
58
59
                   end
60
61
62
               //end
63
          end
64 □
          /*
```

Figura 2 - Alteração no código da memória

Na análise das ondas, verificou que algumas leituras estavam ocorrendo de forma normal, mas a sua armazenagem em um registrador não estava ocorrendo da maneira correta. Dessa forma, colocou-se a escrita e leitura em memória em um mesmo clock, enquanto que a escrita em registradores, após uma leitura sempre vai acontecer em uma borda de descida do clock diferenciando da escrita padrão do banco de registradores proposto nos relatórios anteriores. Isso é possível pois, ainda na avaliação de ondas, MemWrite e MemRead nunca serão 1 ao mesmo tempo, dessa forma, não há priorização na escrita ou na leitura. Então, nessa atualização, a memória de dados funcionará sempre em borda de subida e o banco de registradores funcionará nas duas bordas.

o Um problema com saltos

Como o código utiliza muitos saltos seguidos, é inevitável que ocorresse um salto e o seu subsequente ocorresse sem necessidade, para superar esse obstáculo, as instruções já armazenadas se alteraram em sua quantidade:

```
42
              rom[10] = 8'b10100111;
43
              rom[11] = 8'b10101001;
44
              rom[12] = 8'b11000100;
45
              rom[13] = 8'b000000000;
46
              rom[14] = 8'b11001001;
47
              rom[15] = 8'b11001110;
48
              rom[16] = 8'b000000000;
49
              rom[17] = 8'b11010101;
50
              rom[18] = 8'b01100111;
51
              rom[19] = 8'b10000101;
52
              rom[20] = 8'b00111000;
53
              rom[21] = 8'b01101001;
54
              rom[22] = 8'b10000110;
55
              rom[23] = 8'b00111001;
56
              rom[24] = 8'b01100110;
```

Figura 3 - Adição de 0's entre instruções

O salto incondicional é representado pelo OPCode 110, observe que na linha 48 a uma entrada totalmente zerada. Isso foi necessário pois o jump representado na linha 49 é um jump de retorno (Utiliza números negativos), enquanto na linha 47 é um jump de avanço (Apenas números positivos), e quando estavam próximos causava um *loop* infinito no sistema, fazendo com que ele não termine. A adição de instruções zeradas foi necessária em muitas partes do código dessa forma suprindo os possíveis *loops* infinitos. Esse processo auxiliou na verificação na passagem de PC, analisando se o mesmo passa por todas as instruções.

• nRISC e memória

Conforme estabelecido no tópico anterior, o processador e a memória estavam unidos inicialmente, mas posteriormente sofreram uma separação e a situação está descrita abaixo:

```
module Datapath(Clk, Reset, ALUResult, Data2, MemWrite, MemRead, RAMResult);
            input Clk, Reset;
wire [7:0] PCNext, PCBeq;
           output [7:0] ALUResult, Data2, RAMResult;
output MemWrite, MemRead;
            wire [7:0] Inst;
                   Sinais
            // Sinals wire PCWrite, Regdst, Jump, Branch, MemRead, MemWrite, MemtoReg, RegWrite; wire [1:0] ALUOp, ALUSrc;
   12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
           wire [1:0] MUXReg;
wire [7:0] Data1, Data2;
             wire [7:0] Signal2to8, Signal5to8, MUXAlu;
wire [7:0] ALUResult;
wire SignalZero, MUXBranch;
            reg [7:0] PC;
wire [7:0] MUX_ALU_MEMtoReg, RAMResult;
          PC <= 8'b00000000;
31
32

// Memoria de instrucao
33
34

35

// Controle
36

Ctrl bloco2(Inst[7:5], Reset, Clk, PCWri
37

38

// MUX proximo ao registrador
39

Mux2to1Reg bloco3(Inst[3:2], Inst[1:0],
40

41

// Register File
42

registerFile bloco4(Inst[4], Inst[3:2],
43

// Intermediaries
53

54

53

54

Mux3tol bloco7(Data2, Signal2to8, Inst[1
48

// ALU
50

ALU bloco8(Data1, MUXAlu, ALUOP, ALURESU
51

Mux2tol bloco10(ALURESUlt, RAMRESUlt, Mem
53

Mux2tol bloco10(ALURESUlt, RAMRESUlt, Mem
53

Mux2tol bloco10 (ALURESUlt, RAMRESUlt, Mem
54

assign MUXBranch = Signal2ero & Branch;
55

Balways & (bosedge Clb) besign
           // Memoria de instrucao
ROM blocol(.Clock(Clk), .Instruction(Inst), .Address(PC));
             Ctrl bloco2(Inst[7:5], Reset, Clk, PCWrite, Regdst, Jump, Branch, MemRead, MemWrite, MemtoReg, RegWrite, ALUOp, ALUSrc);
           Mux2to1Reg bloco3(Inst[3:2], Inst[1:0], Regdst, MUXReg);
            // Register File registerFile bloco4(Inst[4], Inst[3:2], MUXReg, MUX ALU MEMtoReg, RegWrite, Data1, Data2, Clk, Reset, MemRead);
           // Intermediaties
SignExtension2bits bloco5(Inst[1:0], Signal2to8);
SignExtension5bits bloco6(Inst[4:0], Signal5to8);
Mux3to1 bloco7(Data2, Signal2to8, Inst[1:0], ALUSrc, MUXAlu);
           // ALU
ALU bloco8(Data1, MUXAlu, ALUOp, ALUResult, SignalZero);
           Mux2to1 bloco10(ALUResult, RAMResult, MemtoReg, MUX_ALU_MEMtoReg);
```

Figura 4 - nRISC

```
module RAM (Address, MemWriteData, MemWrite, MemRead, Clock, MemReadData, Reset);
24
25
26
27
28
30
31
32
33
34
35
5
6
40
41
42
44
45
47
48
47
48
49
50
                input Reset;
input wire [7:0] Address;
input wire [7:0] MemWriteData;
input wire MemWrite, MemRead;
input wire Clock;
output reg [7:0] MemReadData;
                reg [7:0] RAM[255:0];
integer i;
                initial begin
                       MemReadData <= 0;
for (i = 0; i < 256; i = i + 1) begin
RAM[i] <= 8'b00000000;
                always @ (posedge Clock) begin
                      51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
66
67
71
72
73
74
75
77
77
                       begin
                            if (MemWrite == 1'b1) begin
    RAM[Address] <= MemWriteData;
end</pre>
                             if (MemRead == 1'b1) begin
    MemReadData <= RAM[Address];</pre>
                       //end
                end
                      begin
                             if (MemRead == 1'b1) begin
                                    MemReadData <= RAM[Address];</pre>
```

Figura 5 - Memória RAM

O módulo Datapath compõe tudo que foi escrito para este trabalho final, dessa forma, foi necessário declarar vários fios para que ocorresse a interligação dos módulos. É importante destacar que nesse Datapath, alguns módulos foram resumidos de forma que os componentes de soma e And se apresentam apenas com os operadores "+" e "&" juntamente com a lógica predefinida.

• ModelSim

A simulação no ModelSim será do módulo de Teste que está abaixo e análise se dará nos melhores tempos:

```
reg CLK, Reset;
wire [7:0] resultadoDaULA, dadoParaMemoria, dadoParaNRisc;
wire sinalEscrita, sinalLeitura;
                                                                                            Datapath mod1(CLK, Reset, resultadoDaULA, dadoParaMemoria, sinalEscrita, sinalLeitura, dadoParaNRisc); RAM mod2(resultadoDaULA, dadoParaMemoria, sinalEscrita, sinalLeitura, CLK, dadoParaNRisc, Reset);
    10
11
12
13
14
15
16
17
18
19
20
21
22
23
                                                                                                                                                                        #1 CLK = ~CLK;
                                                                                              end
                                                                                              initial begin
CLK = 1'b0; Reset = 1'b0;
forever
begin
                                                                                                                                  Sdisplay("Dados do sistema");
$display("Time=%0d Clock=%0 Reset=%0", $time, CLK, Reset);
$display("PC=%0 Instrucao=%0", mod1.PC, mod1.Inst);
$display("OPCode=%0", mod1.Inst[7:5]);
                                                                                                                                  $\frac{\pmatrix}{\pmatrix} \text{$\pmatrix} \text{$\pmatr
                                                                                                                                  $\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\square\(\)\squar
                                                                                                                                       $display("
                                                                                                   initial begin
51
52
53
54
55
56
57
58
                                                                                              begin
                                                                                                                                    if (mod1.Inst[7:5] == 3'b111)
```

Figura 6 - Módulo teste

No módulo teste é importante notar como está ocorrendo o processo de Clock, onde este começa em 0 e a cada 1ps (picossegundo) altera o seu valor de 0 para 1 e viceversa. Além disso, no módulo de teste ocorre a parada do processo com a função \$finish e vai acontecer quando o OPCode da instrução for 111. Os outros campos do módulo são os displays que irão mostrar a cada tempo o que está acontecendo em cada local do sistema.

Resultados da simulação do módulo Teste

Para essa simulação foram compilados todos os módulos já realizados:




Figura 7 - Todos os componentes




Figura 8 - Layout completo

Dos resultados determinados pelo display, é possível separar os tempos mais importantes, como Time = 20, onde na RAM, já estão os coeficientes da equação:

 $3x^2 + 3x + 2 \rightarrow RAM[2] = 3$, RAM[1] = 3, RAM[0] = 2, e ainda nesse mesmo tempo, o tamanho já foi definido e armazenado no registrador \$3.

Figura 9 - Preparo para as derivadas

Em Time = 36, ocorre o primeiro processo de derivação:

Figura 10 – Primeira posição do vetor RAM, ocorreu a derivada

No tempo de 68ps se tem o primeiro deslocamento de bits, representando a derivada do segundo termo:

Figura 11 - Deslocamento de bits

Por fim entre [75-78]ps acontece a última derivação, gerando o resultado final no tempo de 78ps fazendo com que o programa precise apenas terminar:

Figura 12 - Derivada completa

Essa finalização do processo ocorre no tempo de 98ps, onde acontece o último desvio condicional do sistema:

Figura 13 - Desvio condicional

E a partir de uma sequência de saltos nos próximos tempos, o programa é finalizado com 110ps.

Figura 14 - Halt

Entrada: [3,3,2] → *Sa*í*da*: [6,3,0]

Mesmo com a saída satisfatória, o processo não foi o adequado. Isso acontece pois foi observado que as entradas válidas são aquelas que representam o seguinte tipo de equação:

$$ax^2 + ax + c$$

diferente do que foi proposto inicialmente. Veja o que acontece se a entrada for [2,2,2].

Figura 15 - Resultado da entrada [2,2,2]

 $Entrada: [2,2,2] \rightarrow Saida: [4,2,0]$

Quando a entrada for [3,2,2], a saída vai ser a mesma que a entrada [2,2,2].

Figura 16 - Resultado da entrada [3,2,2]

A origem deste problema está interligada com a escrita nos registradores e a utilização do deslocamento de bits. Ocorre uma demora para acessar todas as funcionalidades.