Disciplina: PCS 3335 – Laboratório Digital A						
Prof.: Tereza	<b>Data</b> : 28/05					
Turma: 1	Bancada: A7					
Membros:						
9848836 Bruna Okura						
10773801 Gabriel Tavares						



# Experiência 6 Máquinas de Estados em VHDL

# 1. Introdução

Nesta experiência são estudadas máquinas de estados descritas em VHDL e sua aplicação em um circuito digital simples.

## 2. Objetivo

Esta experiência tem como objetivo aprender sobre descrição de máquinas de estados em VHDL, a aplicação dessas máquinas, como unidade de controle de um circuito digital e o estudo de um circuito digital simples. Ao final, teremos conhecimento sobre o desenvolvimento de sistemas digitais mais complexos, compostos por fluxo de dados e unidades de controle.


# 3. Planejamento

- a) Projeto de uma Máquina de Estados em VHDL
  - i) Pseudocódigo da Descrição Comportamental


```
TOG_EN, CLK, CLRL: in
      Z1: out
      PS, NS : state_type (ST0, ST1)
 6
      process
          if (CLR = 1)
              {PS = ST0}
 9
          if (rising_edge(CLK))
              {PS = NS}
10
11
      end process
12
13
      process
14
          Z1 = 0
          if (PS = ST0)
15
16
              {Z1 = 0}
17
              if (TOG_EN = 1)
18
                   {NS = ST1}
19
              else
20
                   {NS = ST0}
21
          if (PS = ST1)
22
              {Z1 = 1}
23
24
              if (TOG_EN = 1)
25
                   {NS = ST0}
26
              else
27
                   {NS = ST1}
28
29
          else {
30
              Z1 = 0
              NS = ST0
31
32
33
      end process
```

#### ii) Diagrama de Transição de Estados

O Diagrama de Transição obtido pelo programa é similar ao do enunciado, a única diferença é a presença de um terceiro estado (ST2). Este estado foi adicionado pois para uma máquina ser considerada uma máquina de Moore, é necessário que haja pelo menos 3 estados.



## iii) Carta de Tempos



#### b) Projeto de um Fluxo de Dados em VHDL

# i) Descrição funcional


O circuito recebe 7 entradas de 1 bit cada (clock, clear, conta\_idosos, conta\_normal, entra\_sai\_normal, entra\_sai\_idosos, load), 2 entradas de 4 bits cada (vagas\_total, vagas\_load) e retorna 2 saídasde 4 bits cada (vagas\_out\_total, vagas\_out\_idosos) e 1 saída de 1 bit (cheio).

#### ii) Circuito em VHDL


```
ontador e sinalizador de vagas
library IEEE;
use IEEE.std_logic_1164.all;
use ieee.numeric_std.all;
entity controlador_vagas is
       clock, clear, conta_idosos, conta_normal, entra_sai_normal, entra_sai_idosos, load: in std_
       vagas_total, vagas_load: in std_logic_vector (3 downto 0);
        vagas_out_total, vagas_out_idosos : out std_logic_vector (3 downto 0);
       cheio: out std_logic
end controlador_vagas;
architecture arch of controlador_vagas is
component comparador is
      A, B: in std_logic_vector (3 downto 0);
       maior_igual: out std_logic
end component comparador;
component up_down is
       clock, zera, conta, carrega, entra_sai: in std_logic;
       entrada: in std_logic_vector (3 downto 0);
       contagem: out std_logic_vector (3 downto 0)
end component up_down;
signal vagas_total_s, vagas_idosos_s : std_logic_vector (3 downto 0);
signal entra_sai_total_s, conta_total_s, conta_idosos_s, cheio_s : std_logic;
      entra_sai_total_s <= entra_sai_idosos OR entra_sai_normal;</pre>
      conta_total_s <= (conta_idosos OR conta_normal) AND (cheio_s NAND entra_sai_total_s</pre>
      conta_idosos_s <= conta_idosos AND (cheio_s NAND entra_sai_idosos);</pre>
     cont_idosos: up_down port map (
       clock => clock,
                 => clear,
        zera
        conta
                 => conta_idosos_s,
       carrega => load,
       entra_sai => entra_sai_idosos,
       entrada => vagas_load,
       contagem => vagas_idosos_s
      cont_total: up_down port map (
        clock => clock,
                 => clear,
        zera
                 => conta_total_s,
        conta
       carrega => load,
        entra_sai => entra_sai_total_s,
        entrada => vagas_load,
        contagem => vagas_total_s
```

```
65
           comp1: comparador port map (
66
               Α
                      => vagas_total_s,
67
                      => vagas_total,
68
               maior_igual => cheio_s
69
           );
70
71
72
            vagas_out_total <= vagas_total_s;</pre>
73
            vagas_out_idosos <= vagas_idosos_s;</pre>
74
            cheio <= cheio_s;</pre>
75
      end arch;
76
```

#### iii) Diagrama Lógico



#### iv) Carta de Tempos



#### v) Tabela de Testes

clear	conta_ido sos	conta_nor mal	load	Subida	Ciclos	entra_sai_ normal	entra_sai_ idosos	vagas_out _total	vagas_out _idosos	cheio
1	х		Х	1	-	0	0	0000	0000	0
					0	0	0	0000	0000	0
0	1	1	0	-	1	1	0	0001	0000	0

			2	1	0	0010	0000	0
			3	1	0	0011	0000	0
			4	1	1	0100	0001	0
			5	1	1	0101	0010	0
			6	1	1	0110	0011	0
			7	1	1	0111	0100	0
			8	1	1	1000	0101	1
		9	1	1	1000	0101	1	
			10	1	1	1000	0101	1
			11	0	0	0111	0100	0
			12	0	0	0110	0011	0
0			13	1	1	0111	0011	0
1	0		14	1	1	1000	0100	1
	1		15	1	1	1000	0100	1

# c) Projeto de uma Unidade de Controle em VHDL

i) Descrição funcional

O circuito recebe 7 entradas de 1 bit cada (entra\_sai\_idosos, entra\_sai\_normal, conta\_idosos, conta\_normal, clock, clear, cheio\_dp\_sm) e retorna 5 saídas de 1 bit cada (entra\_sai\_idosos\_sm\_dp, entra\_sai\_normal\_sm\_dp, conta\_idosos\_sm\_dp, conta\_normal\_sm\_dp, clear\_sm\_dp).

ii) Código em VHDL

```
update_output: process (CurrentState)
30
           begin
               case CurrentState is
                    when zera_vagas =>
                         clear_sm_dp <= '1';</pre>
                         conta_idosos_sm_dp <= '0';</pre>
                         conta_normal_sm_dp <= '0';</pre>
                         entra_sai_idosos_sm_dp <= 'X'; --talvez dê errado</pre>
                         entra_sai_normal_sm_dp <= 'X';</pre>
                    when vazio =>
                         clear_sm_dp <= '0';</pre>
40
                         conta_idosos_sm_dp <= '0';</pre>
                         conta_normal_sm_dp <= '0';</pre>
                         entra_sai_idosos_sm_dp <= 'X'; --talvez dê errado</pre>
                         entra_sai_normal_sm_dp <= 'X';</pre>
                    when inc_idosos =>
                         clear_sm_dp <= '0';</pre>
                         conta_idosos_sm_dp <= '1';</pre>
                         conta_normal_sm_dp <= '0';</pre>
                         entra_sai_idosos_sm_dp <= entra_sai_idosos; --talvez dê errado</pre>
40
                         entra_sai_normal_sm_dp <= entra_sai_idosos;</pre>
                    when inc_normal =>
                         clear_sm_dp <= '0';</pre>
                         conta_idosos_sm_dp <= '0';</pre>
                         conta_normal_sm_dp <= '1';</pre>
                         entra_sai_idosos_sm_dp <= 'X'; --talvez dê errado</pre>
                         entra_sai_normal_sm_dp <= entra_sai_normal;</pre>
```

```
when cheio =>
                      clear_sm_dp <= '0';</pre>
                      conta_idosos_sm_dp <= '0';</pre>
                      conta_normal_sm_dp <= '0';</pre>
                      entra_sai_idosos_sm_dp <= 'X'; --talvez dê errado
                      entra_sai_normal_sm_dp <= 'X';
              end process update_output;
              update_next_state: process(entra_sai_idosos, entra_sai_normal, conta_idosos, conta_normal,cheio_dp_sm )
                  case CurrentState is
                  when zera_vagas =>
                     NextState <= vazio;
                  when vazio =>
                      IF (conta_idosos = '1') then
                         NextState <= inc_idosos;</pre>
                      ELSIF (conta_normal = '1') then
                          NextState <= inc_normal;</pre>
                         NextState <= vazio;
                  when inc idosos =>
                      IF (cheio_dp_sm = '1') then
                          NextState <= cheio;</pre>
                      ELSIF (conta_idosos = '1') then
                              NextState <= inc_idosos;</pre>
                          NextState <= vazio;</pre>
                      END IF;
                      when inc_normal =>
                          IF (cheio_dp_sm = '1') then
                              NextState <= cheio;</pre>
                          ELSIF (conta_normal = '1') then
                                   NextState <= inc_normal;</pre>
90
                                FLSE
                               NextState <= vazio;
                          END IF;
```


IF (conta\_idosos = '1' AND entra\_sai\_idosos = '0') then --saindo idoso

ELSIF (conta\_normal = '1' AND entra\_sai\_normal = '0') then --saindo normal

#### iii) Carta de Tempos

end arch;

104



NextState <= inc\_idosos;</pre>

NextState <= inc\_normal;</pre>

NextState <= cheio;</pre>

when cheio =>

END IF:

end process update\_next\_state;

#### iv) Tabela de Testes

clear	Subida	Ciclos	conta_ido sos	conta_nor mal	entra_sai_ normal	entra_sai_ dosos	vagas_tot al	vagas_out _idosos	vagas_out _total	cheio
1	1	-	0	0	1	1	1010	0000	0000	0
		0	0	1	1	1	1010	0000	0001	0
		1	0	1	1	1	1010	0000	0010	0
		2	0	1	1	1	1010	0000	0011	0
		3	1	0	1	1	1010	0001	0100	0
		4	1	0	1	1	1010	0010	0101	0
		5	1	0	1	1	1010	0011	0110	0
		6	0	0	1	1	1010	0011	0101	0
		7	1	0	0	0	1010	0010	0100	0
0	-	8	0	0	0	0	1010	0010	0100	0
		9	1	1	1	1	1010	0011	0101	0
		10	1	1	1	1	1010	0100	0110	0
		11	0	1	1	1	1010	0100	0111	0
		12	0	1	1	1	1010	0100	1000	0
		13	1	1	1	1	1010	0101	1001	0
		14	0	1	1	1	1010	0101	1010	1
		15	1	1	1	1	1010	0101	1010	1
		16	1	1	0	0	1010	0100	1001	0

# 4. Relatório

[Esta seção detalha os resultados obtidos durante a experiência]

a) Resultados obtidos

[Descrever detalhadamente com dados os resultados obtidos baseados no objetivo da experiência. As tabelas de testes planejadas devem estar preenchidas com as saídas obtidas]

# **Apêndices**

[Esta seção apresenta elementos complementares da documentação, como por exemplo, os diagramas lógicos detalhados (esquemáticos no formato padrão), códigos VHDL, cartas de tempo (formas de onda da simulação) ou ainda, informação adicional do projeto desenvolvido]

#### Referências

- 1. Apostilas e documentos fornecidos para a experiência.
- 2. Apostilas disponíveis na plataforma e-Disciplinas.