

<b>Disciplina:</b> PCS 3335 – Laboratório Digital A	
<b>Prof.:</b> Tereza	<b>Data:</b> 28/05
<b>Turma:</b> 1	<b>Bancada:</b> A7
<b>Membros:</b>	
9848836 Bruna Okura	
10773801 Gabriel Tavares	



## Experiência 6

### *Máquinas de Estados em VHDL*

## 1. Introdução

*Nesta experiência são estudadas máquinas de estados descritas em VHDL e sua aplicação em um circuito digital simples.*

## 2. Objetivo

*Esta experiência tem como objetivo aprender sobre descrição de máquinas de estados em VHDL, a aplicação dessas máquinas, como unidade de controle de um circuito digital e o estudo de um circuito digital simples. Ao final, teremos conhecimento sobre o desenvolvimento de sistemas digitais mais complexos, compostos por fluxo de dados e unidades de controle.*

## 3. Planejamento

- a) Projeto de uma Máquina de Estados em VHDL**
  - i) Pseudocódigo da Descrição Comportamental


```

1  TOG_EN, CLK, CLRL: in
2  Z1: out
3
4  PS, NS : state_type (ST0, ST1)
5
6  process
7      if (CLR = 1)
8          {PS = ST0}
9      if (rising_edge(CLK))
10         {PS = NS}
11  end process
12
13  process
14      Z1 = 0
15      if (PS = ST0)
16          {Z1 = 0
17              if (TOG_EN = 1)
18                  {NS = ST1}
19              else
20                  {NS = ST0}
21          }
22      if (PS = ST1)
23          {Z1 = 1
24              if (TOG_EN = 1)
25                  {NS = ST0}
26              else
27                  {NS = ST1}
28          }
29      else {
30          Z1 = 0
31          NS = ST0
32      }
33  end process


```

ii) Diagrama de Transição de Estados

*O Diagrama de Transição obtido pelo programa é similar ao do enunciado, a única diferença é a presença de um terceiro estado (ST2). Este estado foi adicionado pois para uma máquina ser considerada uma máquina de Moore, é necessário que haja pelo menos 3 estados.*



### iii) Carta de Tempos



## b) Projeto de um Fluxo de Dados em VHDL

### i) Descrição funcional

O circuito recebe 7 entradas de 1 bit cada (clock, clear, conta\_idosos, conta\_normal, entra\_sai\_normal, entra\_sai\_idosos, load), 2 entradas de 4 bits cada (vagas\_total, vagas\_load) e retorna 2 saídas de 4 bits cada (vagas\_out\_total, vagas\_out\_idosos) e 1 saída de 1 bit (cheio).

### ii) Circuito em VHDL

```

1  -- contador e sinalizador de vagas
2  library IEEE;
3  use IEEE.std_logic_1164.all;
4  use ieee.numeric_std.all;
5
6  entity controlador_vagas is
7      port (
8          clock, clear, conta_idosos, conta_normal, entra_sai_normal, entra_sai_idosos, load: in std_
9          vagas_total, vagas_load: in std_logic_vector (3 downto 0);
10         vagas_out_total, vagas_out_idosos : out std_logic_vector (3 downto 0);
11         cheio: out std_logic
12     );
13 end controlador_vagas;
14
15 architecture arch of controlador_vagas is
16
17     component comparador is
18         port (
19             A, B: in std_logic_vector (3 downto 0);
20             maior_igual: out std_logic
21         );
22     end component comparador;
23
24     component up_down is
25         port (
26             clock, zera, conta, carrega, entra_sai: in std_logic;
27
28             entrada: in std_logic_vector (3 downto 0);
29             contagem: out std_logic_vector (3 downto 0)
30         );
31     end component up_down;
32
33
34
35     signal vagas_total_s, vagas_idosos_s : std_logic_vector (3 downto 0);
36     signal entra_sai_total_s, conta_total_s, conta_idosos_s, cheio_s : std_logic;
37
38
39     begin
40
41         entra_sai_total_s <= entra_sai_idosos OR entra_sai_normal;
42         conta_total_s <= (conta_idosos OR conta_normal) AND (cheio_s NAND entra_sai_total_s);
43         conta_idosos_s <= conta_idosos AND (cheio_s NAND entra_sai_idosos);
44
45         cont_idosos: up_down port map (
46             clock    => clock,
47             zera      => clear,
48             conta     => conta_idosos_s,
49             carrega   => load,
50             entra_sai => entra_sai_idosos,
51             entrada   => vagas_load,
52             contagem  => vagas_idosos_s
53         );
54
55         cont_total: up_down port map (
56             clock    => clock,
57             zera      => clear,
58             conta     => conta_total_s,
59             carrega   => load,
60             entra_sai => entra_sai_total_s,
61             entrada   => vagas_load,
62             contagem  => vagas_total_s
63         );


```

```


65     comp1: comparador port map (
66         A    => vagas_total_s,
67         B    => vagas_total,
68         maior_igual => cheio_s
69     );
70
71
72     vagas_out_total <= vagas_total_s;
73     vagas_out_idosos <= vagas_idosos_s;
74     cheio <= cheio_s;
75
76 end arch;

```

### iii) Diagrama Lógico



### iv) Carta de Tempos



### v) Tabela de Testes

clear	conta_idos sos	conta_nor mal	load	Subida	Ciclos	entra_sai_ normal	entra_sai_ idosos	vagas_out _total	vagas_out _idosos	cheio
1	X	1	X	↑	-	0	0	0000	0000	0
0	1		0	-	0	0	0	0000	0000	0
					1	1	0	0001	0000	0

					2	1	0	0010	0000	0
					3	1	0	0011	0000	0
					4	1	1	0100	0001	0
					5	1	1	0101	0010	0
					6	1	1	0110	0011	0
					7	1	1	0111	0100	0
					8	1	1	1000	0101	1
					9	1	1	1000	0101	1
					10	1	1	1000	0101	1
					11	0	0	0111	0100	0
	0				12	0	0	0110	0011	0
					13	1	1	0111	0011	0
	1	0			14	1	1	1000	0100	1
					15	1	1	1000	0100	1

### c) Projeto de uma Unidade de Controle em VHDL

#### i) Descrição funcional

O circuito recebe 7 entradas de 1 bit cada (*entra\_sai\_idosos*, *entra\_sai\_normal*, *conta\_idosos*, *conta\_normal*, *clock*, *clear*, *cheio\_dp\_sm*) e retorna 5 saídas de 1 bit cada (*entra\_sai\_idosos\_sm\_dp*, *entra\_sai\_normal\_sm\_dp*, *conta\_idosos\_sm\_dp*, *conta\_normal\_sm\_dp*, *clear\_sm\_dp*).

#### ii) Código em VHDL

```

1  -- library declaration
2  library IEEE;
3  use IEEE.std_logic_1164.all;
4
5  -- entity
6  entity unidade_de_controle is
7  port(
8      entra_sai_idosos, entra_sai_normal, conta_idosos, conta_normal : in std_logic;
9      clock, clear : in std_logic;
10     cheio_dp_sm : in std_logic;
11     entra_sai_idosos_sm_dp, entra_sai_normal_sm_dp, conta_idosos_sm_dp, conta_normal_sm_dp, clear_sm_dp: out std_logic
12 );
13 end unidade_de_controle;
14
15 -- architecture
16 architecture arch of unidade_de_controle is
17     type state_type is (zera_vagas, vazio, inc_idosos, inc_normal, cheio);
18     signal CurrentState, NextState : state_type;
19 begin
20     update_state: process (clock, clear) --talvez dê errado
21     begin
22         if (clear = '1') then
23             CurrentState <= zera_vagas;
24         elsif (rising_edge(clock)) then
25             CurrentState <= NextState;
26         end if;
27     end process update_state;
28
29     update_output: process (CurrentState)
30     begin
31         case CurrentState is
32             when zera_vagas =>
33                 clear_sm_dp <= '1';
34                 conta_idosos_sm_dp <= '0';
35                 conta_normal_sm_dp <= '0';
36                 entra_sai_idosos_sm_dp <= 'X'; --talvez dê errado
37                 entra_sai_normal_sm_dp <= 'X';
38             when vazio =>
39                 clear_sm_dp <= '0';
40                 conta_idosos_sm_dp <= '0';
41                 conta_normal_sm_dp <= '0';
42                 entra_sai_idosos_sm_dp <= 'X'; --talvez dê errado
43                 entra_sai_normal_sm_dp <= 'X';
44             when inc_idosos =>
45                 clear_sm_dp <= '0';
46                 conta_idosos_sm_dp <= '1';
47                 conta_normal_sm_dp <= '0';
48                 entra_sai_idosos_sm_dp <= entra_sai_idosos; --talvez dê errado
49                 entra_sai_normal_sm_dp <= entra_sai_idosos;
50             when inc_normal =>
51                 clear_sm_dp <= '0';
52                 conta_idosos_sm_dp <= '0';
53                 conta_normal_sm_dp <= '1';
54                 entra_sai_idosos_sm_dp <= 'X'; --talvez dê errado
55                 entra_sai_normal_sm_dp <= entra_sai_normal;

```




```

56         when cheio =>
57             clear_sm_dp <= '0';
58             conta_idosos_sm_dp <= '0';
59             conta_normal_sm_dp <= '0';
60             entra_sai_idosos_sm_dp <= 'X'; --talvez dê errado
61             entra_sai_normal_sm_dp <= 'X';
62         end case;
63     end process update_output;
64
65     update_next_state: process(entra_sai_idosos, entra_sai_normal, conta_idosos, conta_normal, cheio_dp_sm )
66     begin
67         case CurrentState is
68         when zero_vagas =>
69             nextState <= vazio;
70         when vazio =>
71             IF (conta_idosos = '1') then
72                 nextState <= inc_idosos;
73             ELSIF (conta_normal = '1') then
74                 nextState <= inc_normal;
75             ELSE
76                 nextState <= vazio;
77             END IF;
78         when inc_idosos =>
79             IF (cheio_dp_sm = '1') then
80                 nextState <= cheio;
81             ELSIF (conta_idosos = '1') then
82                 nextState <= inc_idosos;
83             ELSE
84                 nextState <= vazio;
85             END IF;
86         when inc_normal =>
87             IF (cheio_dp_sm = '1') then
88                 nextState <= cheio;
89             ELSIF (conta_normal = '1') then
90                 nextState <= inc_normal;
91             ELSE
92                 nextState <= vazio;
93             END IF;
94         when cheio =>
95             IF (conta_idosos = '1' AND entra_sai_idosos = '0') then --saindo idoso
96                 nextState <= inc_idosos;
97             ELSIF (conta_normal = '1' AND entra_sai_normal = '0') then --saindo normal
98                 nextState <= inc_normal;
99             ELSE
100                 nextState <= cheio;
101             END IF;
102         end case;
103     end process update_next_state;
104 end arch;

```

## iii) Carta de Tempos



## iv) Tabela de Testes

clear	Subida	Ciclos	conta_idos	conta_normal	entra_sai_normal	entra_sai_dosos	vagas_total	vagas_out_idosos	vagas_out_total	cheio
1	↑	-	0	0	1	1	1010	0000	0000	0
0	-	0	0	1	1	1	1010	0000	0001	0
		1	0	1	1	1	1010	0000	0010	0
		2	0	1	1	1	1010	0000	0011	0
		3	1	0	1	1	1010	0001	0100	0
		4	1	0	1	1	1010	0010	0101	0
		5	1	0	1	1	1010	0011	0110	0
		6	0	0	1	1	1010	0011	0101	0
		7	1	0	0	0	1010	0010	0100	0
		8	0	0	0	0	1010	0010	0100	0
		9	1	1	1	1	1010	0011	0101	0
		10	1	1	1	1	1010	0100	0110	0
		11	0	1	1	1	1010	0100	0111	0
		12	0	1	1	1	1010	0100	1000	0
		13	1	1	1	1	1010	0101	1001	0
		14	0	1	1	1	1010	0101	1010	1
		15	1	1	1	1	1010	0101	1010	1
		16	1	1	0	0	1010	0100	1001	0

#### 4. Relatório

*[Esta seção detalha os resultados obtidos durante a experiência]*

a) Resultados obtidos

*[Descrever detalhadamente com dados os resultados obtidos baseados no objetivo da experiência. As tabelas de testes planejadas devem estar preenchidas com as saídas obtidas]*

## **Apêndices**

*[Esta seção apresenta elementos complementares da documentação, como por exemplo, os diagramas lógicos detalhados (esquemáticos no formato padrão), códigos VHDL, cartas de tempo (formas de onda da simulação) ou ainda, informação adicional do projeto desenvolvido]*

## **Referências**

1. Apostilas e documentos fornecidos para a experiência.
2. Apostilas disponíveis na plataforma e-Disciplinas.