Pontifícia Universidade Católica de Minas Gerais Instituto de Ciências Exatas e Informática – ICEI Arquitetura de Computadores I

ARQ1 \_ Aula\_14

Tema: Introdução à linguagem Verilog e simulação em Logisim (circuitos sequenciais)

## Orientação geral:

Atividades previstas como parte da avaliação

Apresentar todas as soluções em apenas um arquivo com formato texto (.txt).

As implementações e testes dos exemplos em Verilog (.v) fornecidos como pontos de partida, também fazem parte da atividade e deverão ter os códigos fontes entregues separadamente. As saídas de resultados, opcionalmente, poderão ser copiadas ao final do código, como comentários.

Atividades extras e opcionais

Outras formas de solução serão <u>opcionais</u>; não servirão para substituir as atividades a serem avaliadas. Se entregues, contarão apenas como atividades extras.

As execuções deverão, preferencialmente, serão testadas mediante uso de entradas e saídas padrões, cujos dados/resultados deverão ser armazenados em arquivos textos. Os resultados poderão ser anexados ao código, ao final, como comentários.

Os *layouts* de circuitos deverão ser entregues no formato (.circ), identificados internamente. Figuras exportadas pela ferramenta serão aceitas como arquivos para visualização, e <u>não</u> terão validade para fins de avaliação. Separar versões completas (a) e simplificadas (b).

Arquivos em formato (.pdf), fotos, cópias de tela ou soluções manuscritas também serão aceitos como recursos suplementares para visualização, e **não** terão validade para fins de avaliação.

Atividade: Circuitos sequenciais - Flip-Flops

Todos os circuitos deverão ser simulados no Logisim.

- 01.) Projetar e descrever em Logisim e Verilog um módulo para implementar um registrador de deslocamento para a esquerda, com 6 bits (estágios), com carga de 1 bit (load=LD) no preset do primeiro estágio. DICA: Ver modelo anexo.
- 02.) Projetar e descrever em Logisim e Verilog um módulo para implementar um registrador de deslocamento para a esquerda, com 6 bits (estágios), com carga inicial (load=LD) em todos *preset* dos estágios.
- 03.) Projetar e descrever em Logisim e Verilog um módulo para implementar um registrador de deslocamento circular ("ring") para a direita, com 6 bits (estágios), com carga unitária no primeiro estágio.
- 04) Projetar e descrever em Logisim e Verilog um módulo para implementar um registrador de deslocamento circular, em anel torcido ("twisted ring"), para a esquerda, com 6 bits (estágios), com carga unitária no primeiro estágio. DICA: Ver modelo anexo.
- 05.) Projetar e descrever em Logisim e Verilog um módulo para implementar um conversor paralelo-série para 6 bits.


DICA: Ver modelo anexo.


## **Extras**

- 06.) Projetar e descrever em Logisim e Verilog um módulo para implementar um registrador de deslocamento circular ("ring") para a esquerda, com 5 bits (estágios), com carga inicial em todos os estágios.
- 07.) Projetar e descrever em Logisim e Verilog um módulo para implementar um registrador de deslocamento circular, em anel torcido ("twisted ring"), para a direita, com 5 bits (estágios), com carga inicial ("load/preset") em todos os estágios.


```
module dff ( output q, output qnot,
                                                         module srff ( output q, output qnot,
            input d, input clk);
                                                                      input s, input r, input clk);
reg q, qnot;
                                                         reg q, qnot;
always @( posedge clk )
                                                         always @( posedge clk )
begin
                                                         begin
  q \le d;
                qnot <= \sim d;
                                                           if (s & ~r)
end
                                                            begin
                                                                     q <= 1;
                                                                                 qnot <= 0; end
endmodule // dff
                                                           else
                                                            if (~s & r)
module tff (output q, output qnot,
                                                             begin q \le 0;
                                                                                 qnot <= 1; end
            input t, input clk,
                                                            else
            input preset, input clear );
                                                              if (s&r)
                                                              begin
reg q, qnot;
                                                                    q <= 0;
                                                                                 qnot <= 0; // arbitrary
                                                              end
always @( posedge clk )
                                                         end
begin
if (~clear)
                                                         endmodule // srff
begin
 q \le 0;
                qnot <= 1;
                                                         module jkff (output q, output qnot,
 end
                                                                      input j, input k, input clk);
else
                                                         reg q, qnot;
 if (~preset)
 begin
                                                         always @( posedge clk )
  q <= 1;
                qnot \le 0;
                                                         begin
 end
                                                           if ( j & ~k )
 else
                                                            begin
                                                                     q <= 1;
                                                                                  qnot \le 0;
                                                                                                  end
 begin
                                                           else
  if (t)
                                                            if (~j & k)
   begin
                                                             begin q \ll 0;
                                                                                  qnot <= 1;
                                                                                                  end
                qnot <= ~qnot;
    q \ll q;
                                                            else
   end
                                                             if (j & k)
 end
                                                              begin q \ll q;
                                                                                 qnot <= ~qnot; end
end
                                                         end
endmodule // tff
                                                         endmodule // jkff
```

## Flip-flops





OPS: data - CLR - LD - CLK



Operation: CLR - PULSE (UP) - CLK - PULSE (DOWN) - CLK ...

