Pontifícia Universidade Católica de Minas Gerais Instituto de Ciências Exatas e Informática – ICEI Arquitetura de Computadores I

ARQ1\_Aula\_13

Tema: Introdução à linguagem Verilog e simulação em Logisim (circuitos sequenciais)

#### Orientação geral:

Atividades previstas como parte da avaliação

Apresentar todas as soluções em apenas um arquivo com formato texto (.txt).

As implementações e testes dos exemplos em Verilog (.v) fornecidos como pontos de partida, também fazem parte da atividade e deverão ter os códigos fontes entregues separadamente. As saídas de resultados, opcionalmente, poderão ser copiadas ao final do código, como comentários.

Atividades extras e opcionais

Outras formas de solução serão <u>opcionais</u>; não servirão para substituir as atividades a serem avaliadas. Se entregues, contarão apenas como atividades extras.

As execuções deverão, preferencialmente, serão testadas mediante uso de entradas e saídas padrões, cujos dados/resultados deverão ser armazenados em arquivos textos. Os resultados poderão ser anexados ao código, ao final, como comentários.

Os *layouts* de circuitos deverão ser entregues no formato (.circ), identificados internamente. Figuras exportadas pela ferramenta serão aceitas como arquivos para visualização, e **não** terão validade para fins de avaliação. Separar versões completas (a) e simplificadas (b).

Arquivos em formato (.pdf), fotos, cópias de tela ou soluções manuscritas também serão aceitos como recursos suplementares para visualização, e **não** terão validade para fins de avaliação.

Atividade: Circuitos sequenciais – Flip-Flops – Contadores


Análise e síntese de circuitos sequenciais

As técnicas para análise de circuitos sequenciais que implementam uma certa máquina de estados finitos, em geral, dividem-se em duas etapas:

- 1. determinar as funções que determinam o próximo estado e as saídas
  - especificar as equações que representem a lógica do circuito e as saídas de cada flipflop (estado corrente);
  - especificar as equações que determinem as transições entre dois pulsos de clock;
  - construir a tabela de transições para cada uma das combinações das entradas, indicando quais os próximos estados;
  - identificar todas as combinações que representem um mesmo estado e reescrevê-las em uma tabela de estados;
- 2. construir as tabelas de estados/saídas que especifiquem o comportamento do circuito para todas as combinações das entradas e do estado corrente:
  - verificar as funções das saídas em relação às entradas e aos estados correntes;
  - após avaliar todas as combinações de entradas e estados, combinar a tabela de estados com essas informações e criar a tabela de estados/saídas, relacionando cada saída ao proximo estado.

# Exemplo 1:

Considerar o circuito abaixo com um *flip-flop* tipo D.



### Tabela de transições

$Q_t \xy$	00	01	10	11	
0	0	1	0	1	
1	1	1	0	0	
$Q_{t+1}$					

### Equações de transições


$$D = x' \cdot Q + y \cdot Q'$$

$$Q_{t+1} = x' \cdot Q_t + y \cdot Q'_t$$


#### Tabela de estados/saídas

Q <sub>t</sub> \xy	00	01	10	11
Α	A,0	B,1	A,0	B,1
В	B,1	B,1	A,0	A,0
estados		Q <sub>t+1</sub> ,	saída	

# Diagrama de estados



Considerar o circuito abaixo com dois flip-flops tipo JK.



#### Tabela de transições

#### S<sub>1</sub> S<sub>2</sub> X S<sub>1</sub> S<sub>2</sub> Saída (t) (t) (t+1) (t+1)

0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	1	0	0
0	1	1	0	1	0
1	0	0	1	1	0
1	0	1	0	1	0
1	1	0	0	0	0
1	1	1	0	1	1

#### Equações de transições

$$saida = s_1 \cdot s_2 \cdot x$$

$$J_1 = s_2 \cdot x' e K_1 = s_2 + x$$

$$J_2 = s_1 + x e K_2 = x'$$

$$\begin{split} Q_{t+1} &= J_1 \ Q'_t + K_1' \ Q_t \\ s_1 &= s_2 \bullet x' \bullet s_1' + (s_2 + x)' \bullet s_1 \\ &= s_2 \bullet x' \bullet s_1' + s_2' \bullet x' \bullet s_1 \\ &= x' \bullet (s_2 \bullet s_1' + s_2' \bullet s_1) \\ &= x' \bullet (s_1 \quad \textbf{xor} \quad s_2) \end{split}$$


$$\begin{split} Q_{t+1} &= J_2 \ Q'_t + K_2' \ Q_t \\ S_2 &= (x+s_1) \bullet s_2' + (x')' \bullet s_2 \\ &= (x \bullet s_2') + (s_1 \bullet s_2') + (x \bullet s_2) \\ &= x \bullet (s_2' + s_2) + (s_1 \bullet s_2') \\ &= x \quad + \quad (s_1 \quad \bullet \quad s_2') \end{split}$$

#### Tabela de estados/saídas

S <sub>1</sub>	<b>S</b> 2	x=0	x=1	saída

0	0	0	0	0	1	0
0	1	1	0	0	1	0
1	0	1	1	0	1	0
1	1	Λ	Λ	Λ	1	0/1

### Diagrama de estados




# Exemplo 2:

Projetar um contador crescente módulo 4 (0-1-2-3-0) com *flip-flops* tipo D.

# Tabela de transições

### Diagrama de estados




	S <sub>1</sub> (t)	<b>S</b> 2 (t)	evento	S <sub>1</sub> (t+1)	S <sub>2</sub> (t+1)
	а	b	С	а	b
0	0	0	0	0	0
1	0	0	1	0	1
2	0	1	0	0	1
3	0	1	1	1	0
4	1	0	0	1	0
5	1	0	1	1	1
6	1	1	0	1	1
7	1	1	1	0	0

# Equações de transições

sinais	SoP	mintermos	simplificação
<b>S</b> 1	3,4,5,6	a'bc+ab'c'+ab'c+abc'	ac'+ab'+ab'c
<b>S</b> 2	1,2,5,6	a'b'c+a'bc'+ab'c+abc'	bc'+b'c

### Circuito




Exemplo 3:

Projetar um contador decrescente módulo 4 (0-3-2-1-0) com flip-flops tipo D.

# Tabela de transições

# Diagrama de estados




	S <sub>1</sub> (t)	<b>S</b> 2 (t)	evento	S <sub>1</sub> (t+1)	S <sub>2</sub> (t+1)
	а	b	С	а	b
0	0	0	0	0	0
1	0	0	1	1	1
2	0	1	0	0	1
3	0	1	1	0	0
4	1	0	0	1	0
5	1	0	1	0	1
6	1	1	0	1	1
7	1	1	1	1	0

# Equações de transições

sinais	SoP	mintermos	simplificação
S <sub>1</sub>	1,4,6,7	a'b'c+ab'c'+abc'+abc	ac'+ab+a'b'c
<b>S</b> 2	1,2,5,6	a'b'c+a'bc'+ab'c+abc'	bc'+b'c

### Circuito



#### Exercícios

- 01.) Projetar e descrever em Logisim e Verilog um módulo, com portas e flip-flops tipo JK apenas, para implementar um contador assíncrono decrescente com 6 bits de comprimento. DICA: Ver modelo anexo.
- 02.) Projetar e descrever em Logisim e Verilog um módulo com portas e flip-flops tipo JK apenas, para implementar um contador assíncrono crescente com 6 bits de comprimento.
- 03.) Projetar e descrever em Logisim e Verilog um módulo, com portas lógicas e flip-flops tipo JK apenas, para implementar um contador assíncrono decádico crescente com 5 bits de comprimento. DICA: Ver modelo anexo.
- 04.) Projetar e descrever em Logisim e Verilog um módulo com portas e flip-flops tipo JK apenas, para implementar um contador assíncrono decádico decrescente com 5 bits de comprimento.
- 05.) Projetar e descrever em Logisim e Verilog um módulo, com portas e flip-flops tipo T apenas, para implementar um contador síncrono módulo 7. DICA: Ver modelo anexo.

#### Extras

- 06.) Projetar e descrever em Logisim e Verilog um módulo, com portas e flip-flops tipo JK apenas, para implementar um contador em anel com 6 bits de comprimento. DICA: Ver modelo anexo.
- 07.) Projetar e descrever em Logisim e Verilog um módulo com portas e flip-flops tipo JK apenas, para implementar um contador em anel torcido com 6 bits de comprimento. DICA: Ver modelo anexo.

Flip-flops

Flip-flop	Estados	Característica	Transição	Equação
S Q R Q' CLK	00 00 00 00 00 00 00 00 00 00 00 00 00	$\begin{array}{ c c c c c c c c c }\hline S & R & Q_{t+1} & Q'_{t+1} \\ \hline 0 & 0 & Q_{t} & Q_{t}' \\ \hline 0 & 1 & 0 & 1 \\ 1 & 0 & 1 & 0 \\ 1 & 1 & ? & ? \\ \hline \end{array}$	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$	Q <sub>t+1</sub> =S+R'.Q <sub>t</sub>
D Q CLK		$ \begin{array}{c cccc} D & Q_{t+1} & Q^t_{t+1} \\ \hline 0 & 0 & 1 \\ 1 & 1 & 0 \\ \hline \end{array} $	$\begin{array}{c cccc} Q_t & Q_{t+1} & D \\ \hline 0 & 0 & 0 \\ \hline 0 & 1 & 1 \\ \hline 1 & 0 & 0 \\ \hline 1 & 1 & 1 \\ \end{array}$	$Q_{t+1} = D$
T Q Q' CLK	0 0 1 0	$ \begin{array}{c cccc} T & Q_{t+1} & Q'_{t+1} \\ 0 & Q_t & Q_t' \\ 1 & Q_t' & Q_t \\ \end{array} $	$\begin{array}{c cccc} Q_t & Q_{t+1} & T \\ \hline 0 & 0 & 0 \\ \hline 0 & 1 & 1 \\ \hline 1 & 0 & 1 \\ \hline 1 & 1 & 0 \\ \end{array}$	$Q_{t+1} = T \oplus Q_t$
CLK	10 11 00 01 01 01 11	$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	$Q_{t+1}=J.Q_t'+K'.Q_t$


# Configurações especiais

Flip-flop	Estados	Característica	Transição	Equação
CTK  K Ø,  A O	01 0 10	J     K     Q <sub>t+1</sub> Q' <sub>t+1</sub> 0     1     0     1       1     0     1     0	$\begin{array}{c ccccc} Q_t & Q_{t+1} & J/D & K/D' \\ \hline 0 & 0 & 0 & 1 \\ 0 & 1 & 1 & 0 \\ 1 & 0 & 0 & 1 \\ 1 & 1 & 1 & 0 \\ \end{array}$	$\begin{aligned} Q_{t+1} &= 1.Q_t' + 0'.Q_t \\ Q_{t+1} &= 1 \\ Q_{t+1} &= 0.Q_t' + 1'.Q_t \\ Q_{t+1} &= 0 \end{aligned}$
T J Q K Q' CLK	00 0 10 00	J K Q <sub>t+1</sub> Q' <sub>t+1</sub> 0 0 Q <sub>t</sub> Q <sub>t</sub> ' 1 1 Q <sub>t</sub> ' Q <sub>t</sub>	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$	$\begin{aligned} &Q_{t+1} {=} 0.Q_t' {+} 0'.Q_t \\ &Q_{t+1} {=} 0'.Q_t &= Q_t \\ &Q_{t+1} {=} 1.Q_t' {+} 1'.Q_t \\ &Q_{t+1} {=} 1.Q_t' &= Q_t' \end{aligned}$

```
module dff ( output q, output qnot,
                                                           module tff (output q, output qnot,
             input d, input clk);
                                                                       input t, input clk,
reg q, qnot;
                                                                       input preset, input clear );
always @( posedge clk )
                                                           reg q, qnot;
begin
                qnot <= \sim d;
  q \ll d;
                                                           always @( posedge clk or ~preset or ~clear)
end
                                                           begin
endmodule // dff
                                                           if (~clear)
                                                            begin q \ll 0;
                                                                                    qnot <= 1; end
module jkff ( output q, output qnot,
                                                           else
        input j, input k,
                                                            if (~preset)
         input clk, input preset, input clear );
                                                            begin q \ll 1;
                                                                                    qnot \le 0; end
                                                            else
reg q, qnot;
                                                            begin
                                                              if (t) begin q \le -q; qnot \le -qnot; end
always @( posedge clk or preset or clear )
                                                            end
begin
                                                           end
 if (clear)
              begin q <= 0; qnot <= 1; end
 else
                                                           endmodule // tff
  if (preset) begin q <= 1; qnot <= 0; end
  else
                                                           module srff (output q, output qnot,
   if (j \& \sim k) begin q \le 1; q = 0; end
                                                                        input s, input r, input clk);
                                                           reg q, qnot;
    if (\sim j \& k) begin q \ll 0; qnot \ll 1; end
    else
                                                           always @( posedge clk )
                                                           begin
     if ( j & k )
                                                             if (s \& \sim r) begin q \ll 1;
                                                                                            qnot <= 0; end
         begin q <= ~q; qnot <= ~qnot; end
end
                                                              if (\sim s \& r) begin q \le 0;
                                                                                            qnot <= 1; end
                                                              else
endmodule // jkff
                                                                if (s&r)
                                                                begin q <= 0; qnot <= 0; end // arbitrary
                                                           end
```


endmodule // srff

#### (Down) Asynchronous counter





OPS: CLR - 1 - pulse


(Down) Decade counter




OPS: CLR - 1 - pulse








OPS: CLR - 1 - pulse



OPS: CLR - 1 - CLK



Counter base 5 pulso x1 :

