Pontifícia Universidade Católica de Minas Gerais Instituto de Ciências Exatas e Informática – ICEI Arquitetura de Computadores I

ARQ1 _ Aula_12

Tema: Introdução à linguagem Verilog e simulação em Logisim (memórias)

Orientação geral:

Atividades previstas como parte da avaliação

Apresentar todas as soluções em apenas um arquivo com formato texto (.txt).

As implementações e testes dos exemplos em Verilog (.v) fornecidos como pontos de partida, também fazem parte da atividade e deverão ter os códigos fontes entregues separadamente. As saídas de resultados, opcionalmente, poderão ser copiadas ao final do código, como comentários.

Atividades extras e opcionais

Outras formas de solução serão <u>opcionais</u>; não servirão para substituir as atividades a serem avaliadas. Se entregues, contarão apenas como atividades extras.


As execuções deverão, preferencialmente, serão testadas mediante uso de entradas e saídas padrões, cujos dados/resultados deverão ser armazenados em arquivos textos. Os resultados poderão ser anexados ao código, ao final, como comentários.

Os *layouts* de circuitos deverão ser entregues no formato (.circ), identificados internamente. Figuras exportadas pela ferramenta serão aceitas como arquivos para visualização, e <u>não</u> terão validade para fins de avaliação. Separar versões completas (a) e simplificadas (b).

Arquivos em formato (.pdf), fotos, cópias de tela ou soluções manuscritas também serão aceitos como recursos suplementares para visualização, e **não** terão validade para fins de avaliação.

Atividade: Circuitos sequenciais – Memórias Todos os circuitos deverão ser simulados no Logisim.

01.) Projetar e descrever em Logisim e Verilog um módulo para implementar uma memória RAM 1x4 (1 endereço para 4 bits) usando flip-flops do tipo JK como registradores de dados. Ver sugestão abaixo.



DICA:


Supor que a escrita ocorrerá na borda de subida do *clock*, enquanto a leitura poderá ocorrer a partir da borda de descida do mesmo.


Caso o endereço não seja selecionado, a saída padrão poderá ser zero ou indefinida (x).


- 02.) Projetar e descrever em Logisim e Verilog um módulo para implementar uma memória RAM 1x4 (1 endereço para 4 bits cada) usando duas memórias RAM 1x2.
- 03.) Projetar e descrever em Logisim e Verilog um módulo para implementar uma memória RAM 2x4 (2 endereços para 4 bits cada) usando memórias RAM 1x4.
- 04.) Projetar e descrever em Logisim e Verilog um módulo para implementar uma memória RAM 4x8 (4 endereços para 8 bits) usando memórias RAM 2x4.
- 05.) Projetar e descrever em Logisim e Verilog um módulo para implementar uma memória RAM 8x8 (8 endereços para 8 bits) usando memórias RAM 4x8 do modelo acima (04).


Extras

- 06.) Projetar e descrever em Logisim e Verilog um módulo para implementar uma memória RAM 4x16 (4 endereços para 16 bits) usando memórias RAM 4x8.
- 07.) Projetar e descrever em Logisim e Verilog um módulo para implementar uma memória RAM 8x16 (8 endereços para 16 bits) usando memórias RAM 1x16.









```
module dff ( output q, output qnot,
                                                          module tff (output q, output qnot,
             input d, input clk);
                                                                       input t, input clk,
reg q, qnot;
                                                                       input preset, input clear );
always @( posedge clk )
                                                          reg q, qnot;
begin
  q \ll d;
                qnot <= \sim d;
                                                          always @( posedge clk or ~preset or ~clear)
end
                                                          begin
endmodule // dff
                                                          if (~clear)
                                                           begin q \ll 0;
                                                                                   qnot <= 1; end
module jkff ( output q, output qnot,
                                                           else
        input j, input k,
                                                           if (~preset)
        input clk, input preset, input clear );
                                                           begin q \ll 1;
                                                                                   qnot <= 0; end
                                                           else
reg q, qnot;
                                                            begin
                                                             if (t) begin q \le -q; qnot \le -qnot; end
always @( posedge clk or
                                                            end
           posedge preset or
                                                          end
           posedge clear)
begin
                                                          endmodule // tff
 if (clear)
              begin q \le 0; q = 1; end
 else
                                                          module srff (output q, output qnot,
  if (preset) begin q <= 1; qnot <= 0; end
                                                                        input s, input r, input clk);
  else
                                                          reg q, qnot;
   if (j & \simk) begin q <= 1; qnot <= 0; end
                                                          always @( posedge clk )
   else
    if (\simj & k) begin q <= 0; qnot <= 1; end
                                                          begin
                                                            if (s \& \sim r) begin q <= 1;
                                                                                           qnot <= 0; end
    else
     if ( j & k )
                                                              if (\sim s \& r) begin q \le 0;
                                                                                           qnot <= 1; end
         begin q <= ~q; qnot <= ~qnot; end
                                                              else
end
                                                               if (s&r)
                                                                begin q <= 0; qnot <= 0; end // arbitrary
endmodule // jkff
                                                          end
                                                          endmodule // srff
```