

Pontifícia Universidade Católica de Minas Gerais  
Instituto de Ciências Exatas e Informática – ICEI  
Arquitetura de Computadores I

ARQ1 \_ Aula\_11

Tema: Introdução à linguagem Verilog e simulação em Logisim (reconhecedores de Mealy e Moore)

Orientação geral:

Atividades previstas como parte da avaliação

Apresentar todas as soluções em apenas um arquivo com formato texto (.txt).

As implementações e testes dos exemplos em Verilog (.v) fornecidos como pontos de partida, também fazem parte da atividade e deverão ter os códigos fontes entregues separadamente. As saídas de resultados, opcionalmente, poderão ser copiadas ao final do código, como comentários.

Atividades extras e opcionais

Outras formas de solução serão opcionais; não servirão para substituir as atividades a serem avaliadas. Se entregues, contarão apenas como atividades extras.

As execuções deverão, preferencialmente, ser testadas mediante uso de entradas e saídas padrões, cujos dados/resultados deverão ser armazenados em arquivos textos. Os resultados poderão ser anexados ao código, ao final, como comentários.

Os *layouts* de circuitos deverão ser entregues no formato (.circ), identificados internamente. Figuras exportadas pela ferramenta serão aceitas como arquivos para visualização, e não terão validade para fins de avaliação. Separar versões completas (a) e simplificadas (b).

Arquivos em formato (.pdf), fotos, cópias de tela ou soluções manuscritas também serão aceitos como recursos suplementares para visualização, e não terão validade para fins de avaliação.

- 01.) Projetar um circuito em Logisim para realizar a descrição em Verilog de um módulo para implementar uma máquina de estados finitos segundo a abordagem de Mealy.  
O nome do arquivo deverá ser Mealy\_1101.v, e poderá seguir o modelo descrito abaixo.

```
// -----  
// --- Mealy FSM  
// -----
```

```
Mealy FSM Diagram
```

```
[start] --> [id1] --> [id11] --> [id110]  
^   \θ      θ |       1 / ^          0 | // found  
     \|_____|         \|_____||  
           \|_____|             \|_____  
                                     //
```

```
*/  
  
// constant definitions  
`define found    1  
`define notfound 0  
  
// FSM by Mealy  
module mealy_1101 ( y , x , clk , reset );  
output y;  
input  x;  
input  clk;  
input  reset;
```

```
reg    y;
```

```
parameter // state identifiers  
start = 2'b00,  
id1   = 2'b01,  
id11  = 2'b11,  
id110 = 2'b10;
```

```
reg [1:0] E1;// current state variables  
reg [1:0] E2;// next state logic output
```

```

// next state logic
always @( x or E1 )
begin
y = `notfound;
case ( E1 )
start:
if ( x )
E2 = id1;
else
E2 = start;
id1:
if ( x )
E2 = id11;
else
E2 = start;
id11:
if ( x )
E2 = id11;
else
E2 = id110;
id110:
if ( x )
begin
E2 = id1;
y = `found;
end
else
begin
E2 = start;
y = `notfound;
end
default: // undefined state
E2 = 2'bxx;
endcase
end // always at signal or state changing

// state variables
always @( posedge clk or negedge reset )
begin
if ( reset )
E1 = E2; // updates current state
else
E1 = 0; // reset
end // always at signal changing

endmodule // mealy_1101

```

02.) Projetar um circuito em Logisim para realizar a descrição em Verilog de um módulo para implementar uma máquina de estados finitos segundo a abordagem de Moore. O nome do arquivo deverá ser Moore\_1101.v, e poderá seguir o modelo descrito abaixo.

[illegible]

```

// next state logic
always @( x or E1 )
begin
case( E1 )
start:
if ( x )
E2 = id1;
else
E2 = start;
id1:
if ( x )
E2 = id11;
else
E2 = start;
id11:
if ( x )
E2 = id11;
else
E2 = id110;
id110:
if ( x )
E2 = id1101;
else
E2 = start;
id1101:
if ( x )
E2 = id11;
else
E2 = start;
default: // undefined state
E2 = 3'bxxx;
endcase
end // always at signal or state changing

// state variables
always @( posedge clk or negedge reset )
begin
if ( reset )
E1 = E2; // updates current state
else
E1 = 0; // reset
end // always at signal changing

// output logic
always @( E1 )
begin
y = E1[2]; // first bit of state value (MOORE indicator)
end // always at state changing

endmodule // moore_1101

```

- 03.) Projetar um circuito em Logisim para realizar a descrição em Verilog de um módulo para testar as máquinas de estados finitos segundo as abordagens de Mealy e de Moore. O nome do arquivo deverá ser Exemplo\_1101.v, e poderá seguir o modelo descrito abaixo.

```
// -----  
// --- Mealy-Moore FSM  
// -----  
//  
  
`include "mealy_1101.v"  
`include "moore_1101.v"  
  
module Exemplo1101;  
    reg  clk, reset, x;  
    wire m1, m2;  
  
    mealy_1101 mealy1 ( m1, x, clk, reset );  
    moore_1101 moore1 ( m2, x, clk, reset );  
  
    initial  
    begin  
        $display ( "Time    X   Mealy Moore" );  
  
        // initial values  
        clk  = 1;  
        reset = 0;  
        x    = 0;  
  
        // input signal changing  
        #5  reset = 1;  
        #10 x = 1;  
        #10 x = 0;  
        #10 x = 1;  
        #20 x = 0;  
        #10 x = 1;  
        #10 x = 1;  
        #10 x = 0;  
        #10 x = 1;  
  
        #30 $finish;  
    end // initial  
  
    always  
        #5 clk = ~clk;  
  
    always @( posedge clk )  
    begin  
        $display ( "%4d %4b %4b %5b", $time, x, m1, m2 );  
    end // always at positive edge clocking changing  
  
endmodule // Exemplo_1101
```

- 04.) Projetar um circuito em Logisim para realizar a  
a descrição em Verilog de um módulo  
para implementar uma máquina de estados finitos (FSM),  
capaz de reconhecer apenas a primeira sequência  
(1011) que aparecer e parar  
(101101011 não deverá ser reconhecida duas vezes).  
O nome do arquivo deverá ser Exemplo\_1102.v.  
Incluir previsão de testes e verificação do circuito pelo Logisim.
- 05.) Projetar um circuito em Logisim para realizar a  
a descrição em Verilog de um módulo  
para implementar uma máquina de estados finitos,  
segundo a abordagem de Mealy, para reconhecer  
uma sequência (1011) sem interseção  
(10111011 deverá ser reconhecida apenas duas vezes).  
O nome do arquivo deverá ser Exemplo\_1103.v.  
Incluir previsão de testes e verificação do circuito pelo Logisim.
- 06.) Projetar um circuito em Logisim para realizar a  
a descrição em Verilog de um módulo  
segundo a abordagem de Moore, para reconhecer  
uma sequência (1011) com interseção  
(1011011011 deverá ser reconhecida três vezes).  
O nome do arquivo deverá ser Exemplo\_1104.v.  
Incluir previsão de testes e verificação do circuito pelo Logisim.

#### Extra

- 07.) Projetar um circuito em Logisim para realizar a  
a descrição em Verilog de um módulo  
para implementar uma máquina de estados finitos,  
capaz de reconhecer uma sequência de  
quatro dígitos binários que termine com  
três valores iguais a 000 (x000, por exemplo).  
O nome do arquivo deverá ser Exemplo\_1105.v.  
Incluir previsão de testes e verificação do circuito pelo Logisim.
- 08.) Projetar um circuito em Logisim para realizar a  
a descrição em Verilog de um módulo  
para implementar uma máquina de estados finitos,  
capaz de reconhecer uma sequência de  
três dígitos binários alternados (010 ou 101).  
O nome do arquivo deverá ser Exemplo\_1106.v.  
Incluir previsão de testes e verificação do circuito pelo Logisim.

Instruções para ver as cartas de tempo no GTKWave:

01.) Abrir o módulo de visualização (GTKWave)

02.) Selecionar a pasta de trabalho:

File

Open

Exemplo\_1101 (.vcd) (por exemplo)

03.) Selecionar os sinais desejados:

clk (sinal a ser visto)

clock (outro sinal a ser visto)

(selecionar, arrastar e soltar na coluna à direita)



### Modelo em Logisim para um detector de sequência 1101

Sequence detector

