

UNIVERSIDADE CATÓLICA DE PELOTAS ENGENHARIA DE COMPUTAÇÃO Projetos de Circuitos Integrados

Gabriel Harter Zoppo

Desenvolvimento de um filtro FIR semi-paralelo

1. Introdução:

Este projeto é referente ao segundo trabalho da primeira avaliação da disciplina de projeto de circuitos integrados ministrada pelo professor Eduardo Antonio Cesar da Costa e tem como objetivo desenvolver um filtro FIR semi-paralelo com 8 taps e 8 Bits na forma direta usando como base o código totalmente sequencial dado em aula.

O projeto foi totalmente elaborado e compilado na linguagem de descrição de hardware (VHDL) e compilada no programa Quartus II, um software de design de dispositivo lógico programável e o modelsim, um software de simulação dos códigos VHDL possibilitando ver os resultados forma gráfica.

A arquitetura do código utilizado no trabalho é mostrado na figura 1 e possui uma máquina de estados com um clock, um clear, uma carga, um apontador e dois seletores. Temos um registrador de deslocamento de 8 Bits, dois multiplexadores de 8 Bits, duas Roms, dois multiplicadores de 8 Bits, dois somadores de 16 Bits, um registrador de 16 Bits.




Figura 1: Filtro FIR semi-paralelo

2. Desenvolvimento:

Para o desenvolvimento do filtro FIR semi-paralelo devem ser declarados primeiramente os elementos utilizados nesse filtro, começa-se pelos dois somadores de 16 Bits, na qual as duas entradas e a saída são de 16 Bits conforme a figura 2.

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.std_logic_unsigned.all;

ENTITY somador16bits IS

PORT (a, b : IN STD_LOGIC_VECTOR (15 DOWNTO 0);

s : OUT STD_LOGIC_VECTOR (15 DOWNTO 0));

END somador16bits;

ARCHITECTURE dataflow OF somador16bits IS

ARCHITECTURE dataflow OF somador16bits IS

BEGIN

S <= a + b;

END dataflow;
```

Figura 2: Somador de 16 Bits

O próximo passo é declarar o multiplicador de 8 Bits, na qual as duas entradas são de 8 Bits e a saída e de 16 Bits, após é declarado o registrador de 16 Bits com entrada e saida de 16 Bits, ambos elementos podem ser vistos na Figura 3.

Figura 3: Multiplicador e registrador de 16 Bits

Depois do registrador temos o multiplicador de 8 bits temos o multiplexador e um registrador de 8 Bits, o multiplexador possui 4 entradas de 8 bits, seletor de 2 Bits e uma saída de 8 Bits, já o registrador tem entrada e saída de 8 Bits conforme mostrado na figura 4.

```
LIBRARY ieee:
           USE ieee.std_logic_1164.all;
         ENTITY mux4para2 IS
         PORT ( sel: IN STD_LOGIC_VECTOR (1 downto 0);
a, b, c, d: IN STD_LOGIC_VECTOR (7 downto
Y: OUT STD_LOGIC_VECTOR (7 downto 0)
            ARCHITECTURE dataflow OF mux4para2 IS
         □ PROCESS (sel) -- lista de sensibiliza□0o

□ BEGIN

□ CASE sel IS
          WHEN "00" => Y <= a;
WHEN "01" => Y <= b;
WHEN "10" => Y <= c;
WHEN "11" => Y <= d;
          -END CASE;
         END PROCESS;
END dataflow;
           LIBRARY ieee;
USE ieee.std_logic_1164.all;
         USE ieee.std_logic_1164.all;

ENTITY regdes8b IS

PORT (clk, ld: IN STD_LOGIC;

D: IN STD_LOGIC_VECTOR (7 DOWNTO 0);

-0: OUT STD_LOGIC_VECTOR (7 DOWNTO 0));

END regdes8b;
            ARCHITECTURE comportamento OF regdes8b IS
         PROCESS (ld, clk)
BEGIN
        IF clk'EVENT AND clk = '1' THEN
         IF ld = '1' THEN
           Q <= D;
          END IF;
-END PROCESS;
101
102 -END comportamento;
```

Figura 4: Multiplexador e registrador de de 8 Bits.

Abaixo temos as duas roms que posuem 4 valores de 8 Bits cada, um apontador para quatro entradas conforme mostrado na figura 5. Os valores foram divididos nas duas roms e cada um possuim 4 deles, cada um possui um endereço que será definido apartir da posição do apontador.

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;

BENTITY rom IS
GENERIC ( bits: INTEGER := 8; -- # of bits per word
words: INTEGER RANGE 0 TO words in the memory
log both data: OUT STD_LOGIC_VECTOR (bits-1 DOWNTO 0));

END rom;

ARCHITECTURE rom OF rom IS
TYPE vector_array IS ARRAY (0 TO words-1) OF
STD_LOGIC_VECTOR (bits-1 DOWNTO 0);

CONSTANT memory: vector_array := ( "00000001",
"00000100",
"00000100",
"00000100",
"00000100",
"00000100",
"00000100",
"00000100",
"00000100",
"00000100",
"00001000");

LIBRARY ieee;
USE ieee.std_logic_1164.all;

BEGIN
data <= memory(addr);

BEGIN
words: INTEGER := 8; -- # of bits per word
words: INTEGER := 4); -- # of words in the memory
logic ddr: IN INTEGER RANGE 0 TO words-1;
data: OUT STD_LOGIC_VECTOR (bits-1 DOWNTO 0));

END rom1;

ARCHITECTURE rom1 OF rom1 IS
TYPE vector_array IS ARRAY (0 TO words-1) OF
STD_LOGIC_VECTOR (bits-1 DOWNTO 0);

BEGIN
CONSTANT memory: vector_array := ( "00010000",
"00100000",
"10000000",
"10000000",
"10000000",
"10000000",
"110000000",
"110000000",
"110000000",
"110000000",
"110000000",
"110000000",
"110000000",
"110000000",
"110000000",
"110000000",
"110000000",
"110000000");
END rom1;
```

Figura 5: Duas Rom de 8 Bits

No final precisamos fazer a máquina de estado que vai direcionar o filtro, precisa-se de um clock, um clear, uma carga, um seletor de 2 Bits e um apontador com 4 de tamanho, e cada um dos estados será lido um valor da rom. O código dessa máquina de estado está na figura 6 e 7.

```
LIBRARY ieee;
149
       USE ieee.std_logic_1164.all;
150
151
152
     □ENTITY mef IS
      ■PORT (clk,clr: IN STD LOGIC;
               ld: OUT STD LOGIC;
C: OUT STD LOGIC_VECTOR (1 downto 0); -- selecao
app: OUT INTEGER RANGE 0 TO 3 -- Apontador
153
154
155
156
157
       END mef;
158
159
     ■ARCHITECTURE Behave OF mef IS
      TYPE estados is (n0, n1, n2, n3);
SIGNAL estado:estados;
160
161
162
      ⊟BEGIN
163
164
165
     PROCESS(clk,clr)
166
       BEGIN
167
168
     ☐IF clr ='0'then
      estado <= n0;
169
170
     ELSE
171
172 DIF (clk 'EVENT AND clk = '1') then
```

Figura 6: Máquina de estados

```
174
       ⊟CASE estado is
175
176
             WHEN n0 =>
                     estado<=n1;
            estado<=n1;

ld <= '1';

C<= ("00");

app <= 0;

WHEN n1 =>
177
178
179
180
                     estado<=n2:
181
         estado<=n2;

ld <= '0';

C<= ("01");

app <= 1;

WHEN n2 =>
182
183
184
185
186
187
                     estado<=n3;
                    ld <= '0';
C<= ("10");
188
189
                    app <= 2;
190
191
192
                     estado<=n0:
                    ld <= '0';
                    C<= ("11");
193
                    app <= 3;
194
195
        -END CASE;
-END IF;
-END IF;
-END PROCESS;
196
197
198
199
         END Behave;
200
```

Figura 7: Máquina de estados

Posteriormente será feito a declaração do My Componentes.vhd que é quando declaramos nossos componentes.Conforme mostrado nas próximas duas figuras e na figura 9.

```
223 ---- File my_components.vhd: -----

224 LIBRARY ieee;

225 USE ieee.std_logic_1164.all;

226

227 BPACKAGE my_components IS

228 COMPONENT somador16bits IS

230 BPORT (a, b: IN STD_LOGIC_VECTOR (15 DOWNTO 0);

231 s: OUT STD_LOGIC_VECTOR (15 DOWNTO 0));

232 END COMPONENT;

233 COMPONENT mult8bits IS

235 BPORT (a, b: IN STD_LOGIC_VECTOR (7 DOWNTO 0));

236 s: OUT STD_LOGIC_VECTOR (15 DOWNTO 0));

237 END COMPONENT;

238 COMPONENT reg16b IS

240 BPORT (clk: IN STD_LOGIC;

241 D: IN STD_LOGIC_VECTOR (15 DOWNTO 0));

242 Q: OUT STD_LOGIC_VECTOR (15 DOWNTO 0));

243 END COMPONENT;

244 BCOMPONENT;

245 BCOMPONENT mux4para2 IS

246 BPORT (sel: IN STD_LOGIC_VECTOR (1 downto 0);

247 a, b, c, d: IN STD_LOGIC_VECTOR (7 downto 0);

248 Y: OUT STD_LOGIC_VECTOR (7 downto 0);

249 LEND COMPONENT;

END COMPONENT;

END COMPONENT;
```

Figura 8: my_components

Figura 9: my_components

No registrador deslocador foi pego o valor X e colocado num registrador de 8 Bits que fora chamado 8 vezes e a sua saída vai para os dois multiplicadores conforme mostrado na figura 10.

```
288 ENTITY registradordeslocamento IS
289 ☐ PORT (clk, load: IN STD_LOGIC;
290 | X: STD_LOGIC_VECTOR (7 downto 0);
291
               Sa, Sb, Sc, Sd, Se, Sf, Sg, Sh: OUT STD_LOGIC_VECTOR (7 downto 0)
292
293
     END registradordeslocamento;
294
295
     □ARCHITECTURE comportamento OF registradordeslocamento IS
296
297
298
      SIGNAL Ta, Tb, Tc, Td, Te, Tf, Tg: STD LOGIC VECTOR (7 downto 0);
299
300 ⊟BEGIN
301
302
         stage_0: regdes8b port map (clk, load, X, Ta);
303
         stage_1: regdes8b port map (clk, load, Ta, Tb);
304
         stage_2: regdes8b port map (clk, load, Tb, Tc);
305
         stage_3: regdes8b port map (clk, load, Tc, Td);
306
         stage_4: regdes8b port map (clk, load, Td, Te);
307
         stage 5: regdes8b port map (clk, load, Te, Tf);
308
         stage_6: regdes8b port map (clk, load, Tf, Tg);
309
         stage_7: regdes8b port map (clk, load, Tg, Sh);
310
311
      Sa <= Ta;
312
      Sb <= Tb;
313
      Sc <= Tc;
314
      Sd <= Td;
315
316
      Sf <= Tf;
     Sg <= Tg;
317
```

Figura 10: Registrador de Deslocamento

```
322 ---- File my_components.vhd: ------
323
     LIBRARY ieee;
324
      USE ieee.std logic 1164.all;
325
326 E PACKAGE my_components1 IS
327
328 COMPONENT registradordeslocamento IS
329 PORT (clk, load: IN STD LOGIC;
330
              X: STD_LOGIC_VECTOR (7 downto 0);
331
             Sa, Sb, Sc, Sd, Se, Sf, Sg, Sh: OUT STD_LOGIC_VECTOR (7 downto 0)
332
333
     END COMPONENT;
334
335
      end my components1;
336
```

Figura 11: my_components1

Na última parte tem-se o código do filtro FIR, com a inicialização de todos os elementos necessários para ele, conforme mostra a figura 12 e 13. Criamos sinais de 8 Bits para os 8 valores de entrada, saída dos multiplexadores e das duas rom, também foram criados valores de 16 Bits para as saídas dos multiplicadores, dos somadores e do registrador, além dos sinais referentes a carga, o seletore e o apontador.

```
317 LIBRARY ieee;
318 USE ieee.std logic 1164.all;
319 USE work.my components.all;
320 USE work.my_components1.all;
321
322 DENTITY Trabalho2PCI IS
323 ☐ PORT (clk, limpa: IN STD LOGIC;
              X: IN STD_LOGIC_VECTOR (7 downto 0);
324
325
               S: OUT STD LOGIC VECTOR (15 downto 0);
326
              S1: OUT STD LOGIC
327
         );
328
     END Trabalho2PCI;
329
330 MARCHITECTURE comportamento OF Trabalho2PCI IS
331
      SIGNAL RP00, RP01, RP02, RP08, RP09: STD_LOGIC_VECTOR (15 downto 0);
332
333
      SIGNAL RP03, RP04, RP06, RP07, A, B, C, D, E, F, G, H: STD LOGIC VECTOR (7 downto 0);
334
     SIGNAL apontador: INTEGER RANGE 0 TO 3;
335
     SIGNAL selecao: STD LOGIC VECTOR (1 downto 0);
336
     SIGNAL carga: STD_LOGIC;
```

Figura 12: Filtro FIR

```
338 ⊟BEGIN
         stage_0: registradordeslocamento port map (clk, carga, X, A, B, C, D, E, F, G, H);
339
340
341
         stage 1: mux4para2 port map (selecao, A, B, C, D,RPO4);
342
         stage_2: mux4para2 port map (selecao, E, F, G, H,RP06);
343
344
         stage 3: rom port map (apontador, RP03);
345
         stage 4: rom1 port map (apontador, RP07);
346
347
         stage 5: mult8bits port map (RP04, RP03, RP00);
348
         stage 6: mult8bits port map (RP06, RP07, RP08);
349
350
         stage 7: somador16bits port map (RP00, RP08, RP09);
351
         stage 8: somador16bits port map (RP09, RP01, RP02);
352
         stage_9: reg16b port map (clk, RP02, RP01);
353
354
         stage 10: mef port map (clk, limpa, carga, selecao, apontador);
355
356
      S1 <= carga;
357
      S <= RP02;
358
```

Figura 13: Filtro FIR

3. Discussões e Resultados:

Abaixo temos a arquitetura do filtro FIR gerada pelo quartus II, conforme figura 14, e o resultado da quantidade de registradores e pins de ambos os filtros, o semi-paralelo na figura 15 e o totalmente sequencial dado em aula na figura 16.




Figura 14: Arquitetura do filtro FIR Semi-Paralelo

Flow Status	Successful - Wed Apr 27 20:52:47 2022
Quartus II 64-Bit Version	13.1.0 Build 162 10/23/2013 SJ Web Edition
Revision Name	Trabalho2PCI
Top-level Entity Name	Trabalho2PCI
Family	Cyclone IV GX
Total logic elements	216 / 14,400 (2 %)
Total combinational functions	187 / 14,400 (1 %)
Dedicated logic registers	87 / 14,400 (< 1 %)
Total registers	87
Total pins	27 / 81 (33 %)
Total virtual pins	0
Total memory bits	0 / 552,960 (0 %)
Embedded Multiplier 9-bit elements	0
Total GXB Receiver Channel PCS	0 / 2 (0 %)
Total GXB Receiver Channel PMA	0 / 2 (0 %)
Total GXB Transmitter Channel PCS	0 / 2 (0 %)
Total GXB Transmitter Channel PMA	0 / 2 (0 %)
Total PLLs	0/3(0%)
Device	EP4CGX15BF14C6
Timing Models	Final

Figura 15: Flow Status Filtro Fir Semi-Paralelo

```
Flow Status
                                     Successful - Tue Apr 26 18:37:47 2022
Ouartus II 64-Bit Version
                                     13.1.0 Build 162 10/23/2013 SJ Web Edition
Revision Name
                                     filtro_FIR5
Top-level Entity Name
                                     filtro FIR5
Family
                                     Cyclone IV GX
Total logic elements
                                     199 / 14,400 ( 1 % )
                                     163 / 14,400 ( 1 % )
   Total combinational functions
   Dedicated logic registers
                                     92 / 14,400 ( < 1 % )
Total registers
                                     92
                                     27 / 81 ( 33 % )
Total pins
Total virtual pins
                                     0 / 552,960 ( 0 % )
Total memory bits
Embedded Multiplier 9-bit elements
                                     0
                                     0/2(0%)
Total GXB Receiver Channel PCS
Total GXB Receiver Channel PMA
                                     0/2(0%)
Total GXB Transmitter Channel PCS
                                     0/2(0%)
Total GXB Transmitter Channel PMA
                                     0/2(0%)
Total PLLs
                                     0/3(0%)
Device
                                     EP4CGX15BF14C6
Timing Models
```

Figura 16: Flow Status Filtro Fir totalmente sequencial




Figura 17: Testbench gerado

Conforme mostra a figura 17 temos o somatório da multiplicação dos valores da rom com o X, que vale 1 no teste, os valores finais são um pouco diferente do filtro fir original pelo fato da arquitetura ser diferente, ser feito por duas cargas em 8 ciclos de relógio diferente do sequencial que é uma carga a cada 8 ciclos de relógio.

4. Conclusão:

Teve-se um resultado bem positivo no filtro FIR semi-paralelo em relação ao filtro FIR totalmente sequencial dado em aula com a diminuição dos ciclos de relógios necessários para chegar no final de 64 no totalmente sequencial para 36 no semi-paralelo. Teve-se diferença no número de total de elementos lógicos, de registadores e pins, sendo que 216,87 e 27 respectivamente no semi-paralelo e 199,92 e 27 no totalmente sequencial.

Entende-se que o o filtro FIR semi-paralelo é mais custoso em termos de recursos mas obtém uma melhor performance em relação a velocidade do filtro, sendo comprovado quando comparamos o testbench de ambos.