Un microprocesador se descompone en dos partes básicas:

Unidad de flyo de datos

- · unidad aritmético-logica (ALU)
- · Registro acumulador (Acc)
- · Registros de propósito general

unidad de control


- · Decodificador de instrucciones
- · Registro contador de Programa (PC)
- · Registro de instrucciones (IR)

código que se desea correr en arquitectura RISCU:

```
int main(){
                 fe010113
                                                    sp,sp,-32
s0,28(sp)
  10188:
                                           addi
                00812e23
                                          sw
addi
  1018c
                02010413
  10190:
                                                    s0,sp,32
 int *r = 0xC7DF;
10194: 0000c7b7
                                                   a5,a5,2015 # c7df <exit-0x38b5>
a5,-28(s0)
                 7df78793
                                           addi
  1019c:
                 fef42223
                06300793
                                                    a5,99
  101a0:
                                                  a5,-29(s0)
  101a4:
                fef401a3
                                           sb
 int b = 33;
                02100793
  101a8:
                                           li a5,33
                                                 a5,-20(s0)
  101ac:
 for (int i=0; i<2; i++) {
101b0: fe042423
                                           sw zero,-24(s0)
j 101f0 <main+0x68>
  101b4:
                03c0006f
   if (i==0){
                fe842783
  101b8:
                                           1w
                                                   a5,-24(s0)
                                           bnez a5,101cc <main+0x44>
                00079863
  101bc:
     a = 'b';
   101c0:
                06200793
                                                   a5,98
                fef401a3
                                                   a5,-29(s0)
  101c4:
  101c8:
                 01c0006f
                                                   101e4 <main+0x5c>
   else{
             fec42783
                                                 a5,-20(s0)
a5,a5,0x1
a5,-20(s0)
  101cc:
                00179793
  101d0:
                fef42623
  101d4:
                                           SW
     b = b&0xF;
01d8: fec42783
   101d8:
   101dc:
                 00f7f793
  101e0:
                 fef42623
 for (int i=0; i<2; i++) {
101e4: fe842783
                                           1w
                                                   a5,-24(s0)
                                                 a5,a5,1
a5,-24(s0)
a4,-24(s0)
  101e8:
                00178793
                                           addi
                fef42423
  101ec:
                fe842703
  101f0:
                00100793
                                                   a5,1
  101f4:
  101f8:
                 fce7d0e3
                                                  a5,a4,101b8 <main+0x30>
                                           bge
  101fc:
                 00000793
  10200:
                 00078513
                                                    a0,a5
                                           mν
  10204:
                 01c12403
                                                    s0,28(sp)
                 02010113
                                           addi
   10208:
                                                    sp, sp, 32
  1020c:
                 00008067
```

Qué se necesita de la Alu? Para Correr este código se necesita que la ALU soporte las operaciones:

- add , suma entre enteros de 32 bits • 511 , shif izquierdo o multiplicación por 2 • and , and logico
- no igual a cero Lnez), comparación lógica • mayor o igual Lger, comparación lógica



Qué formatos de funciones se necesitan?

Tipo I (inmediato)


Tipo 5 (Store | load)

Tipo B C branch condicional)

Tipo U L upper immediates

Tipo J (Jump)

"Data path para instrucciones de tipo I:



Data path para instrucciones tipo U

rs1

rs1

rs1

 $14 \quad 12$

funct3

funct3

funct3

imm[11:5]

imm[11:0]

rs2

rs2

imm[12 10:5]	rs2	rs1	funct3	imm[4:1 11]	$_{ m opcode}$	B-type		
	imm[31:12]			rd	opcode	U-type		
		Regweit						
Instrucción ((51 19:15) R1 (1) (52 24:20) R2 (1) (4 11:7) R3 (1))		ALU CO	ntrol En	operaciones importa	tipo U	esto

 rd

imm[4:0]

General Inmediato

opcode

opcode

opcode


R-type

I-type

S-type


"Data path" para instrucciones tipo SIL

31	27	26	25	24	2	20	19	15	14	12	11	7	6	0	
	funct7				rs2		rs1		fun	ct3	1	·d	opco	ode	R-type
	in	nm[11:0)]			rs1		fun	ct3	1	·d	opco	ode	I-type
	imm[11:5]	5]			rs2		rs1		fun	ct3	imn	1[4:0]	opco	ode	S-type
	imm[12 10]	:5]			rs2		rs1		fun	ct3	imm	4:1 11]	opco	ode	B-type
				$_{ m im}$	m[31:1:	2]					1	·d	opco	ode	U-type
			imr	n[20	10:1 11	19	0:12]				1	·d	opco	ode	J-type





Si Mem (ead =1 se lee la dirección y sale leer datos, si Mem write=1 Entra dirección y los datos a escribir y se hace store

31	27	26	25	24	20	19	15	14	12	11	7	6	0	
	funct7				rs2	rs	s1	fun	ct3	1	:d	opco	ode	R-type
	in	nm[11:0)]		rs	s1	fun	ct3	1	:d	opco	ode	I-type
j	imm[11:	5]			rs2	rs	s1	fun	ct3	imn	n[4:0]	opco	ode	S-type
in	nm[12 10]):5]			rs2	rs	s1	fun	ct3	imm[4:1 11]	opco	ode	B-type
	imm[31:12]										:d	opco	ode	U-type
			imn	n[20	10:1 11 1	9:12]				1	:d	opco	ode	J-type



Salida para ser usada en caso de que la condición se cumpla.






Mux que se encarga de escoger entre la siguiente instrucción secuenciar o el target branch

Se añade soporte para instrucción Jump:

31	27	26	25	24	20	19	15	14	12	11	7	6	0	
fu	ınct7				rs2]	rs1	fun	ct3		$_{\mathrm{rd}}$	opco	ode	R-type
	in	nm[11:0)]		1	rs1	fun	ct3		$_{\mathrm{rd}}$	opco	ode	I-type
imr	n[11:5	[i]			rs2	1	rs1	fun	ct3	imr	n[4:0]	opco	ode	S-type
imm	[12 10]	:5]			rs2]	rs1	fun	ct3	imm	[4:1 11]	opco	ode	B-type
imm[31:12]											$_{\mathrm{rd}}$	opco	ode	U-type
		mn	a[20]	10:1 11	19:12]					$^{\mathrm{rd}}$	opco	ode	J-type	



si es branch/sewencial o jump Este Mux controla

RV32I Base Instruction Se	et
ım[31:12]	
ım[31:12]	

imm[31:12] rd 0110111	LUI	
imm[31:12] rd 0010111	AUIPC	
imm[20 10:1 11 19:12] rd 1101111	JAL	
imm[11:0] rs1 000 rd 1100111	JALR	
imm[12 10:5] rs2 rs1 000 imm[4:1 11] 1100011	BEQ	
imm[12 10:5] rs2 rs1 001 imm[4:1 11] 1100011	BNE	
imm[12 10:5] rs2 rs1 100 imm[4:1 11] 1100011	BLT	
imm[12 10:5] rs2 rs1 101 imm[4:1 11] 1100011	BGE	
imm[12]10:5] rs2 rs1 110 imm[4:1]11 1100011	BLTU	
imm[12]10:5] rs2 rs1 111 imm[4:1]11 1100011	BGEU	
imm[11:0] rs1 000 rd 0000011	LB	
imm[11:0] rs1 001 rd 0000011	LH	
imm[11:0] rs1 010 rd 0000011	LW	
imm[11:0] rs1 100 rd 0000011	LBU	
imm[11:0] rs1 101 rd 0000011	LHU	
imm[11:5] rs2 rs1 000 imm[4:0] 0100011	SB	
imm[11:5] rs2 rs1 001 imm[4:0] 0100011	SH	
imm[11:5] rs2 rs1 010 imm[4:0] 0100011	SW	
imm[11:0] rs1 000 rd 0010011	ADDI	
imm[11:0] rs1 010 rd 0010011	SLTI	
imm[11:0] rs1 011 rd 0010011	SLTIU	
imm[11:0] rs1 100 rd 0010011	XORI	
imm[11:0] rs1 110 rd 0010011	ORI	
imm[11:0] rs1 111 rd 0010011	ANDI	
0000000 shamt rs1 001 rd 0010011	SLLI	
0000000 shamt rs1 101 rd 0010011	SRLI	
0100000 shamt rs1 101 rd 0010011	SRAI	
0000000 rs2 rs1 000 rd 0110011	ADD	
0100000 rs2 rs1 000 rd 0110011	SUB	
0000000 rs2 rs1 001 rd 0110011	SLL	
0000000 rs2 rs1 010 rd 0110011	SLT	
0000000 rs2 rs1 011 rd 0110011	SLTU	
0000000 rs2 rs1 100 rd 0110011	XOR	
0000000 rs2 rs1 101 rd 0110011	SRL	
0100000 rs2 rs1 101 rd 0110011	SRA	
0000000 rs2 rs1 110 rd 0110011	OR	
0000000 rs2 rs1 111 rd 0110011	AND	
fm pred succ rs1 000 rd 0001111		
000000000000 0000 000 0000 1110011	ECALL	
000000000001 0000 000 0000 1110011	EBREAK	

Tabla P	ara	unidad	de	control
---------	-----	--------	----	---------

9		0110111	110 1111	1100011	0000011	0100011	0010011
Outputs	Alusic	7	ī	٥	7	1	1
	Memto Reg	0	٥	*	\mathcal{T}	*	0
	Regwrite	1	0	×	1	0	Ţ
	Hemwrite	0	٥	*	٥	7	٥
	MemRead	0	0	*	7	٥	0
	Branch	٥	0	7	O	0	0
	Jump	0	1	0	0	0	0
	ALJOP	000	***	001	010	011	100

Diseño	del	control	de	la	ALU
ALUOP	funct	.3	out		
000	XXX		lol		
001	001		011		
001	101		100		
010	010		∞		
011	010	•	000		
100	000	>	000		
100	ll)		010		
100	00	\	001		