

Lab3实验报告

思考题

计算异常原因

异常发生在第二个矩阵计算之中，观察可知，第一个矩阵中涉及到了负数，同时 `MAC.v` 的计算如下

```
Verilog
1  wire signed [15:0] sf_data;
2  assign sf_data = $signed({8'b0, f_data});
3  // 本级计算
4  reg signed [31:0] data_reg;
5  always @(posedge clk or posedge rst) begin
6      if (rst) begin
7          data_reg <= 32'b0;
8      end
9      else if (valid) begin
10         if (last) begin
11             data_reg <= 32'b0;
12         end
13         else begin
14             data_reg <= data_reg + $signed(w_data)*$signed(sf_data);
15         end
16     end
17     else begin
18         data_reg <= data_reg;
19     end
20 end
```

8 位的操作数乘法运算，可能出现 16 位的结果，而零拓展只适用于无符号乘法，而第二个矩阵中出现的第一个矩阵中出现了负数，这就导致了运算错误的出现。只需要将其修改：

```
Verilog
1  assign sf_data = $signed({{8{f_data[7]}}, f_data});
```

即将 `f_data` 的扩展方式由 0 扩展改为符号扩展，即可得到正确的答案，对应的波形图如下

名称	位宽	符号	方向	含义
clk	1	unsigned	input	时钟信号
rst	1	unsigned	input	复位信号
fvalid0	1	unsigned	input	F 矩阵的第 0 行输入是否有效
fdata0	8	unsigned	input	F 矩阵的第 0 行输入数据
fvalid1	1	unsigned	input	F 矩阵的第 1 行输入是否有效
fdata1	8	unsigned	input	F 矩阵的第 1 行输入数据
fvalid2	1	unsigned	input	F 矩阵的第 2 行输入是否有效
fdata2	8	unsigned	input	F 矩阵的第 2 行输入数据
fvalid3	1	unsigned	input	F 矩阵的第 3 行输入是否有效
fdata3	8	unsigned	input	F 矩阵的第 3 行输入数据
fvalid4	1	unsigned	input	F 矩阵的第 4 行输入是否有效
fdata4	8	unsigned	input	F 矩阵的第 4 行输入数据
fvalid5	1	unsigned	input	F 矩阵的第 5 行输入是否有效
fdata5	8	unsigned	input	F 矩阵的第 5 行输入数据
fvalid6	1	unsigned	input	F 矩阵的第 6 行输入是否有效
fdata6	8	unsigned	input	F 矩阵的第 6 行输入数据
fvalid7	1	unsigned	input	F 矩阵的第 7 行输入是否有效
fdata7	8	unsigned	input	F 矩阵的第 7 行输入数据
wvalid0	1	unsigned	input	W 矩阵的第 0 列输入是否有效
wdata0	8	signed	input	W 矩阵的第 0 列输入数据
wvalid1	1	unsigned	input	W 矩阵的第 1 列输入是否有效
wdata1	8	signed	input	W 矩阵的第 1 列输入数据
wvalid2	1	unsigned	input	W 矩阵的第 2 列输入是否有效
wdata2	8	signed	input	W 矩阵的第 2 列输入数据
wvalid3	1	unsigned	input	W 矩阵的第 3 列输入是否有效
wdata3	8	signed	input	W 矩阵的第 3 列输入数据
wvalid4	1	unsigned	input	W 矩阵的第 4 列输入是否有效

名称	位宽	符号	方向	含义
wdata4	8	signed	input	W 矩阵的第 4 列输入数据
wvalid5	1	unsigned	input	W 矩阵的第 5 列输入是否有效
wdata5	8	signed	input	W 矩阵的第 5 列输入数据
wvalid6	1	unsigned	input	W 矩阵的第 6 列输入是否有效
wdata6	8	signed	input	W 矩阵的第 6 列输入数据
wvalid7	1	unsigned	input	W 矩阵的第 7 列输入是否有效
wdata7	8	signed	input	W 矩阵的第 7 列输入数据
num_valid_ori	1	unsigned	input	W 矩阵的列数（同时也是 F 的行数）是否有效
num_ori	32	unsigned	input	W 矩阵的列数（同时也是 F 的行数）
valid_o0	1	unsigned	output	结果矩阵的第 0 行是否有效
data_o0	32	signed	output	结果矩阵的第 0 行输出数据
valid_o1	1	unsigned	output	结果矩阵的第 1 行是否有效
data_o1	32	signed	output	结果矩阵的第 1 行输出数据
valid_o2	1	unsigned	output	结果矩阵的第 2 行是否有效
data_o2	32	signed	output	结果矩阵的第 2 行输出数据
valid_o3	1	unsigned	output	结果矩阵的第 3 行是否有效
data_o3	32	signed	output	结果矩阵的第 3 行输出数据
valid_o4	1	unsigned	output	结果矩阵的第 4 行是否有效
data_o4	32	signed	output	结果矩阵的第 4 行输出数据
valid_o5	1	unsigned	output	结果矩阵的第 5 行是否有效
data_o5	32	signed	output	结果矩阵的第 5 行输出数据
valid_o6	1	unsigned	output	结果矩阵的第 6 行是否有效
data_o6	32	signed	output	结果矩阵的第 6 行输出数据
valid_o7	1	unsigned	output	结果矩阵的第 7 行是否有效
data_o7	32	signed	output	结果矩阵的第 7 行输出数据

MAC 模块：

名称	位宽	符号	方向	含义
clk	1	unsigned	input	时钟信号
rst	1	unsigned	input	复位信号
num_valid	1	unsigned	input	乘累加长度 num 是否有效
num	32	unsigned	input	乘累加长度
num_r_valid	1	unsigned	output	传播到下一 MAC 的乘累加长度是否有效
num_r	32	unsigned	output	传播到下一 MAC 的乘累加长度
w_valid	1	unsigned	input	W 矩阵的一个分量是否有效
w	8	signed	input	W 矩阵的一个分量
w_r_valid	1	unsigned	output	传播到下一 MAC 的 W 矩阵的一个分量是否有效
w_r	8	signed	output	传播到下一 MAC 的 W 矩阵的一个分量长度
f_valid	1	unsigned	input	F 矩阵的一个分量是否有效
f	8	unsigned	input	F 矩阵的一个分量
f_r_valid	1	unsigned	output	传播到下一 MAC 的 F 矩阵的一个分量是否有效
f_r	8	unsigned	output	传播到下一 MAC 的 F 矩阵的一个分量长度
valid_l	1	unsigned	input	下一个 MAC 的运算结果是否有效
data_l	32	signed	input	下一个 MAC 的运算结果
valid_o	1	unsigned	output	该 MAC 的运算结果是否有效
data_o	32	signed	output	该 MAC 的运算结果

设计思想及流程描述

矩阵乘法的计算流程主要分为计算和传递两个部分。

从时间顺序来看，MAC的作用流程如下：

1. 计算累加结果：进行相乘和累加运算。
2. 运算元素传递：在第一步计算完成后，运算数被传递出去，同时接收新的操作数；这两步可以并行进行。
3. 提交运算结果：计算完成后，立即提交结果。

4. 传递运算结果：由于深处模块接收到操作数的时间较晚，MAC模块的结果传递时间必然晚于自身计算完成的时间。这一步与第三步是串行关系。

矩阵乘法可以视为一系列有规律且可复用的乘加运算。为了解决这个问题，构建模块需要按照规律逐步进行计算。

对于MAC模块，它对应结果矩阵中的一个分量。计算该分量通常需要进行n次乘加操作，通常在n个周期内完成。需要注意的是，每个分量不仅被一个MAC使用，MAC还负责传播这些分量。此外，MAC计算出的结果还需要通过MAC网络传递出去。

内部关键信号与变量

在MAC中，固定长度的累加操作通过一个计数器 `num_cnt` 实现。具体如下：

```
Verilog
1 // 本级控制信号
2 reg [31:0] num_cnt; // 已经计算的轮数
3 wire valid = w_valid & f_valid; // 输入数据是否有效
4 wire last = (num_cnt == num_r - 1'b1); // 是否是最后一次计算
5
6 // num_cnt 用于计数
7 always @(posedge clk or posedge rst) begin
8     // 复位
9     if (rst) begin
10         num_cnt <= 32'b0;
11     end
12     // 当 valid 信号有效时，num_cnt 会变化
13     else if (valid) begin
14         // 达到 num_r 后重新开始
15         if (last) begin
16             num_cnt <= 32'b0;
17         end
18         // num_cnt 递增
19         else begin
20             num_cnt <= num_cnt + 1'b1;
21         end
22     end
23     // valid 信号无效，则保持原值
24     else begin
25         num_cnt <= num_cnt;
26     end
27 end
```

MAC不仅需要传输自身的运算结果，还需传输下方MAC的结果，通过MUX实现：

```
1 // 数据输出，纵向向上传播
2 always @(posedge clk or posedge rst) begin
3     if (rst) begin
4         data_o <= 32'b0;
5     end
6     // 最后一次的计算在这里进行
7     else if (valid & last) begin
8         data_o <= data_reg + $signed(w_data) * $signed(sf_data);
9     end
10    // 数据被更新成外来值
11    else if (valid_l) begin
12        data_o <= data_l;
13    end
14    // 保持原值
15    else begin
16        data_o <= data_o;
17    end
18 end
19
20 // valid_o 是输出项，当 data_o 有效时，它就是有效的
21 always @(posedge clk or posedge rst) begin
22     if (rst) begin
23         valid_o <= 32'b0;
24     end
25     else begin
26         valid_o <= (valid & last) | valid_l;
27     end
28 end
```

可以看出，输出数据有两个来源：本身计算的数据 `data_reg` 和下方MAC的计算数据 `data_l`。
`data_l` 的优先级更高，因为当下方数据有效时，当前MAC的计算已经完成。