低压差线性稳压器（LDO）设计报告

SMIC 0.13 μm 1P6M RF CMOS 工艺

项目名称：集成电流源与过温过流保护的 LDO 设计

设计工具：Cadence Virtuoso / Spectre / Calibre

姓　名：　　宗敬伦

1 设计概述

1.1 设计目标

本设计实现一款面向片上系统供电的低压差线性稳压器（Low Dropout Regulator，LDO），将 3.3 V 输入电源稳定转换为 1.8 V 输出，最大负载电流 500 mA。芯片内部集成基准电压源、误差放大器、PMOS 功率调整管、反馈分压网络、启动电路以及过流保护（OCP）与过温保护（OTP）电路，可在 −40 ℃ ~ 125 ℃ 工业温度范围内稳定工作。

设计基于 SMIC 0.13 μm 1P6M 混合信号/RF CMOS 工艺，使用 1.8 V 核心器件（n33/p33）与厚氧化层器件，采用 Cadence Virtuoso 完成原理图与版图设计，Spectre 完成前后仿真，Calibre 完成 DRC、LVS 与 xRC 寄生提取。主要设计指标如表 1-1 所示。

表 1-1 主要设计指标

参数	符号	设计指标
输入电压	Vin	3.3 V
输出电压	Vout	1.8 V
最大输出电流	Iout,max	≥ 500 mA
输出电压精度	δ	≤ 2%（全温区）
静态电流	Iq	≤ 80 μA
电源抑制比	PSRR	≥ 80 dB @ 1 kHz
过流保护	OCP	具备
过温保护	OTP	具备

1.2 总体架构




图 1-1 LDO 系统电路图

LDO 是一个电压串联负反馈系统：输出电压 Vout 经反馈电阻网络分压得到反馈电压 VFB，与基准电压 Vref 一起送入误差放大器；误差放大器把二者之差放大后驱动 PMOS 功率管的栅极，调节流过功率管的电流，从而把 Vout 稳定在设定值。由于功率管为 PMOS，其源极接输入电源 VDD、漏极接输出，只要输入与输出之间的压差大于功率管的饱和压降即可正常工作，因此可以获得很低的输入输出压差（dropout）。

保护电路不参与主环路：过流保护在负载电流超过阈值时钳位误差放大器输出，限制功率管电流；过温保护在结温超过设定点时同样钳位误差放大器输出，直接关断功率管。两者都是“旁路式”保护，正常工作时对环路没有影响。

2 LDO 的组成部分与功能

2.1 设计流程

本设计按以下流程推进：

· 指标分解：把精度、静态电流、PSRR、保护点等系统指标分配到基准、误差放大器、功率管与分压网络；

· 架构确定：选择“基准 + 误差放大器 + PMOS 调整管 + 电阻分压”的经典串联型结构，并确定保护电路的接入点；

· 分模块设计与迭代：先保证基准与误差放大器在全部工艺角下工作点正确，再确定功率管尺寸与分压比；

· 前仿真验证：在 tt/ss/ff 三个工艺角、−40 ℃ ~ 125 ℃ 全温区、多负载条件下核对指标，迭代电路参数；

· 版图设计：按模块分区布局，重点处理功率管电流能力、匹配对管对称性与关键节点的寄生；

· 物理验证与后仿：DRC/LVS 通过后做 PEX 提取，用后仿网表重新核对全部指标；

2.2 基准电压源

基准电压源采用 β-multiplier 自偏置结构加寄生 PNP 三极管实现一阶温度补偿。自偏置电流镜使两支路电流之比由电阻比决定，产生与绝对温度成正比（PTAT）的电流；该电流流过 PNP 时得到 PTAT 电压，与 PNP 的基极—发射极电压 VBE（负温度系数，约 −2 mV/℃）按适当权重相加，即可得到一阶温漂相互抵消的基准电压。

本设计的基准输出 Vref 后仿典型值为 1.2117 V（前仿 1.2105 V）。由于 LDO 的输出电压由 Vref 与分压比共同决定，基准的温漂直接反映为输出电压的温漂。

β-multiplier 结构存在“零电流”简并工作点，上电后可能停留在所有管子都截止的状态，因此必须配合启动电路，见 2.6 节。




图 2-1 带隙基准电路图

2.3 误差放大器

误差放大器为差分输入、电流镜负载、单端输出的两级结构：输入对管（MM15 系列）采用多指并联，以在保证增益的同时降低输入失调与闪烁噪声；电流镜负载把差分电流转换为单端电压，输出级提供足够的摆幅与驱动能力去推动功率管的大栅电容。

误差放大器的输出节点（out3）同时是过流与过温保护的钳位点：保护电路只要把该节点拉向 VDD，功率管的栅源电压即降为零而关断。这种“共用钳位点”的做法使保护电路结构简单、且不需要额外的功率器件。




图 2-2 误差放大器原理图

2.4 功率调整管

功率调整管为 PMOS，单指尺寸 W/L = 10 μm / 0.8 μm，共 5 指并联，总栅宽 50 μm。选用 PMOS 而非 NMOS 的原因是其源极可直接接 VDD，栅极只需被拉低即可导通，驱动电路简单，且允许输出接近输入电压，从而获得低压差。




图 2-3 功率调整管原理图

2.5 反馈分压网络

反馈网络由三段高阻多晶硅电阻串联构成，自地到输出依次为 R1、R4、R5，反馈点取在 R4 与 R5 之间。分压比约为 0.672，分压支路电流约 16 μA。输出电压与基准的关系为：

$$V_{out} = V_{ref} \cdot (1 + \frac{R_5}{R_1 + R_4}) \qquad (2\text{-}1)$$

采用三段结构而不是两段，是为了在同样的总阻值下把每一段分成更多短段，既便于版图排布与匹配，也使反馈点的寄生电容更小。分压电阻越大静态电流越小，但过大则易受漏电与噪声影响，本设计取约 112 kΩ 的总阻值，兼顾了 80 μA 的静态电流指标。

2.6 启动电路

启动电路要解决的问题是自偏置基准的简并工作点：β-multiplier 的电流方程除正常解之外，还存在“所有 MOS 截止、电流为零”的稳定解。若上电后落入该点，基准永远建立不起来，LDO 输出为零。

工作过程为：上电瞬间，启动支路检测到自偏置节点仍处于零电流状态，通过启动管向偏置节点注入一股电流，把电路推离简并点；电流一旦建立，自偏置环路自身的正反馈会迅速把电流拉到设计值，此时启动管的栅源电压被正常偏置电压反向压制，启动管自动关断。因此启动电路只在建立过程中起作用，稳态时既不消耗静态电流，也不影响基准精度。




图 2-4 启动电路原理图

2.7 过流保护

过流保护通过检测功率管电流（或功率管栅极驱动状态）判断负载是否过载。当负载电流超过设定阈值时，保护支路开始导通，把误差放大器输出节点 out3 向 VDD 方向拉，功率管的栅源电压随之减小，输出电流被限制在阈值附近，输出由稳压状态进入限流状态。

本设计采用折返式限流：限流后随着负载进一步加重，输出电压继续下降，输出电流反而略有回落，从而把功率管的功耗限制在安全范围内，避免长时间短路时过热。后仿典型限流点为 575 mA，前仿为 774 ~ 864 mA（随工艺角变化），均高于 500 mA 的额定电流，保证满载正常工作时不误触发。




图 2-5 启动电路原理图

2.8 过温保护

过温保护由温度敏感支路、正反馈锁存级和输出钳位级三部分组成，其工作过程如下：

· 常温状态：温度敏感支路输出的检测节点电压较低，过温控制节点 otp_g 被上拉管维持在接近 VDD 的高电平；此时钳位管 M36 的栅源电压为零而截止，对误差放大器输出 out3 没有影响。

· 温度上升：温度敏感支路中三极管的 VBE 具有约 −2 mV/℃ 的负温度系数，使检测节点 net067 的电压随温度升高而单调上升。

· 越过阈值：当结温升到约 142 ℃ 时，net067 上升到足以开启下拉管 M34，把 otp_g 从高电平往下拉。

· 正反馈锁存：otp_g 一旦下降，PMOS 管 M33 随之导通，把 net067 进一步拉向高电平，net067 升高又使 M34 导通得更强，形成正反馈。该正反馈使 otp_g 在很短时间内塌到接近 0 V，并稳定锁存在这一状态。

· 关断输出：otp_g 变为低电平后，钳位管 M36 完全导通，把误差放大器输出 out3 钳位到 VDD，功率管栅源电压为零而关断，输出电压跌至接近 0，功率管不再产生热量，结温随之回落。

· 迟滞与恢复：由于正反馈锁存，只有当温度回落到低于触发点一定数值（迟滞量）时，net067 才低到让 otp_g 重新被上拉，电路才退出保护。迟滞避免了在阈值附近反复开关造成的热振荡。

后仿实测：142 ℃ 时 otp_g 由 3.2988 V 开始下降，142.5 ℃ 时已降至 0.006 V，输出电压同时由 1.805 V 跌到 0.0156 V，触发点约为 142.2 ℃，与前仿的 139 ~ 145 ℃ 一致。





图 2-6 过温保护电路原理图

3 前仿真结果

3.1 仿真条件

原理图仿真在 Cadence Spectre 下完成，工艺角取 tt、ss、ff 三个 corner，温度为 −40 ℃ ~ 125 ℃，输入电压 3.3 V，负载分别取 1 mA 与 100 μA。下列结果均为典型工艺角（tt）下的数值。



3.2 输出电压精度与温漂

输出电压精度定义为实际输出相对标称值的相对偏差：

$$\delta = \frac{V_{out} - V_{nom}}{V_{nom}} \times 100\% \qquad (3\text{-}1)$$

温漂系数采用工程上常用的定义，即在整个温度范围内输出电压的最大变化量折算到单位温度、单位标称电压下的相对值：

$$TC = \frac{V_{out,max} - V_{out,min}}{V_{nom} \cdot (T_{max} - T_{min})} \times 10^6 \ \ (\text{ppm/℃}) \qquad (3\text{-}2)$$

式中 Tmax − Tmin = 125 − (−40) = 165 ℃。前仿典型值：27 ℃ 时 Vout = 1.8045 V，相对标称 1.8 V 的偏差为 +0.25%；全温区内输出电压的变化量（最大值与最小值之差）为 1106 ppm，即 0.11%，约 2.0 mV，代入式（3-2）得：

$$TC = \frac{1106}{165} \approx 6.7 \ \ (\text{ppm/℃}) \qquad (3\text{-}3)$$

即温漂系数约为 6.7 ppm/℃，折合全温区输出电压变化约 12 μV/℃，满足 ≤2% 的精度要求。工艺角 ss 下输出偏高（27 ℃ 为 1.8315 V，+1.74%），ff 下偏低（1.7820 V，−1.00%），三个工艺角的输出均落在 ±2% 以内。

表 3-1 前仿输出电压精度

仿真项目	条件	典型值	结论
输出电压 Vout	27 ℃，1 mA	1.8045 V	+0.25%
全温变化量	−40 ~ 125 ℃	1106 ppm（0.11%）	满足 ≤2%
温漂系数 TC	−40 ~ 125 ℃	6.7 ppm/℃	—

3.3 静态电流

静态电流为空载时流入 VDD 的总电流，主要由基准支路、误差放大器和反馈分压支路构成。前仿 27 ℃ 下典型值为 72.2 μA，其中反馈分压支路约 16 μA，其余为基准与放大器电流。

表 3-2 前仿静态电流

工艺角	Iq @ 27 ℃	指标	结论
tt	72.2 μA	≤80 μA	满足
ss	67.8 μA	≤80 μA	满足
ff	78.4 μA	≤80 μA	满足

3.4 输出电流能力与过流保护

前仿负载扫描显示，负载从 50 μA 增加到 500 mA 时输出电压仅下降 0.29 mV，折合闭环输出电阻约 0.6 mΩ，说明环路增益充足、负载调整能力良好。继续加大负载，输出在 774 ~ 864 mA 之间进入折返限流（随工艺角不同），均高于 500 mA 的额定值，留有不小于 55% 的裕量。

表 3-3 前仿负载能力

仿真项目	条件	典型值	结论
最大输出电流	27 ℃	500 mA（正常稳压）	满足 ≥500 mA
负载调整率	50 μA → 500 mA	−0.29 mV（0.6 mΩ）	—
限流点 Ilim	27 ℃	774 ~ 864 mA	满足 >500 mA

3.5 电源抑制比

PSRR 定义为输入端纹波与输出端纹波之比，用分贝表示：

$$PSRR = 20\lg\left|\frac{v_{in}}{v_{out}}\right| \ (\mathrm{dB}) \qquad (3\text{-}4)$$

前仿在 1 kHz、1 mA 负载下 PSRR 为 80.1 dB，满足 ≥80 dB 的指标要求；100 μA 轻载下为 80.6 dB。低频段 PSRR 由环路增益决定，随频率升高因环路增益下降而衰减。



图 3-1 前仿 PSRR 曲线

表 3-4 前仿电源抑制比

仿真项目	条件	典型值	结论
PSRR @ 1 kHz	1 mA	80.1 dB	满足 ≥80 dB
PSRR @ 1 kHz	100 μA	80.6 dB	满足 ≥80 dB

3.6 过温保护

前仿温度扫描显示，输出在常温至 139 ℃ 之间保持稳定，139 ~ 145 ℃ 区间内 otp_g 塌陷、输出被关断，即触发点落在 139 ~ 145 ℃，保护功能正常。




图 3-2 前仿过温保护波形

4 版图设计

4.1 版图规划

版图按功能分区布置：左侧为基准电压源与误差放大器，中部为反馈电阻网络与保护电路，右侧为功率调整管与输出焊盘。功率管面积最大，靠近输出 PAD 放置以缩短大电流路径；基准与误差放大器远离功率管，减小热梯度与开关噪声的影响。




图 4-1 LDO 整体版图

4.2 关键设计要点

· 差分输入对管采用交叉指状或共质心布局，保证方向、尺寸与环境一致，降低失调与工艺梯度引起的失配；

· 基准与分压电阻采用同向、同宽、分段串接的方式，端部加 dummy，减小蚀刻与扩散梯度误差；

· 反馈节点 VFB 与误差放大器输出 out3 是关键高阻/高容节点，走线尽量短、避免跨越模块，并做屏蔽处理以抑制耦合；

· 模拟模块外围加保护环（guard ring），功率管与基准之间加隔离，抑制衬底噪声；

· 输入输出焊盘就近布置，电源与地采用宽金属并多点打孔，降低寄生电阻与电感。

5 后仿真结果

5.1 后仿真方法

后仿真使用 Calibre xRC 提取的 Calibre View 网表，把版图的寄生电阻、电容按分布方式带入电路，因此可以反映金属走线、通孔与器件寄生的真实影响。

5.2 输出电压精度与温漂




图 5-1 后仿 tt27℃Vout 输出曲线

后仿典型值：27 ℃ 时 Vout = 1.8061 V，相对标称 1.8 V 偏差 +0.34%；全温区内输出最高 1.8062 V、最低 1.8041 V，全温变化量 1161 ppm。按式（3-2）：

$$TC = \frac{1161}{165} \approx 7.0 \ \ (\text{ppm}/℃) \qquad (5\text{-}1)$$

即温漂系数约 7.0 ppm/℃，与前仿 6.7 ppm/℃ 基本一致，说明寄生对基准与分压网络的影响很小。与原理图相比，后仿输出整体上移约 1.67 mV，这是反馈分压电阻的串联寄生使实际分压比略微变化所致，属于可预期的正常偏移。

表 5-1 后仿输出电压精度

仿真项目	条件	典型值	结论
输出电压 Vout	27 ℃，1 mA	1.8061 V	+0.34%
全温精度	−40 ~ 125 ℃	+0.23% ~ +0.34%	满足 ≤2%
温漂系数 TC	−40 ~ 125 ℃	7.0 ppm/℃	—

线性调整率	1 mA，2.4 ~ 3.6 V	62 μV/V	—




图 5-2 后仿 ff27℃Vout 输出曲线




图 5-3 后仿 ss27℃Vout 输出曲线

5.3 静态电流

后仿 27 ℃ 空载静态电流为 72.2 μA，与前仿一致；温度升高到 125 ℃ 时，由于 MOS 亚阈泄漏与 BJT 漏电增大，静态电流上升到 92.6 μA。

表 5-2 后仿静态电流

工艺角	Iq @ 27 ℃	Iq @ 125 ℃	指标	结论
tt	72.2 μA	92.6 μA	≤80 μA	27 ℃ 满足
ss	67.7 μA	87.4 μA	≤80 μA	27 ℃ 满足
ff	78.3 μA	99.5 μA	≤80 μA	27 ℃ 满足

5.4 输出电流能力与过流保护

后仿负载扫描结果：1 mA 时输出 1.8061 V，500 mA 时输出 1.7842 V，输出下降 21.9 mV。该值明显大于前仿，主要来自版图金属走线与过孔的寄生电阻，是后仿与前仿差异最大的一项。负载加到 570 mA 时输出仍稳定，580 mA 起进入折返限流，限流点约为 575 mA，比前仿的 774 ~ 864 mA 提前，但仍高于 500 mA 额定值，留有约 15% 裕量。

表 5-3 后仿负载能力

仿真项目	条件	典型值	结论
最大输出电流	27 ℃	500 mA（1.7842 V）	满足 ≥500 mA
负载调整率	1 mA → 500 mA	−21.9 mV（44 mΩ）	—
限流点 Ilim	27 ℃	≈575 mA	满足 >500 mA
Dropout	500 mA	1.2 ~ 1.3 V	—



图 5-4 后仿输出电流曲线

5.5 电源抑制比

后仿 1 kHz、1 mA 负载下 PSRR 为 85.1 dB，比前仿的 80.1 dB 高约 5 dB，原因是版图寄生 RC 对电源纹波起到了额外的低通衰减作用。随负载加重，功率管跨导增大、环路增益下降，PSRR 逐步恶化：10 mA 时 84.3 dB，100 mA 时 78.5 dB，500 mA 满载时降到 37.0 dB。




图 5-5 后仿 PSRR 曲线（1 mA）

表 5-4 后仿电源抑制比随负载变化

负载电流	PSRR @ 1 kHz	PSRR @ 10 kHz	PSRR @ 100 kHz
1 mA	85.1 dB	—	—
10 mA	84.3 dB	67.1 dB	44.9 dB
100 mA	78.5 dB	65.2 dB	43.7 dB
500 mA	37.0 dB	34.8 dB	18.6 dB

5.6 过温保护

后仿在 136 ℃ ~ 148 ℃ 之间以 0.5 ℃ 步进精扫：141.5 ℃ 时 otp_g 仍为 3.2984 V，142.0 ℃ 开始下降（3.2307 V），142.5 ℃ 已跌至 0.0059 V，输出电压同时由 1.805 V

跌至 0.0156 V。触发点约为 142.2 ℃，落在前仿 139 ~ 145 ℃ 的区间内，保护功能正演一致。

表 5-5 后仿过温保护触发过程

温度	otp_g	Vout	状态
141.5 ℃	3.2984 V	1.8051 V	正常
142.0 ℃	3.2307 V	1.8051 V	开始触发
142.5 ℃	0.0059 V	0.0156 V	已关断
148.0 ℃	0.0060 V	0.0217 V	保持关断

5.7 蒙特卡洛仿真

后仿蒙特卡洛在 Calibre PEX 提取的网表上进行，负载 1 mA、温度 27 ℃，统计模型同时开启工艺偏差与器件失配（variations=all），共抽样 60 次并固定随机种子，以保证结果可复现。被统计的输出量为输出电压 Vout。

60 次抽样中 59 次收敛到正常调节点，另 1 次因直流求解落入启动电路的简并解（输出被拉高至 3.29 V），属数值收敛问题，已剔除。有效样本的 Vout 分布如图 5-6 所示：均值 1.8062 V，标准差 8.46 mV，即 1σ 相对偏差约 0.47%；取值区间 1.7860 ~ 1.8231 V，极差 37.2 mV；μ±3σ 为 1.7808 ~ 1.8316 V。

表 5-6 后仿蒙特卡洛仿真结果

统计量	数值
抽样次数	60（有效 59）
抽样设置	工艺偏差 + 器件失配
均值 μ	1.8062 V
标准差 σ	8.46 mV（0.47%）
最小值 / 最大值	1.7860 / 1.8231 V
极差	37.2 mV
μ ± 3σ	1.7808 ~ 1.8316 V
良率（±2%）	100 %
Cpk	1.17




图 5-6 后仿 Vout 蒙特卡洛分布直方图

均值相对标称 1.8 V 偏高 6.2 mV（+0.34%），与 5.2 节后仿典型值一致，说明该偏差主要来自基准与分压网络的系统性失调，随机失配仅贡献 8.5 mV。按 1.8 V±2%（1.764 ~ 1.836 V）判据，全部有效样本均落在规格内，统计良率 100%；Cpk 为 1.17，偏低的原因是均值偏离中心而非分散度大，若在版图上对分压电阻做少量修调，可将 Cpk 提升至 2 以上。

5.8 前后仿对比

表 5-7 前后仿真结果对比

指标	前仿(tt)	后仿（tt)	差异及原因
Vout @27 ℃	1.8045 V	1.8061 V	+1.67 mV，分压电阻串联寄生
温漂系数	6.7 ppm/℃	7.0 ppm/℃	基本一致
Iq @27 ℃	72.2 μA	72.2 μA	一致
限流点	774 ~ 864 mA	≈575 mA	寄生使采样支路提前触发
PSRR @1 kHz	80.1 dB	85.1 dB	寄生 RC 额外衰减纹波
OTP 触发点	139 ~ 145 ℃	142.2 ℃	一致

6 结论

本文完成了一款 3.3 V 输入、1.8 V / 500 mA 输出、基于 SMIC 0.13 μm 工艺的 LDO 设计。电路由 β-multiplier 基准、差分误差放大器、PMOS 功率调整管、电阻分压网络以及启动、过流、过温保护电路构成，版图通过 DRC/LVS 与 xRC 提取，完成了完整的前后仿真。

后仿结果表明：输出电压 1.8061 V（+0.34%），温漂系数 7.0 ppm/℃，全温精度在 +0.23% ~ +0.34% 以内，满足 ≤2% 的要求；500 mA 满载正常稳压，折返限流点约 575 mA，过温保护在 142.2 ℃ 正确触发，均满足指标。

存在的不足与改进方向有三点：一是 125 ℃ 高温下静态电流升到 92.6 μA，超过 80 μA 指标，需要优化偏置支路的高温漏电；二是重载（500 mA）时 PSRR 只有 37 dB；三是版图金属寄生使负载调整率 恶化、限流点提前。