3. 메모리 일관성

멀티쓰레드 프로그래밍 정내훈

지금 까지

- 멀티쓰레드 프로그래밍의 필요성
- 멀티쓰레드 프로그래밍 API
- 멀티쓰레드 프로그래밍의 사용 예
- 멀티쓰레드 프로그래밍의 문제점
 - -Data Race
 - -성능
 - —Compiler
 - 피터슨 알고리즘의 BUG

지금 까지

- 멀티쓰레드 프로그래밍 가이드
 - -Homogeneous 멀티쓰레드 프로그래밍
 - -Locking의 회피
 - -공유 자료 구조의 활용

목차

- 멀티쓰레드 프로그램 작성시 주의점
 - -컴파일러
 - -CPU
 - 상호배제의 구현
 - 메모리 일관성 문제
- Non-Blocking 프로<u>그래밍</u>

● 이론 시간 + CAS

- 지금까지의 프로그램은 공유 메모리에 대한 접근 (쓰기/읽기)는 Atomic하다고 가정하고 있다. (컴파일러가 제대로 기계어로 번역했다면)
 - -정말 그런가???
- Atomic
 - -메모리의 접근이 순간적으로 행해 지며, 서로 겹쳐지지 않고
 - 정해진 순서로 발생하며, 모든 쓰레드에서 같은순서로 보인다.

- ●하지만
 - -PC에서의 메모리 접근은 Atomic이 아니다.
 - -메모리에 쓴 순서대로 메모리가 수정되지 않는다.
 - 정확히는 메모리에 쓴 순서대로 메모리의 내용이 관측되지 않는다.

● 피터슨 알고리즘 (지난 시간)

```
volatile int victim = 0;
volatile bool flag[2] = {false, false};
Lock(int myID)
      int yourID = 1 - myID;
       flag[myID] = true;
      victim = myID;
      while(flag[yourID] && victim == myID)
Unlock (int myID)
      flag[myID] = false;
```

● 상호 배제가 깨지는 결과

```
volatile int sum = 0;
volatile int victim = 0;
volatile bool flag[2] = {false, false};

void Lock(int threadId)
{
   int i = threadId;
   int j = 1-i;
   flag[i] = true;
   victim = i;
   while(flag[j] && victi
}

void Unlock (int threadId)
{
   int i = threadId;
   flag[i] = false;
}
```

- 원인은?
 - -PC에서의 메모리 접근은 Atomic이 아니다.
 - -99.5%는 Atomic이지만 0.5%정도는 Atomic이 아니다.
 - 정확한 숫자 아님. CPU모델에 따라 비율이 다름

● 피터슨 알고리즘에서 역전 -컴파일러는 문제 없다.

```
Lock(int threadId)
{
    int other = 1 - myID;
    flag[myID] = true;
    victim = myID;
    while(flag[other] && victim == myID) {}
}
```

```
Lock (threadid);
01281014
                      byte ptr flag (1283378h) [eax],1
          mov
0128101B
                      dword ptr [victim (1283374h)], eax
          mov
01281020
                      bl, byte ptr flag (1283378h) [esi]
         mov
01281026 test
                      bl,bl
01281028
         jе
                      ThreadFunc2+34h (1281034h)
0128102A
                      ebx, dword ptr [victim (1283374h)]
         mov
01281030
          cmp
                      ebx, eax
01281032
          jе
                      ThreadFunc2+20h (1281020h)
```

메모리 일관성(2019)

- 정말?
- ●확인해 보자
- 실행 순서의 역전을 강제로 막아보자.
- 다음의 명령을 중간에 삽입

_asm mfence

- 메모리 접근 순서를 강제하는 명령어
- 앞의 명령어들의 메모리 접근이 끝나기 전까지 뒤의 명령어들의 메모리 접근을 시작하지 못하게 한다.

●리눅스

```
__asm___volatile__ ("mfence" ::: "memory");
```

ARM

```
__asm__ __volatile__ ("dmb"::: "memory")
```

• C++11

```
#include <atomic>
atomic_thread_fence(std::memory_order_seq_cst);
```

- 실습 #14
 - -다음의 명령을 정확한 위치에 추가하여 peterson알고리즘이 정확히 동작하도록 하시오.

```
atomic thread fence(std::memory order seq cst);
```

- ●메모리 접근이 Atomic하지 않은 이유는?
 - -CPU는 사기를 친다.
 - Line Based Cache Sharing
 - Out of order execution
 - write buffering
 - 사기를 치지 않으면 실행속도가 느려진다.
 - -CPU는 프로그램을 순차적으로 실행하는 적만한다.
 - 싱글코어에서는 절대로 들키지 않는다.

● Out-of-order 실행

```
a = fsin(b);
f = 3;
```

```
a = b; // a,b = cache miss
c = d; // c,d = cache hit
```

● CPU의 발전

-Classic (8bit CPU)

Instruction	n 1				Instruction	12	
Fetch	Decode	Execute	Memory	WriteBack	Fetch	Decode	WriteBack

Clock

Fetch: 명령어 읽어오기 Decode: 명령어 해석 Execute: 명령어 실행 Memory: 메모리 입출력 WriteBack: 실행결과 쓰기

— PipeLining (RISC CPU)

Fetch	Decode	Execute	Memory	WriteBack				
	Fetch	Decode	Execute	Memory	WriteBack			
		Fetch	Decode	Execute	Memory	WriteBack		
			Fetch	Decode	Execute	Memory	WriteBack	
				Fetch	Decode	Execute	Memory	WriteBack

● CPU의 발전


-Super scalar (Pentium)

Fetch	Decode	Execute	Memory	WriteBack				
Fetch	Decode	Execute	Memory	WriteBack				
	Fetch	Decode	Execute	Memory	WriteBack			
	Fetch	Decode	Execute	Memory	WriteBack			
		Fetch	Decode	Execute	Memory	WriteBack		
		Fetch	Decode	Execute	Memory	WriteBack		
			Fetch	Decode	Execute	Memory	WriteBack	
			Fetch	Decode	Execute	Memory	WriteBack	
				Fetch	Decode	Execute	Memory	WriteBack
				Fetch	Decode	Execute	Memory	WriteBack

- CPU의 발전
 - -Super Pipelining (Pentium 4)

F1	F2	D1	D2	E1	E2	M1	M2	W1	W2								
	F1	F2	D1	D2	E1	E2	M1	M2	W1	W2							
		F1	F2	D1	D2	E1	E2	M1	M2	W1	W2						
			F1	F2	D1	D2	E1	E2	M1	M2	W1	W2					
				F1	F2	D1	D2	E1	E2	M1	M2	W1	W2				
					F1	F2	D1	D2	E1	E2	M1	M2	W1	W2			
						F1	F2	D1	D2	E1	E2	M1	M2	W1	W2		
							F1	F2	D1	D2	E1	E2	M1	M2	W1	W2	
								F1	F2	D1	D2	E1	E2	M1	M2	W1	W2

- CPU의 발전
 - —Out of Order (Pentium Pro)




F1	F2	D1	D2	E1	E2	E 3	M1	M2	W1	W2					ax=1
F1	F2	D1	D2				E1	E2	E 3	M1	M2	W1	W2] bx=ax+3	
	F1	F2	D1	D2	E1	E2	E3	M1	M2			W1	W2	cx=3	
	F1	F2	D1	D2				E1	E2	E3	M1	M2	W1	w_2 $dx=cx/2$	
		F1	F2	D1	D2	E1	E2	E3	M1	M2			W1	W2	[mem1] = 7
		F1	F2	D1	D2	E1	E2	E3	M1	M2			W1	W2	[mem2]=8

Hyper Thread (Pentium4)




Multi-Core (Pentium 4)





● 성능 향상을 위한 HW: x86 CPU



- ●문제는 메모리
 - -프로그램 순서대로 읽고 쓰지 않는다.
 - volatile로도 해결되지 않는다.
 - volatile 키워드는 기계어로 번역되지 않는다.
 - 읽기와 쓰기는 시간이 많이 걸리므로.
 - CPU의 입장에서 보면
 - 실제 영향이 발휘되는 시간은 상대 core에 따라 다르다.
 - 옆의 프로세서(core)에서 보면 어긋난 순서가 보인다, 또는 읽는 순서가 어긋난다.
 - 자기 자신은 절대 알지 못한다.
- 어떠한 일이 벌어지는가?

아래의 두 개의 실행결과는 서로 다르다 어떠한 것이 정확한 결과인가?



Type-B thread a thread b write(x, 1) write(x, 2) read(x, 1) read(x, 1)

● 그러면 이것은?



Type-D!!
thread a thread b
write (x, 1) read(y, 1)
write (y, 1) read(x, 0)

● 그러면 이것은?

thread a thread b

write (x, 1) write(y, 1)

read (y, 0) Read(x, 0)

Type-F thread a thread b thread c thread d write (x, 1) write (x, 2) read(x, 1) read(x, 2)

read(x, 2) | read(x, 1)

- ●현실
 - -앞의 여러 형태의 결과는 전부 가능하다.
- 부정확해 보이는 결과가 나오는 이유?
 - -현재의 CPU는 Out-of-order실행을 한다.
 - -메모리의 접근은 순간적이 아니다.
 - -멀티 코어에서는 옆의 코어의 Out-of-order 실행이 관측된다.

●실습

- -Atomic하지 않은 메모리 접근을 직접 확인해 보자.
- -메모리 수정이 서로 다른 코어에서도 같은 순서로 관찰되는지 비교해 보자.
- -메모리를 수정하면서 다른 쓰레드에서 수정한 내용을 기록한다.
- -두 개의 쓰레드에서의 기록을 비교한다.


- 실습 #15
 - 다음의 프로그램을 실행해 볼 것

```
const auto SIZE = 50000000;
volatile int x, y;
int trace_x[SIZE], trace_y[SIZE];

void ThreadFunc0()
{
   for(int i = 0; i <SIZE;i++) {
        x = i;
        trace_y[i] = y;
    }
}

void ThreadFunc1()
{
   for(int i = 0; i <SIZE;i++) {
        y = i;
        trace_x[i] = x;
   }
}</pre>
```

- 프로그램 설명
 - -2개의 core에서 서로 다른 순서로 메모리가 업데이트 되는 현장을 포착



HELL





공황상태...

- ●실습
 - -메모리 변경 순서가 뒤바뀔 확률은?
 - -mfence로 오류를 없애 보자.

- ●메모리에는 유령이…
 - -변수 값을 변경하였을 경우, 변경 자체는 Atomic한가?
 - 모든 비트가 한 순간에 변하는가?

- 실습 #16
 - 아래의 프로그램을 실행하고 error의 개수를 출력하라
 - bound는 적당한 변수를 pointing하도록 한다.

```
volatile bool done = false;
volatile int *bound;
int error;
void ThreadFunc1()
        for (int j = 0; j \le 25000000; ++j) *bound = -(1 + *bound);
         done = true;
void ThreadFunc2()
         while (!done) {
                 int v = *bound;
                 if ((v !=0) \&\& (v != -1)) error ++;
```

실습 #16-결과는?

● 실습 17 : 실습 16의 프로그램의 main()부분을 아래와 같이 수정하여 실행해 보자.

```
int ARR[32];

int temp = (int) &ARR[16];

temp = temp & 0xFFFFFFC0;

temp -= 2;

bound = (int *) temp;

*bound = 0;


<쓰레드 생성>

cout << "Result is " << error << "\n";
```

실습 #17-결과는?

HELL

● 어떻게 실행했길래?



HELL

- 결과가….
 - 중간값
 - write시 최종 값과 초기값이 아닌 다른 값이 도중에 메모리에 써지는 현상
 - 이유는?
 - Cache Line Size Boundary
 - 대책은?
 - Pointer를 절대 믿지 마라.
 - Byte 밖에 믿을 수 없다.
 - Pointer가 아닌 변수는 Visual C++가 잘 해준다.

```
char buf[256]

buf[0] = length;
buf[1] = OP_MOVE;
*((float *)(&buf[2])) = x;
*((float *)(&buf[6])) = y;
*((float *)(&buf[10])) = z;
*((float *)(&buf[14])) = dx;
*((float *)(&buf[18])) = dy;
*((float *)(&buf[22])) = dz;
*((float *)(&buf[26])) = ax;
*((float *)(&buf[30])) = ay;
*((float *)(&buf[34])) = az;
*((int *)(&buf[38])) = h;
...
send( fd, buf, (size_t)buf[0], 0 );
```

- ●메모리 일관성
 - -무모순성 (Consistency)라고 불리운다.
 - -Memory Consistency 또는 Memory Ordering이라고 불린다.
 - -강한 모델과 약한 모델이 있고 각각 허용되는 결과들을 제한하는 정도가 다르다.
 - -실제 컴퓨터가 제공하는 모델과 프로그래밍에 사용되는 모델을 동기화 명령을 사용해서 일치시켜야 한다.

●메모리 일관성 사례

		Memory ordering in some architectures [1][2]							_ \				
Туре	Alph	ARMv	7 PA-RIS	POWER	SPARC RMO	SPARC PSO	SPARC T	so	x86	x86 oostore	AMD64	IA64	zSeries
Loads reordered after Loads	Υ	Υ	Y	Y	Υ					Y		Υ	
Loads reordered after Stores	Υ	Υ	Y	Y	Υ					Y		Υ	
Stores reordered after Stores	Υ	Υ	Υ	Y	Υ	Υ				Y		Υ	
Stores reordered after Loads	Υ	Υ	Υ	Y	Υ	Υ	Υ		Υ	Y	Υ	Υ	Υ
Atomic reordered with Loads	Υ	Y		Y	Υ							Υ	
Atomic reordered with Stores	Υ	Υ		Y	Υ	Y						Υ	
Dependent Loads reordered	Υ												
Incoherent Instruction cache pipeline	Y	Υ		Y	Υ	Υ	Υ		Y	Y		Y	Y
	. /												

http://en.wikipedia.org/wiki/Memory_ordering

- ●정리
 - -멀티쓰레드에서의 공유 메모리
 - 다른 코어에서 보았을 때 업데이트 순서가 틀릴 수 있다.
 - 메모리의 내용이 한 순간에 업데이트 되지 않을 때 도 있다.
 - -일반적인 프로그래밍 방식으로는 멀티쓰레드에서 안정적으로 돌아가는 프로그램을 만들 수 없다.

- 어떻게 할 것인가?
 - 위의 상황을 감안하고 프로그램 작성?
 - 프로그래밍이 너무 어렵다.
 - 피터슨 알고리즘도 동작하지 않는다.
 - 강제로 원하는 결과를 얻도록 한다.
 - 모든 메모리 접근을 CRITICAL_SECTION 으로 막으면 가능
 - 성능저하!!!
 - mfence명령어를 적절한 위치에 추가
 - 찾은 위치가 완벽하다는 보장은?
 - 해결 방향
 - 꼭 필요한 곳에 mfence사용
 - 공유 변수 대신 Atomic한 자료구조 사용

- 메모리에 대한 쓰기는 언젠가는 완료 된다.
- 자기 자신의 프로그램 순서는 지켜진다.
- 캐시의 일관성은 지켜진다.
 - 한번 지워졌던 값이 다시 살아나지는 않는다.
 - 언젠가는 모든 코어가 동일한 값을 본다
- 캐시라인 내부의 쓰기는 중간 값을 만들지 않는다.

- 우리가 할 수 있는 것
 - -CPU의 여러 삽질에도 불구 하고 Atomic Memory를 구현 할 수 있다. 더군다나 Locking이나 mfence없이 SW적인 방법 만으로
- Atomic
 - -접근(메모리는 read, write)의 절대 순서가 모든 쓰레드에서 지켜지는 자료구조
 - -프로그래머가 필요로 하는 바로 그 자료구조
 - -싱글코어에서는 모든 메모리가 Atomic Memory이다.

● C++11 에서의 Atomic Memory

```
#include <atomic>
atomic <int> a;
a.store(3);
int d = a.load();
```

● SW로 구현할 수도 있지만 오버헤드가 커서 HW적인 방법으로 구현된다.

Atomic

- C++11의 <atomic>에 대해 <u>알아보자.</u>
 - -atomic <int> a;

```
#include <atomic>
#include <memory>
#include <iostream>
using namespace std;
int main()
  atomic<int> a, b, l;
  int p;
  a.store(1, memory order release);
  b.store(2, memory order release);
  int c = a.load(memory order acquire);
  c = a.load(memory order seq cst);
  b.store(3, memory order seq cst);
```

Atomic

- C++11에서의 Atomic 메모리의 종류
 - -csq_cst : Sequential Consistency
 - -relaxed: Relaxed Consistency
 - -acquire/release: Release Consistency
- 교재에서의 Consistency
 - Quiescent Consistency
 - Sequential Consistency
 - Linearization

- ●실습
 - -atomic <int> 와 atomic <bool>을 사용하여 peterson알고리즘을 구현해 보자.
 - -그냥 구현했을 때, _asm mfence를 넣었을 <u>때와 속도</u> 비교를 하라.

Atomic

- Atomic Memory 만 있으면 되는가?
 - -NO
 - -실제 상용 프로그램을 int, long, float같은 기본 data type 만으로 작성할 수 있는가?
- 실제 프로그램은 기본 data type을 사용하여 다양한 자료구조를 구축하여 사용한다.
 - -queue, stack, binary tree, vector...

Atomic

- 문제
 - Atomic Memory를 사용하여 만든 자료구조가 Atomic한가?
 - NO
- 효율적인 Atomic 자료구조가 필요하다.
 - 일반 자료구조에 Lock을 추가하면
 - 너무 느리다.
 - STL은???
 - CRASH!
 - STL + LOCK은???
 - 느려서 못쓴다.
- 근데 "효율적인" 이라니?

목차

- 병렬 프로그램 작성시 주의점
 - -컴파일러
 - -CPU
 - 상호배제의 구현
 - 메모리 일관성 문제

● Non-Blocking 프로그래밍

● 이론 시간 + CAS

Lock없는 프로그램

- 효율적인 구현
 - Lock없는 구현
 - 성능 저하의 주범이므로 당연
 - Overhead
 - Critical Section(상호배제, 병렬성X)
 - Priority inversion
 - Convoying
 - Lock이 없다고 성능저하가 없는가??
 - 상대방 쓰레드에서 어떤 일을 해주기를 기다리는 한 동시실행으로 인한 성능 개선을 얻기 힘들다.
 - while (other_thread.flag == true);
 - lock과 동일한 성능저하
 - 상대방 쓰레드의 행동에 의존적이지 않는 구현방식이 필요하다.

- 블럭킹 (blocking)
 - -다른 쓰레드의 진행상태에 따라 진행이 막힐 수 있음
 - 예) while(lock != 0);
 - -멀티쓰레드의 bottle neck이 생긴다.
 - -Lock을 사용하면 블럭킹
- 년블럭킹 (non-blocking)
 - 다른 쓰레드가 어떠한 삽질을 하고 있던 상관없이 진행
 - 예) 공유메모리 읽기/쓰기, Atomic (Interlocked) Operation

- 블럭킹 알고리즘의 문제
 - 성능저하
 - Priority Inversion
 - Lock을 공유하는 덜 중요한 작업들이 중요한 작업의 실행을 막는 현상
 - Reader/Write Problem에서 많이 발생
 - Convoying
 - Lock을 얻은 쓰레드가 스케쥴링에서 제외된 경우, lock을 기다리는 모든 쓰레드가 공회전
 - Core보다 많은 수의 thread를 생성했을 경우 자주 발생.
- 성능이 낮아도 Non-Blocking이 필요할 수 있다.

- 넌블럭킹의 등급
 - 무대기 (wait-free)
 - 모든 메소드가 정해진 유한한 단계에 실행을 끝마침
 - 멈춤 없는 프로그램 실행
 - 무장금 (lock-free)
 - 항상, 적어도 한 개의 메소드가 유한한 단계에 실행을 끝마침
 - 무대기이면 무잠금이다
 - 기아(starvation)을 유발하기도 한다.
 - 성능을 위해 무대기 대신 무잠금을 선택하기도 한다.

- 넌블럭킹의 등급
 - 제한된 무대기 (bounded wait-free)
 - 유한하지만 쓰레드의 개수에 비례한 유한일 수 있다.
 - 무간섭 (obstruction-free)
 - 한 개를 제외한 모든 쓰레드가 멈추었을 때, 멈추지 않은 쓰레드의 메소드가 유한한 단계에 종료할 때.
 - 충돌 중인 쓰레드를 잠깐 멈추게 할 필요가 있다.

- ●정리
 - -Wait-free, Lock-free
 - Lock을 사용하지 않고
 - 다른 쓰레드가 어떠한 행동을 하기를 기다리는 것 없이
 - 자료구조의 접근을 Atomic하게 해주는 알고리즘의 등급
 - -멀티 쓰레드 프로그램에서 쓰레드 사이의 효율적인 자료 교환과 협업을 위해서는 Non-Blocking 자료 구조가 필요하다.

복습

- 실제 컴퓨터의 메모리는 멀티코어 프로그래밍에서 이상하게 동작한다.
- Atomic한 자료구조가 필요하다.
 - -non-blocking알고리즘이 효율적이다.
- non-blocking알고리즘의 등급
 - -wait-free
 - -lock-free
 - -obstruction-free

질문???