2026 전국 대학생 AI 반도체 회로 설계 경진대회 · Digital 트랙 2차 결과

# 회전하는 이벤트 카메라를 하나의 월드 지도로 옮기는 칩

교수 센서 데이터를 직접 해독해 만든 풀칩 (RTL → P&R → signoff) 과 그 시행착오

팀 REDRED

# 핵심 특장점

숫자는 모두 이 발표에서 근거를 보여 드립니다 (괄호는 해당 쪽)

## 불일치 0

**RTL = 기준모델**

roll·pan·UZH와 종단 시뮬 전부 비트 일치, LEC 14,618점 통과 (7쪽)

## +2.4 ns

**8.0 ns 풀칩 signoff 통과**

setup 여유 2.4 ns, DRC는 전원선 10건뿐, 게이트 시뮬 bit-exact (6쪽)

## 0.47°

**실제 roll 영상 각도 오차**

교수 센서 323° 회전 녹화, ECC 정답 대비 평균 (8쪽)

## 61° → 0.67°

**상수 과적합을 알고리즘으로 해소**

녹화별 상수가 사실 피벗 하나 → 데이터에서 구함. 정답 있는 합성에서 독립 검증 (9~10쪽)

## 원본 직접

**교수 센서 데이터를 해독해 입력**

Samsung group AER 워드를 디코더가 그대로 받음, 실측 프레임 773 µs (4쪽)

## 60개 → 선별

**후보를 측정으로 걸러냄**

탈락 사유와 시행착오 5쪽(생체 모방 포함)을 숨김 없이 수록 (15~19쪽)

**정직한 한계** 자기보정은 칩 RTL에 아직 없음(float·정수 분석까지) · 출하 클록은 8 ns · 전력은 활동도 입력 없는 값 (19쪽에서 보강)

# 문제 정의: 센서가 돌아도 지도는 제자리에 있어야 한다

## 입력


센서 960×720
이벤트 = 주소 + 극성
프레임당 타임스탬프 1개

## 제약 (교수 Q&A 확정)

회전 180° 이내
평행 이동 없음
표면만 보는 2차원 월드

## 칩이 하는 일

① 회전각을 이벤트에서 추정
② 이벤트마다 월드 좌표 계산
③ 월드 메모리에 쓰기




회전을 보정하지 않고 쌓으면(위) 소용돌이로 번지고, 회전각으로 좌표를 바꿔 쌓으면(아래) 방의 구조가 보인다. (실제 DELTA 센서 영상, 소프트웨어 모델)

## 우리가 정한 평가 관점

- 실제 센서 데이터에서 동작하는가
- RTL이 기준모델과 비트 단위로 같은가
- 배치배선까지 닫혔는가
- 한계를 스스로 설명할 수 있는가


# 교수님 센서의 원본 데이터를 직접 해독해서 입력으로 썼다

| 항목 | 내용 |
|---|---|
| 형식 | Samsung S5KRC1S group AER. 이벤트 워드 1개 = 최대 16픽셀(8행 그룹 ×2), 컬럼 주소는 컬럼당 1회, 타임스탬프는 프레임당 1개 |
| 프레임 주기 | 773 µs (약 1,294 fps) — "1000 fps"가 아님을 실측으로 확인 |
| roll 녹화 (9/22) | 7,534만 이벤트, 약 2,060프레임, 총 회전 323° |
| pan 녹화 (9/15) | 8,678만 이벤트, 수평 이동 1,680 px |
| 정답 | 없음 → 4프레임 창을 유클리드 ECC로 정합한 각도를 정답 대용으로 사용 |
| 외부 벤치마크 | UZH 회전 시퀀스(IMU·모캡 정답)를 같은 group AER 워드로 다시 부호화해 같은 디코더로 통과 |

**의미**

데이터 형식을 풀어서 칩의 디코더가 센서 원본 워드를 그대로 받는다 — 전처리용 변환기 없이 센서에 바로 붙는 구조.

# 전체 구조: 센서 워드 → 디코더 → 변환 8레인 → 월드 메모리





## 한 줄 요약

쓰기 경로 + 추정기 + 매크로 메모리를 한 칩에

## 입출력

입력: 센서 워드 스트림 / 출력: 월드 메모리 읽기 포트

# 풀칩 배치배선: 8.0 ns에서 signoff를 통과했다




풀칩 배치: 2923×1942 µm, 8 kbit 하드매크로 46개 (추정기 평면 30 + 월드 16)

| 항목 (8.0 ns, signoff) | 값 |
|---|---|
| setup WNS (Quantus, slow) | +2.406 ns, 위반 0 |
| hold WNS (fast) | +0.007 ns, 위반 0 (얇음) |
| 면적 | 4.521 $mm^2$ = 매크로 4.194 + 표준셀 0.327 |
| 전력 (벡터 없음) | 13.02 mW (매크로 내부 0으로 집계) |
| DRC / 연결 / antenna | 10건(전원선 via 스택만) / 오픈 0 / 위반 없음 |
| LEC | 비교점 14,618, 비동등 0 |
| 처리량 | 센서 최악 처리량 기준 필요 클록 약 112 MHz ≤ 125 MHz (현수 기록) |

한계: 전력은 활동도 입력 없이 낸 값이고 매크로 내부 전력이 0으로 집계되어 절대값 신뢰도가 낮다. 절감 근거는 병행 설계 실측(19쪽)으로 보강한다.

# 검증: RTL이 기준모델과 한 비트도 다르지 않다

| 검증 | 대상 | 결과 |
|---|---|---|
| RTL ↔ 기준모델 (변환+쓰기) | roll 20프레임 134만 픽셀, pan 20프레임 99만 픽셀, UZH 3,818 픽셀 + 월드 메모리 전체 | 불일치 0 |
| RTL ↔ 기준모델 (추정기) | 교수 4구간(roll_A/B, pan_A/B): 프레임 파라미터·창 상태·점수 54개/창·끝 평면 | 불일치 0 |
| 종단 시뮬 (추정기+쓰기 경로) | roll_B 32프레임, pan_B 64프레임: fp·창·최종 월드 2,048워드 | 불일치 0 |
| 논리 동등성 (LEC) | RTL → 합성 중간 → 최종 넷리스트, 비교점 14,618 | 비동등 0 |
| 게이트 시뮬 (signoff SDF) | pan_B, roll_B, MIN·MAX 코너 (8 ns) | bit-exact |

## 검증이 잡아낸 것

LEC 첫 시도(RTL 대 최종 넷리스트 직접 비교)는 곱셈-덧셈 경로에서 abort 124·비동등 2,523으로 실패 → 합성 중간 넷리스트를 거치는 2단계 비교로 해결. 게이트 시뮬 테스트벤치 결함 2건(입력 인가 시점, 첫 쓰기 유실)도 시뮬이 드러냄.

# 정확도: roll은 0.47°, 하지만 UZH에서는 한계가 있다

| 데이터 | 측정 | 결과 | 비고 |
|---|---|---|---|
| roll (교수) | ECC 대비 각도 오차, 정수 기준모델 | **평균 0.467° (오프셋 제거 0.462°)** | 정답 = 4프레임 ECC 정합 |
| pan (교수) | ECC 대비 이동 오차 | **평균 14.0 px (오프셋 제거 11.8 px)** | pan은 회전+이동 연동 상수 사용 |
| UZH (3자유도) | float 복제 모델 | 5초 간격 중앙값 28 → 9 px (키프레임 8장), 모델 바닥 3.9 px | float 결과 |
| UZH (3자유도) | 정수 기준모델 | **5초 91 px — 정확도 수치로 쓰지 않음** | RTL=기준모델 일치 검증용 |

### 읽는 법

정답이 ECC 체인이라 그 자체의 오차가 섞여 있다. 교수 데이터와 UZH 정확도는 서로 직접 비교하면 안 된다.

### 남은 문제

빠른 3축 회전에서 추적을 잃으면 도형이 여러 벌로 복제된다. 키프레임·월드 앵커로 줄였지만 완전히 풀지는 못했다.

# 과적합: 상수 여러 개는 사실 "피벗 하나"였다

| ECC 대비, 오프셋 제거 평균 | roll | pan |
|---|---|---|
| 피벗 반지름 R (ECC 체인에서 구함) | 약 45~65 px | 약 21,700 px |
| 다른 녹화의 상수를 그대로 사용 (프리즈) | **61.2°** | **472 px** |
| 자기 데이터에 다시 맞춤 (재맞춤) | 0.62° | 8.97 px |
| 자기보정 (상수 0개, float 모델) | **0.67°** | 13.9 px (키프레임 8장 추가 시 8.0 px) |
| 현재 칩 (상수 고정, 정수) | 0.46° | 12.0 px |

## 의미

녹화에 맞춘 상수를 "데이터에서 구하는 알고리즘"으로 바꾸면 붕괴(61°)가 사라진다. 대가는 roll에서 0.2° 정도의 정확도다.

## 자기보정 방식

처음 몇 창을 3자유도로 돌려 (θ, tx, ty)를 모으고, $t = (R(\theta) - I) \cdot u$ 를 최소제곱으로 맞춰 피벗 u를 구함. 설명도 $r^2$가 0.9 이상이면 1자유도로 고정.

## 한계 (현수 문서)

pan은 1.6초 동안 θ가 거의 안 변해 R을 못 구해 13.9 px에 머문다. 칩 RTL에는 아직 없고 float 모델에서만 검증됨.

# 우리가 정답 있는 합성 장면에서 자기보정을 독립 검증했다

| 피벗 R (px) | 회전각 | 복원된 R (시드 3개) | 자기보정 | 재맞춤 | 프리즈 (칩 roll 피벗) |
|---|---|---|---|---|---|
| 50~150 (주 시험 G1~G4) | 120° | 오차 0.7~6.9 px | 1.8~2.1° | 1.8~2.0° | 0.7~2.6° (거의 무해) |
| 1,552 (V1) | 20° | 1,516 / 1,525 / 1,611 | **0.29°** | 0.25° | **8.3°** |
| 6,000 (V2) | 8° | 5,689 / 6,078 / 7,710 | **0.22°** | 0.10° | **18.1°** |
| 20,025 (V3, pan 크기) | 5° | 14,137 / 22,397 / 31,072 | 1.68° | 0.06° | **115.9°** |

## 결론

자기보정은 피벗을 데이터에서 복원해 붕괴(프리즈 8~116°)를 0.2~1.7°로 막는다. 기준은 코드보다 먼저 커밋했고, 실패한 기준(P3, V3의 Q2)도 그대로 보고한다.

## 한계

합성은 단일 깊이·한 방향 회전·시차 없음, float 복제 모델. pan 크기의 먼 피벗은 R 정밀도가 제한적(오차 1.7°).

# 자기보정을 칩에 넣는 중: 정수 기준모델에서 먼저 확인했다

| 단계 | 상태 | 근거 |
|---|---|---|
| 정수 기준모델 재현 (현수 EstS) | 완료 | roll 0.467° / 0.462° 그대로 재현, 4초에 실행 |
| 3자유도 부트스트랩 궤적 | 완료 | roll 전체 5초, θ 오차 0.88~1.17°, 최종 각도 323.7° (ECC 323.1°) |
| 피벗 최소제곱 (정수 궤적) | 측정 | R 26~39 px (float 49 px), 설명도 $r^2$ 0.87~0.93 – 임계 0.9의 경계 |
| 피벗 민감도 (roll 모드 정수 기준모델) | 측정 | float 자기보정 피벗 0.405° < 칩 튜닝 피벗 0.467° < 중심 0.529° < 정수 3자유도 추정 피벗 1.1° (중심화 0.53°) ≪ 100 px 어긋남 6.7° |
| 정수 자기보정 모델 + RTL 블록 | **미완** | est_core에 부트스트랩 구간 추가, 기준모델과 비트 일치 확인 필요 |
| 수정 칩 풀칩 재실행 | **미완** | 합성+P&R 약 1.5시간 + signoff·게이트 시뮬 수 시간 (현수 기록) |

## 발견: 튜닝한 상수가 최선이 아니었다

데이터에서 구한 피벗(float)이 손으로 맞춘 칩 피벗보다 roll 각도 오차가 작다 (0.405° 대 0.467°). 상수를 알고리즘으로 바꾸는 쪽이 일반화뿐 아니라 정확도에도 이득일 수 있다.

## 그래서 지금 칩은

자기보정은 float 모델 검증과 정수 궤적 분석까지. 제출하는 풀칩은 상수를 레지스터로 설정하는 기존 구성이다. 정수 자기보정 → RTL → 풀칩 재실행은 달성한 단계까지만 적는다.

# 좌표 변환: 곱셈기 없이 8레인이 한 사이클에 픽셀을 옮긴다

| 후보 | 결과 | 이유 |
|---|---|---|
| **증분 변환 8레인 (채택)** | **채택** | 직접 곱셈과 출력 비트 일치, 면적 2.29배·전력 2.54배 작음 (group AER 8픽셀 묶음과 결합할 때) |
| 직접 곱셈 | 기준 | 비트 기준 모델. 같은 8레인에서 더 큼 |
| CORDIC | 탈락 | 면적이 커서 |
| 3단 전단(shear) 분해 회전 | 탈락 | 정수 픽셀 전단은 평균 0.44 px 오차, 정수 일치 70% — 비트 일치 아님 |
| 행별 읽기 시각 보정 | 탈락 | 프레임당 최대 0.4°라 선명도 변화 +0.2~0.4% |
| 렌즈 왜곡 보정 | 탈락 | 직선성 잔차 0.987 → 0.987 px, 지도 선명도 −1.9% (손해) |

## 채택안 사양


고정소수점 F=10, cos/sin은 CORDIC 2개(추정기 F=12, 월드 F=10)로 계산 — 각도 단계 LUT가 아니라 연속 각도
합성 변환 블록 13,866 $\mu m^2$

## 조건부 이득의 의미

곱셈기를 없애는 것이 항상 이득은 아니다 — 입력 형식(8픽셀 그룹)과 맞물릴 때만 이긴다.

# 월드 메모리: 8 px 셀 × 4비트 로그 카운터, 8 kbit 뱅크 16개

| 항목 | 값 |
|---|---|
| 셀 | 8 px × 8 px = 64 센서 픽셀, 4비트 Morris 로그 카운터 (LFSR16로 확률적 증가), 포화 0% |
| 뱅크 | 64×32셀 = 8 kbit 공간 타일 하드매크로. 워드 64비트(4×4셀), 뱅크당 128워드 |
| 월드 크기 | roll 180×180셀(1440×1440 px 영역), 칩은 16뱅크 약 131 kbit 사용 |
| 병합 캐시 | 프레임 단위로 비우는 완전연관 write-back 64칸 – 읽기 14,568회 = 프레임당 서로 다른 워드 수 |
| 뱅크 게이팅 | 시야 밑 뱅크만 클록 활성 (roll 약 71%, pan 약 41%) |




## 정직한 한계

교육용 PDK에는 SRAM 매크로가 없어 FF 기반이다. 비트당 약 11.8 μm²라 큰 월드로 가려면 SRAM이 필요하다.

## 선택 근거

FF+클록게이팅은 Layout·PEX·게이트 시뮬이 전부 닫히는 유일한 구현. 게이팅이 없으면 면적 1.3배·전력 3.8배.

# 자세 추정기: 시야 범위 1비트 지도로 이벤트에서 각도를 구한다

### 지도

시야 1비트 평면 3장
(cur / prev / key)
3 px 셀 · 320×240
평면당 76.8 kbit, 합계 230.4 kbit

### 추정

창 L=4 프레임 (느리면 8)
표본 최대 2,048개
후보 9개 × (prev + key×w/4)
포물선 보정 · 속도 혼합 an/10

### 누적 오차 제어

키프레임 앵커: 각도가 30° 벌어지면 교체
정수 연산만 (기준모델 = RTL 사양)

| 측정 | 값 |
|---|---|
| 처리량 (추정기 단독, 200 MHz) | 프레임당 0.43 ms — 프레임 주기 0.773 ms의 1.8배 여유 |
| 처리량 (종단: 추정기+쓰기 경로, 현재 칩) | roll_B 게이트 시뮬 2.86M 사이클/32프레임 = 프레임당 약 8.9만 사이클 → 8 ns에서 0.715 ms, 프레임 주기 0.773 ms 이내 (여유 1.08배, 얇음) |
| 합성 (평면 3장) | 평면이 월드 메모리(131 kbit)보다 큼 → 8 kbit 뱅크 매크로로 구성 |

**각도 추정과 좌표 변환이 같은 칩 안에 있어 외부 자세 입력이 필요 없다.**

# 시행착오 ①: 5.5 ns 목표는 시뮬이 못 따라가 8.0 ns로 물러났다

| 클록 | 정적 타이밍 (STA) | 게이트 시뮬 (MAX 코너 SDF) |
|---|---|---|
| 5.5 ns | setup +0.025 ns (여유 얇음) | **7번째 워드에서 정지** |
| 6 ns | — | **불일치 (fp 52, window 2, world 770)** |
| 8 ns | setup +2.406 ns | **bit-exact 통과 (pan_B, roll_B)** |
| 12 ns | — | **bit-exact 통과** |

## 배제한 가설

- 매크로 읽기/쓰기 경주 (모델 수정)
- 입력 인가 지연 0.1~1.0 ns
- 셀 모델 setup/hold 검사 (정지 구간 위반 0건)
- 슬로우 뷰 hold STA (+3.67 ns)

## 그 과정에서 고친 것

- 테스트벤치: 입력을 반주기에 인가하던 것을 SDC 입력 지연 방식으로
- 첫 번째 월드 쓰기가 유실 → 앞에 더미 쓰기 2회
- STA 허위 위반(setup −0.92/hold −0.71): set_propagated_clock 누락이 원인

## 남은 의문

STA는 통과하는데 느린 코너 SDF 시뮬만 6 ns 이하에서 틀린다. STA가 못 보는 경로(클록 게이팅 래치, 반주기 경로, 매크로 타이밍 모델 차이)가 의심되지만 미규명.

# 시행착오 ②: 약 60개 후보를 측정해서 걸러냈다

| 후보 | 결과 | 측정된 탈락 사유 |
|---|---|---|
| Count-Min 스케치 world | 탈락 | 상관 0.1~0.4 — 셀 점유율이 높아 충돌로 빈 공간까지 번짐 |
| 블록 부동소수점 world | 탈락 | 상관 0.62/0.58 — 밝은 셀이 블록 지수를 올려 어두운 셀 소실 |
| 희소 world (점유 셀만 저장) | 탈락 | 4 px에서 희소하지 않음: 이벤트 45% 버림, 태그 포함 격자의 2.6배 비트 |
| 로그-극좌표 world | 탈락 | 선형극좌표 상관 0.87 < 8px 격자 0.92, 로그극좌표 0.71, pan 불가 |
| 셀별 깊이 지도 | 탈락 | 정답 궤적에서 +10%지만 온칩 궤적에선 틀린 방향 대조군이 더 높게 나옴 (추정 오차 흡수) |
| 4 px 월드 | 탈락 | 추정 오차 1°에 미세 구조가 묻힘 → 8 px·4비트(면적 2.4배 작음)로 |
| world 예측 부호화 (AER) | 보류 | −25%지만 센서 측 1.38 Mbit 버퍼 필요 |
| 메모리 뱅크를 래치로 | 탈락 | 배치 후 시뮬레이션 24% 불일치 |
| α-β 추적기 | 탈락 | UZH에서 오히려 악화 (38.7 vs 32.6 °/s), 교수 데이터 과적합 |

# 시행착오 ③: 메모리 구현과 물리 설계의 함정들

| 문제 | 시도와 결과 |
|---|---|
| 메모리 구현 (SRAM 없음) | FF+클록게이팅 11.8 $\mu m^2$/bit만 Layout·PEX·게이트 시뮬이 모두 닫힘 / 게이팅 없음 15.5 $\mu m^2$/bit·전력 3.8배 / 래치 11.80이지만 배치 후 24% 불일치 / OpenRAM 2.6 $\mu m^2$/bit이나 GDS 병합·PEX 불가 |
| 추정기 평면이 너무 큼 | 비트 단위 쓰기라 유지용 MX2 230,852개 = 0.55 $mm^2$, 클록 게이트 1개 → 단어 단위 쓰기로 재구성, LEC 블랙박스를 피하려 평평한 벡터로 선언 |
| 풀칩 DRC (전원선 via 스택) | 105 → 26 → 10건. 되돌리는 방식이 기존 stub과 병합된 객체까지 지워 PG 오픈 15~36곳 → 사전 검사 후 한 번만 적용하는 방식으로 변경 |
| Innovus 흐름 함정 | 내장 signoff 추출 실패(IMPEXT-5016) → 독립 Quantus / 원격 셸에서 stdin을 먹는 문제 → 모든 툴에 < /dev/null / CoreSiteDouble 셀 dont_use |
| signoff 물리 검증 | 설치된 DRC 엔진은 Calibre뿐인데 GPDK 덱은 Cadence 형식뿐 → Innovus 내장 DRC·연결·antenna로 갈음하고 한계로 명시 |

## 교훈

안 닫히는 문제는 "이상한 상태에서 측정하지 않았는지"부터 의심한다 — 허위 위반과 시험 결함이 여러 번 원인이었다.

# 시행착오 ④: 병행 설계 라인에서 우리가 겪은 것들

| 시도 | 결과 | 교훈 |
|---|---|---|
| 클록 게이팅 hold −0.030 ns | 라이브러리 ICG 셀로 +0.080 ns | CTS가 래치를 말단 싱크로 보고 AND보다 0.2 ns 일찍 엶 |
| reg2reg hold −7 ps (61경로) | 버퍼 삽입 실패 → mux 교체 MX2XL(더 빨라 악화) → CLKMX2X4로 +0.003 ns | 밀집 영역에선 새 셀을 못 놓음, 셀 속도는 실측으로 고름 |
| 키프레임(SLAM) 지도 | 합성 0.43~1.0° vs 현재 0.35~0.40°, 실제 DELTA 지도 정합 0.241 → 0.18~0.20 | 현재 구조가 이미 암묵적 폐루프라 소급 보정 여지 없음 |
| 1024각도 좌표 변환 | 표(RMCM): DRC 1만+, setup −20.9 ns / 직접 행렬곱: DRC 0, 면적 1/4.6 | 입력 공간이 크면 표가 지고 배선도 안 풀림 |
| 추정기 FF 메모리 단독 P&R | setup −17.7 ns, 면적 합성 584,631 → 1,162,829 μm² | FF 기반은 한계, SRAM 필요 |
| ASTRA(CT 재구성) 아이디어 점검 | 월드 맵에 적용할 이득을 찾지 못함 (progress.md §218) | 분야가 다른 기법은 먼저 이득이 있는지부터 측정 |

# 시행착오 ⑤: 생체 모방은 실제 데이터로 이긴 3개만 남겼다

| 생체 모방 아이디어 | 결과 | 근거 |
|---|---|---|
| 중심와(fovea) / 이벤트 클러스터링 | 채택 | 열 비트맵: 손실 57.6% → 6.9%(동일 합성 트래픽), 결합판 0.47%(UZH 실측) |
| 눈 깜빡임: 유휴 시 코어 클록 차단 | 채택 | 출력·메모리 일치, 유휴 전력 −71% (유휴 긴 시험 입력) |
| 행 단위 선택적 활성화 (메모리) | 채택 | 실제 DELTA 활동도 전력 2.52 → 0.87 mW (−65.5%), 면적 −5% |
| 이득 조절(과부하 솎아내기) | 기각·정정 | 합성에서만 이득, 실제 DELTA 프레임에서 이득 없음 |
| 추정기 입력 줄이기(ON만/중심 가중/불응기) | 기각 | 정확도 1.5배 이상 악화 |
| 미세 안구운동(지터) | 기각 | 부화소 복원 효과 없음 |
| 원심성 복사(VOR): 회전 지령을 θ 사전분포로 | 기각 | UZH 23.4° → 8.5°이나 RobotEvt 36.1° → 34.9° (기준 25.3° 미달) |
| 희소 행 할당(해마식 지연 할당) | 기각 | 건드려진 행 UZH 52.9%·RobotEvt 55.5% (기준 50% 이하 미달) |
| 기억 소멸(forgetting) | 기각 | 카운터 감쇠: UZH 23.4° → 23.8°, RobotEvt 36.1° → 36.0° (0.8배 기준 미달) |
| 키프레임(SLAM) 지도 | 기각 | 합성·실제 DELTA 모두 이득 없음, 메모리 3.7배 |

**원칙: 합성 장면 이득은 실제 프레임과 사전 기준으로 다시 확인한 뒤에만 채택**

**−65.5%**

행 클록 게이팅 메모리 전력
(실제 DELTA 활동도, 면적 −5%)

**−71%**

blink 유휴 전력
(유휴 긴 시험 입력 한정)

## 칩 S와의 관계

칩 S의 8 kbit 뱅크는 이미 클록 게이팅(FF+CG). 13 mW는 활동도 입력이 없는 값이라 절감은 이 실측으로 보강. 실제 DELTA 칩 가동 비율은 3~25%.

# 장단점과 한계, 그리고 고려 사항

## 장점

- 교수 센서 원본(group AER)을 칩이 직접 받음
- 실제 roll 영상에서 0.47° (ECC 대비)
- RTL = 기준모델, 풀칩 signoff·LEC·게이트 시뮬
- 후보 60개를 측정으로 걸러낸 근거

## 단점·한계

- 기하 상수가 녹화에 맞춰져 있음 (자기보정은 float만)
- 8 ns로 후퇴, 느린 코너 시뮬 원인 미규명
- 시차가 강하고 성긴 장면과 UZH 3축에서 정확도 한계
- 전력은 벡터 없는 값, DRC 전원선 10건

## 고려 사항: 목표 크기·구현으로 확장할 때

- 월드를 1024×1024로 키우면 메모리가 면적을 지배한다 (FF 약 11.8 $\mu m^2$/bit). SRAM 매크로가 필요한데 교육용 PDK에는 없다.
- 자기보정(피벗 추정)을 칩에 넣어 녹화별 상수를 없애는 것이 일반화의 핵심이다. float 검증 → 정수 기준모델 → RTL 순서.
- 전력은 활동도 입력 기반(VCD) 측정으로 다시 잰다. 클록 여유를 5.5 ns 쪽으로 되돌리려면 느린 코너 시뮬 불일치 원인 규명이 먼저다.