2026 전국 대학생 AI 반도체 회로 설계 경진대회 · Digital 트랙 2차 결과

회전하는 이벤트 카메라를 하나의 월드 지도로 옮기는 칩

교수 센서 데이터를 직접 해독해 만든 풀칩 (RTL → P&R → signoff) 과 그 시행착오

팀 REDRED

핵심 특장점

숫자는 모두 이 발표에서 근거를 보여 드립니다 (괄호는 해당 쪽)

불일치 0

RTL = 기준모델

roll·pan·UZH와 종단 시뮬 전부 비트 일치, LEC 14,618점 통과 (7쪽)

+2.4 ns

8.0 ns 풀칩 signoff 통과

setup 여유 2.4 ns, DRC는 전원선 10건뿐, 게이트 시뮬 bit-exact (6쪽)

0.47°

실제 roll 영상 각도 오차

교수 센서 323° 회전 녹화, ECC 정답 대비 평균 (8쪽)

61° → 0.67°

과적합 해결 알고리즘 (검증 완료)

녹화별 상수가 사실 피벗 하나 → 데이터에서 구함. 합성 정답에서 독립 검증, 칩은 상수를 레지스터로 받음 (11쪽)

원본 직접

교수 센서 데이터를 해독해 입력

Samsung group AER 워드를 디코더가 그대로 받음, 실측 프레임 773 µs (4쪽)

60개 → 선별

후보를 측정으로 걸러냄

탈락 사유와 시행착오 4쪽(생체 모방 포함)을 숨김 없이 수록 (15~18쪽)

정직한 한계 출하 클록은 8 ns · 전력은 활동도 입력 없는 값 (18쪽에서 보강)

문제 정의와 목표: 센서가 돌아도 지도는 제자리에 있어야 한다

목표

교수 센서 원본 이벤트를 받아
회전을 보정한 월드 맵을
칩 한 개로 만든다 (960×720)

제약 (교수 Q&A 확정)


회전 180° 이내
평행 이동 없음
표면만 보는 2차원 월드

달성 방법 (요약, 5쪽)

① 회전각을 이벤트에서 추정
② 이벤트마다 월드 좌표 계산
③ 월드 메모리에 쓰기

교수님 ROLL 녹화: 움직이는 이벤트 카메라 → 하나의 선명한 월드 맵 (동일 스케일, 2px 비닝)

보정 전: 이벤트를 그대로 누적 (회전/이동 보상 없음)
응집도 Cocc = 1.06



칩 S 출력: 자세추정 + 좌표변환으로 합성한 월드 맵
응집도 Cocc = 2.34



목표 지표


- 실제 센서 데이터에서 동작하는가 (8쪽)
- RTL이 기준모델과 비트 단위로 같은가 (7쪽)
- 배치배선·signoff까지 닫혔는가 (6쪽)
- 녹화별 과적합 없이 일반화하는가 (11쪽)
- 한계를 스스로 설명할 수 있는가 (20쪽)

교수님 센서의 원본 데이터를 직접 해독해서 입력으로 썼다


항목	내용
형식	Samsung S5KRC1S group AER (이벤트를 주소로 전달하는 AER 방식 중, 워드 1개에 최대 16픽셀을 묶음). 컬럼 주소는 컬럼당 1회, 타임스탬프는 프레임당 1개
프레임 주기	773 µs (약 1,294 fps) – "1000 fps"가 아님을 실측으로 확인
roll 녹화 (9/22)	7,534만 이벤트, 약 2,060프레임, 총 회전 323°
pan 녹화 (9/15)	8,678만 이벤트, 수평 이동 1,680 px
정답	없음 → 4프레임 창을 ECC(영상 두 장을 맞춰 회전각을 구하는 방법)로 정합한 각도를 정답 대용으로 사용
외부 벤치마크	UZH 회전 시퀀스(IMU·모캡 정답)를 같은 group AER 워드로 다시 부호화해 같은 디코더로 통과

의미

데이터 형식을 풀어서 칩의 디코더가 센서 원본 워드를 그대로 받는다 – 전처리용 변환기 없이 센서에 바로 붙는 구조.
입력은 회전 중에 프레임당 수십만~수백만 이벤트가 몰리는 실제 센서 데이터다 (오른쪽: roll 녹화 100 ms 간격 이벤트 프레임).



전체 구조: 센서 워드 → 디코더 → 변환 8레인 → 월드 메모리




한 줄 요약

쓰기 경로 + 추정기 + 매크로 메모리를 한 칩에

입출력

입력: 센서 워드 스트림 / 출력: 월드 메모리 읽기 포트

풀칩 배치배선: 8.0 ns에서 signoff를 통과했다



풀칩 배치: 2923×1942 µm, 8 kbit 하드매크로 46개 (추정기 평면 30 + 월드 16)

항목 (8.0 ns, signoff)	값
setup WNS (Quantus, slow)	+2.406 ns, 위반 0
hold WNS (fast)	+0.007 ns, 위반 0 (얇음)
면적	4.521 mm² = 매크로 4.194 + 표준셀 0.327
전력 (벡터 없음)	13.02 mW (매크로 내부 0으로 집계)
DRC / 연결 / antenna	10건(전원선 via 스택만) / 오픈 0 / 위반 없음
LEC	비교점 14,618, 비동등 0
처리량	센서 최악 처리량 기준 필요 클록 약 112 MHz ≤ 125 MHz (현수 기록)

용어: setup/hold 여유 = 신호가 너무 늦지(setup)·빠르지(hold) 않은 시간 여유(양수면 통과), LEC = 두 회로가 논리적으로 같음을 증명, DRC = 제조 설계 규칙 검사, signoff = 제조 직전 최종 검사 (19쪽 용어 풀이)

한계: 전력은 활동도 입력 없이 낸 값이고 매크로 내부 전력이 0으로 집계되어 절대값 신뢰도가 낮다. 절감 근거는 병행 설계 실측(18쪽)으로 보강한다.

검증: RTL이 기준모델과 한 비트도 다르지 않다


검증 (RTL = 회로 설계 코드, 기준모델 = 소프트웨어 정답)	대상	결과 (불일치 0 = 한 비트도 다르지 않음)
RTL ↔ 기준모델 (변환+쓰기)	roll 20프레임 134만 픽셀, pan 20프레임 99만 픽셀, UZH 3,818 픽셀 + 월드 메모리 전체	불일치 0
RTL ↔ 기준모델 (추정기)	교수 4구간(roll_A/B, pan_A/B): 프레임 파라미터·창 상태·점수 54개/창·끝 평면	불일치 0
종단 시뮬 (추정기+쓰기 경로)	roll_B 32프레임, pan_B 64프레임: fp·창·최종 월드 2,048워드	불일치 0
논리 동등성 (LEC)	RTL → 합성 중간 → 최종 넷리스트, 비교점 14,618	비동등 0
게이트 시뮬 (signoff SDF)	pan_B, roll_B, MIN·MAX 코너 (8 ns)	bit-exact


검증이 잡아낸 것

LEC 첫 시도(RTL 대 최종 넷리스트 직접 비교)는 곱셈-덧셈 경로에서 abort 124·비동등 2,523으로 실패 → 합성 중간 넷리스트를 거치는 2단계 비교로 해결. 게이트 시뮬 테스트벤치 결함 2건(입력 인가 시점, 첫 쓰기 유실)도 시뮬이 드러냄.

정확도: roll은 0.47°, 하지만 UZH에서는 한계가 있다


데이터	측정	결과	비고
roll (교수)	ECC 대비 각도 오차, 정수 기준모델	**평균 0.467° (오프셋 제거 0.462°)**	정답 = 4프레임 ECC 정합
pan (교수)	ECC 대비 이동 오차	**평균 14.0 px (오프셋 제거 11.8 px)**	pan은 회전+이동 연동 상수 사용
UZH (3자유도)	float 복제 모델	5초 간격 중앙값 28 → 9 px (키프레임 8장), 모델 바닥 3.9 px	float 결과
UZH (3자유도)	정수 기준모델	**5초 91 px — 정확도 수치로 쓰지 않음**	RTL=기준모델 일치 검증용





정답이 ECC 체인이라 그 자체의 오차가 섞여 있어 교수 데이터와 UZH 정확도는 직접 비교하지 않는다. 빠른 3축 회전에서는 추적을 잃으면 도형이 복제되는 한계가 남아 있다.

칩 S가 만든 월드 맵: 보정 전 소용돌이가 방의 구조로 바뀐다







RTL 시뮬 roll 32프레임: 보정 없음 / 칩 출력 / 보정 피벗 설정



교수님 roll·pan 녹화 전체: 이벤트를 그대로 쌓은 것(왼쪽) 대 칩 S 출력(오른쪽), 동일 스케일. 응집도(지도 선명도, 높을수록 선명) roll 1.06 → 2.34, pan 1.16 → 2.76.



칩 월드 메모리 내용 (4비트 로그 카운터)




프레임이 쌓이며 지도가 자란다 (2→32프레임)

읽는 법: 위쪽 두 그림은 녹화 전체를 칩 모델에 통과시킨 월드 맵이고, 왼쪽 아래 RTL 시뮬 그림은 칩 RTL이 실제로 월드 메모리에 쓴 값(8 px 셀)이다. RTL = 기준모델이 비트 단위로 같아서 같은 장면을 보여 준다.


월드 지도 모음: pan 파노라마, 3D 시점, 외부 UZH 데이터



pan 녹화 월드 지도 파노라마 (소프트웨어 모델)



외부 UZH shapes_rotation(59초) 칩 S 월드 맵: 복제 제거 전(왼쪽) 대 자기보정+키프레임 앵커(오른쪽), 응집도 3.18 → 10.03



roll 3D 월드 지도, 시점 −35° / +35°





pan 3D 월드 지도, 시점 −35° / +35°

과적합 해결: 상수 여러 개는 "피벗 하나"였고, 데이터에서 구한다

ECC 대비, 오프셋 제거 평균	roll	pan
다른 녹화의 상수를 그대로 사용 (프리즈)	61.2°	472 px
자기 데이터에 다시 맞춤 (재맞춤)	0.62°	8.97 px
자기보정 (상수 0개, float 모델)	0.67°	13.9 px (키프레임 8장 시 8.0 px)
정수 기준모델: 구한 피벗 / 손으로 맞춘 피벗	0.405° / 0.467°	12.0 px

피벗 = 카메라가 도는 중심. 자기보정: 3자유도로 (θ, tx, ty)를 모아 t = (R(θ)−I)·u 최소제곱으로 피벗 u를 구함, r^2 0.9 이상이면 1자유도 고정





다른 녹화의 상수를 쓰면(왼쪽) 번지고, 자기 녹화 상수(오른쪽)면 방이 보인다. roll, 응집도 1.28 대 2.34

115.9° → 1.68°

pan 크기 피벗(R 20,025 px): 프리즈 대비 자기보정

범위


50~150 px 피벗(G1~G4, 회전 120°)에서는 세 방식 모두 0.7~2.6°. 합성은 단일 깊이·한 방향 회전.

좌표 변환: 곱셈기 없이 8레인이 한 사이클에 픽셀을 옮긴다

후보	결과	이유
증분 변환 8레인 (채택)	**채택**	직접 곱셈과 출력 비트 일치, 면적 2.29배·전력 2.54배 작음 (group AER 8픽셀 묶음과 결합할 때)
직접 곱셈	기준	비트 기준 모델. 같은 8레인에서 더 큼
CORDIC (곱셈기 없이 사인·코사인 계산)	탈락	면적이 커서
3단 전단(shear) 분해 회전	탈락	정수 픽셀 전단은 평균 0.44 px 오차, 정수 일치 70% — 비트 일치 아님
행별 읽기 시각 보정	탈락	프레임당 최대 0.4°라 선명도 변화 +0.2~0.4%
렌즈 왜곡 보정	탈락	직선성 잔차 0.987 → 0.987 px, 지도 선명도 −1.9% (손해)


채택안 사양

고정소수점 F=10, cos/sin은 CORDIC 2개(추정기 F=12, 월드 F=10)로 계산 — 각도 단계 LUT가 아니라 연속 각도
합성 변환 블록 13,866 μm^2. 곱셈기를 없애는 것이 항상 이득은 아니고, 8픽셀 그룹 입력과 맞물릴 때만 이긴다.




월드 메모리: 8 px 셀 × 4비트 로그 카운터, 8 kbit 뱅크 16개

항목	값
셀	8 px × 8 px = 64 센서 픽셀, 4비트 Morris 로그 카운터 (난수 LFSR로 확률적으로 올려 큰 수까지 셈), 포화 0%
뱅크	64×32셀 = 8 kbit 공간 타일 하드매크로. 워드 64비트(4×4셀), 뱅크당 128워드
월드 크기	roll 180×180셀(1440×1440 px 영역), 칩은 16뱅크 약 131 kbit 사용
병합 캐시	프레임 단위로 비우는 완전연관 write-back 64칸 — 읽기 14,568회 = 프레임당 서로 다른 워드 수
뱅크 게이팅	시야 밑 뱅크만 클록 활성 (평균 활성 뱅크 roll 약 76%, pan 약 97%, 행우선 선형 배치 기준)



행 단위 클록 게이팅 파형: 쓰는 행의 게이트 클록만 토글, 나머지 행은 꺼짐 (RTL 시뮬)



한계: 교육용 PDK에는 SRAM 매크로가 없어 FF 기반(비트당 약 11.8 μm^2). 큰 월드로 가려면 SRAM이 필요하다.

선택 근거

FF+클록게이팅은 Layout·PEX·게이트 시뮬이 전부 닫히는 유일한 구현. 게이팅이 없으면 면적 1.3배·전력 3.8배.

자세 추정기: 시야 범위 1비트 지도로 이벤트에서 각도를 구한다

지도

시야 1비트 평면 3장
(cur / prev / key)
3 px 셀 · 320×240
평면당 76.8 kbit, 합계 230.4 kbit

추정

창 L=4 프레임 (느리면 8)
표본 최대 2,048개
후보 9개 × (prev + key×w/4)
포물선 보정 · 속도 혼합 an/10

누적 오차 제어

키프레임 앵커(기준 프레임): 각도가 30° 벌어지면 교체
정수 연산만 (기준모델 = RTL 사양)

측정	값
처리량 (추정기 단독, 200 MHz)	프레임당 0.43 ms — 프레임 주기 0.773 ms의 1.8배 여유
처리량 (종단: 추정기+쓰기 경로, 현재 칩)	roll_B 게이트 시뮬 2.86M 사이클/32프레임 = 프레임당 약 8.9만 사이클 → 8 ns에서 0.715 ms, 프레임 주기 0.773 ms 이내 (여유 1.08배, 얇음)
합성 (평면 3장)	평면이 월드 메모리(131 kbit)보다 큼 → 8 kbit 뱅크 매크로로 구성

각도 추정과 좌표 변환이 같은 칩 안에 있어 외부 자세 입력이 필요 없다.

시행착오 ①: 5.5 ns 목표는 시뮬이 못 따라가 8.0 ns로 물러났다

클록	정적 타이밍 (STA: 계산으로 지연 검사)	게이트 시뮬 (MAX 코너 SDF: 실제 지연값 시뮬)
5.5 ns	setup +0.025 ns (여유 얇음)	**7번째 워드에서 정지**
6 ns	—	**불일치 (fp 52, window 2, world 770)**
8 ns	setup +2.406 ns	**bit-exact 통과 (pan_B, roll_B)**
12 ns	—	**bit-exact 통과**

배제한 가설

- 매크로 읽기/쓰기 경주 (모델 수정)
- 입력 인가 지연 0.1~1.0 ns
- 셀 모델 setup/hold 검사 (정지 구간 위반 0건)
- 슬로우 뷰 hold STA (+3.67 ns)

그 과정에서 고친 것


- 테스트벤치: 입력을 반주기에 인가하던 것을 SDC 입력 지연 방식으로
- 첫 번째 월드 쓰기가 유실 → 앞에 더미 쓰기 2회
- STA 허위 위반(setup −0.92/hold −0.71): set_propagated_clock 누락이 원인

남은 의문

STA는 통과하는데 느린 코너 SDF 시뮬만 6 ns 이하에서 틀린다. STA가 못 보는 경로(클록 게이팅 래치, 반주기 경로, 매크로 타이밍 모델 차이)가 의심되지만 미규명.

시행착오 ②: 약 60개 후보를 측정해서 걸러냈다

후보	결과	측정된 탈락 사유
Count-Min 스케치 world	탈락	상관 0.1~0.4 — 셀 점유율이 높아 충돌로 빈 공간까지 번짐
블록 부동소수점 world	탈락	상관 0.62/0.58 — 밝은 셀이 블록 지수를 올려 어두운 셀 소실
희소 world (점유 셀만 저장)	탈락	4 px에서 희소하지 않음: 이벤트 45% 버림, 태그 포함 격자의 2.6배 비트
로그-극좌표 world	탈락	선형극좌표 상관 0.87 < 8px 격자 0.92, 로그극좌표 0.71, pan 불가
셀별 깊이 지도	탈락	정답 궤적에서 +10%지만 온칩 궤적에선 틀린 방향 대조군이 더 높게 나옴 (추정 오차 흡수)
4 px 월드	탈락	추정 오차 1°에 미세 구조가 묻힘 → 8 px·4비트(면적 2.4배 작음)로
world 예측 부호화 (AER)	보류	−25%지만 센서 측 1.38 Mbit 버퍼 필요
메모리 뱅크를 래치로	탈락	배치 후 시뮬레이션 24% 불일치
α-β 추적기	탈락	UZH에서 오히려 악화 (38.7 vs 32.6 °/s), 교수 데이터 과적합



블록 부동소수점은 0.62/0.58의 평균

시행착오 ③: 병행 설계 라인과 메모리·물리 설계에서 겪은 것들

시도	결과	교훈
클록 게이팅 hold −0.030 ns	라이브러리 ICG 셀(클록 게이트 전용 셀)로 +0.080 ns	CTS(클록 트리 합성)가 래치를 말단으로 보고 AND보다 0.2 ns 일찍 엶
reg2reg hold −7 ps (61경로)	버퍼 삽입 실패 → mux 교체 MX2XL(더 빨라 악화) → CLKMX2X4로 +0.003 ns	밀집 영역에선 새 셀을 못 놓음, 셀 속도는 실측으로 고름
메모리 구현 (SRAM 없음)	FF+클록 게이팅 11.8 μm^2/bit만 레이아웃·추출·게이트 시뮬이 모두 닫힘 (게이팅 없음 15.5, 래치는 배치 후 24% 불일치)	교육용 PDK 제약 안에서 실측으로 고름
풀칩 DRC (전원선 via 스택)	105 → 26 → 10건. 되돌리는 방식이 기존 객체까지 지워 전원 오픈 발생 → 사전 검사 후 한 번만 적용	안 닫히면 이상한 상태에서 측정했는지부터 의심
키프레임(SLAM) 지도	합성 0.43~1.0° vs 현재 0.35~0.40°, 실제 DELTA 지도 정합 0.241 → 0.18~0.20	현재 구조가 이미 암묵적 폐루프라 소급 보정 여지 없음
1024각도 좌표 변환	표(RMCM): DRC 1만+, setup −20.9 ns / 직접 행렬곱: DRC 0, 면적 1/4.6	입력 공간이 크면 표가 지고 배선도 안 풀림
추정기 FF 메모리 단독 P&R	setup −17.7 ns, 면적 합성 584,631 → 1,162,829 μm^2	FF 기반은 한계, SRAM 필요


시행착오 ④: 생체 모방은 실제 데이터로 이긴 3개만 남겼다

생체 모방 아이디어	결과	근거
중심와(fovea) / 이벤트 클러스터링	채택	열 비트맵: 손실 57.6% → 6.9%(동일 합성 트래픽), 결합판 0.47%(UZH 실측)
눈 깜빡임: 유휴 시 코어 클록 차단	채택	출력·메모리 일치, 유휴 전력 −71% (유휴 긴 시험 입력)
행 단위 선택적 활성화 (메모리)	채택	실제 DELTA 활동도 전력 2.52 → 0.87 mW (−65.5%), 면적 −5%
이득 조절(과부하 솎아내기)	기각·정정	합성에서만 이득, 실제 DELTA 프레임에서 이득 없음
추정기 입력 줄이기(ON만/중심 가중/불응기)	기각	정확도 1.5배 이상 악화
미세 안구운동(지터)	기각	부화소 복원 효과 없음
원심성 복사(VOR): 회전 지령을 θ 사전분포로	기각	UZH 23.4° → 8.5°이나 RobotEvt 36.1° → 34.9° (기준 25.3° 미달)
희소 행 할당(해마식 지연 할당)	기각	건드려진 행 UZH 52.9%·RobotEvt 55.5% (기준 50% 이하 미달)
기억 소멸(forgetting)	기각	카운터 감쇠: UZH 23.4° → 23.8°, RobotEvt 36.1° → 36.0° (0.8배 기준 미달)
키프레임(SLAM) 지도	기각	합성·실제 DELTA 모두 이득 없음, 메모리 3.7배

원칙: 합성 장면 이득은 실제 프레임과 사전 기준으로 다시 확인한 뒤에만 채택

−65.5%

행 클록 게이팅 메모리 전력
(실제 DELTA 활동도, 면적 −5%)



Blink 파형: 입력이 끊기면 코어 클록 차단, 새 입력에 다시 켬. 유휴 전력 −71% (유휴 긴 시험 입력 한정)

칩 S와의 관계

칩 S의 8 kbit 뱅크는 이미 클록 게이팅(FF+CG). 13 mW는 활동도 입력이 없는 값이라 절감은 이 실측으로 보강. 실제 DELTA 칩 가동 비율은 3~25%.

용어 풀이: 이 발표에서 쓰는 말들

용어	뜻
이벤트 카메라 (DVS)	밝기가 변한 픽셀만 (주소, 극성)으로 내보내는 센서
AER / group AER	이벤트를 주소로 전달하는 방식. group AER는 한 워드에 최대 16픽셀을 묶음
ECC 정합	영상 두 장을 맞춰 회전각을 구하는 방법 (정답 대용)
피벗 (회전 중심)	카메라가 도는 중심점. 이 위치가 틀리면 지도가 번짐
응집도 (Cocc)	월드 맵이 얼마나 선명하게 쌓였는지의 지표 (높을수록 선명)
월드 메모리 / 월드 맵	회전을 보정한 좌표에 이벤트를 쌓아 만든 지도 (칩 안 메모리)
Morris 로그 카운터	확률적으로 올려 4비트로 큰 수까지 세는 카운터 (LFSR = 난수 발생기)
CORDIC	곱셈기 없이 사인·코사인을 계산하는 회로

용어	뜻
RTL / 기준모델 / bit-exact	회로 설계 코드 / 소프트웨어 정답 모델 / 한 비트도 다르지 않음
P&R · signoff	배치배선 / 제조 직전 최종 타이밍·규칙 검사
setup · hold 여유	신호가 너무 늦지 않고(setup) 너무 빠르지 않은(hold) 시간 여유. 양수면 통과
STA / SDF 게이트 시뮬	계산으로 지연을 검사 / 실제 지연값을 넣은 회로 시뮬레이션
LEC	두 넷리스트가 논리적으로 같음을 증명하는 검사
DRC · antenna	제조 설계 규칙 검사 · 제조 중 전하 손상 규칙 검사
클록 게이팅	안 쓰는 부분의 클록을 꺼서 전력을 줄이는 기법 (ICG = 게이트 전용 셀)
키프레임 / 프리즈	기준이 되는 프레임(각도가 벌어지면 교체) / 다른 녹화의 상수를 그대로 고정

장단점과 한계, 그리고 고려 사항

장점

- 교수 센서 원본(group AER)을 칩이 직접 받음
- 실제 roll 영상에서 0.47° (ECC 대비)
- RTL = 기준모델, 풀칩 signoff·LEC·게이트 시뮬
- 후보 60개를 측정으로 걸러낸 근거

단점·한계

- 8 ns로 후퇴, 느린 코너 시뮬 원인 미규명
- 시차가 강하고 성긴 장면과 UZH 3축에서 정확도 한계
- 전력은 벡터 없는 값, DRC 전원선 10건

고려 사항: 목표 크기·구현으로 확장할 때

- 월드를 1024×1024로 키우면 메모리가 면적을 지배한다 (FF 약 11.8 μm^2/bit). SRAM 매크로가 필요한데 교육용 PDK에는 없다.
- 일반화의 핵심은 녹화별 상수를 데이터에서 구하는 것이다: 자기보정 알고리즘으로 해결(합성 정답 검증, 정수 기준모델 확인).
- 전력은 활동도 입력 기반(VCD) 측정으로 다시 잰다. 클록 여유를 5.5 ns 쪽으로 되돌리려면 느린 코너 시뮬 불일치 원인 규명이 먼저다.