```
library IEEE;
 use IEEE.STD_LOGIC_1164.all;
entity tb_fulladder is -- testbenkentiteter er normalt tomme.
end entity tb_fulladder;
architecture behavioral of tb_fulladder is
  -- en komponent er en entitet definert i en annen fil, og som vi vil bruke.
  -- komponentdeklarasjonen m@ matche entiteten.
  component fulladder is
    port(
      a, b : in std_logic;
      cin : in std_logic;
           : out std_logic;
      cout : out std_logic
    );
 end component;
  -- Tilordning av startverdi ved deklarasjon gj@res med :=
  signal tb_a, tb_b, tb_cin : std_logic := '0';
  -- outputs bor ikke for en startverdi i testbenken, da det kan maskere feil.
  signal tb_s, tb_cout : std_logic;
begin
  -- instansiering:
                     -- Merkelappen DUT betyr @device under test@ som er en av
 DUT: fulladder
mange
                     -- vanlige betegnelser p@ simuleringsobjektet.
  port map(
      => tb_a, -- Mappinger gj@res med =>, til forskjell fra tilordninger som => tb_b, -- bruker <= eller :=
    a
    cin => tb_cin, -- Mappinger kan ses p@ en ren sammenkobling av ledninger
         => tb_s,
                    -- Vi mapper alltid testenhetens porter til testbenkens
    S
signaler
    cout => tb_cout -- Siste informasjon f@r parantes-slutt har ikke ',' eller ';'
  -- I testbenker kan vi ha prosesser uten sensitivitetsliste..
  -- i slike prosesser kan vi angi tid med @wait@ statements, og
  -- vi kan sette signaler flere ganger etter hverandre uten 🛭 gi konflikter.
  -- NB: Prosessen vil trigges om og om igjen om vi ikke hindrer det.
  process
  begin
    wait for 10 ns;
    tb_a <= '1';
    tb_b <= '0';
    tb_cin <= '0';
    wait for 10 ns;
    tb_a <= '1';
    tb b <= '0'
    tb_cin <= '1';
    wait for 10 ns;
    tb_a <= '1';
    tb_b <= '1';
    tb_cin <= '0';
    wait for 10 ns;
    tb_a <= '1';
    tb_b <= '1';
    tb_cin <= '1';
```

```
wait for 10 ns;
tb_a <= '0';
tb_b <= '1';
tb_cin <= '1';
wait for 10 ns;
tb_a <= '0';
tb_b <= '1';
tb_cin <= '0';
wait for 10 ns;
tb_a <= '0';
tb_b <= '0';
tb_b <= '1';
wait for 10 ns;
tb_cin <= '1';
wait for 10 ns;
tb_a <= '0';
tb_cin <= '0';
tb_b <= '0';
tb_b <= '0';
wait for 10 ns;</pre>
report("Ferdig!") severity note;
std.env.stop; -- stopper simuleringen end process;
end architecture behavioral;
```