全国大学生嵌入式芯片与系统设计竞赛
2026 FPGA 创新设计赛道
技术报告

基于 FPGA 的实时图像边缘检测系统

选题方向：易灵思赛题四

硬件平台：VF-Ti60F225 与 AN5640

2026 年 11 月

摘　要

本作品面向摄像头视频的边缘提取与简单几何识别，基于易灵思 Ti60F225 FPGA 和 AN5640 摄像头，构建从 DVP 采集、DDR 帧缓存到 HDMI 输出的完整图像处理系统。系统采用 1280×720 有效图像、RGB565 原图和 8 位灰度数据，使用定点运算、行缓存及并行流水线实现灰度转换、3×3 中值滤波、高斯平滑、Sobel 梯度和阈值二值化，并提供分屏、灰度、滤波、幅值、二值边缘、彩色叠边、形状识别及 Canny 八种显示模式。

在基础链路上，系统完成六项高阶功能：3×3 中值去噪、按键实时阈值调节、DDR 冻结与历史帧浏览对比、完整 Canny、彩色边缘叠加，以及圆、矩形和三角形的多目标识别。中值与高斯共享同一个九邻域窗口并行计算，可在同一冻结原帧上切换观察；Canny 采用高斯、梯度、非极大值抑制、双阈值及全局八邻域滞后连接，依靠 DDR 完成帧级任务。识别结果与其原图绑定发布，在彩图上叠加最多 8 组类别、编号和外接框。

工程重点解决像素上下文对齐、多时钟域控制、历史槽保护和 AXI 写响应完成后再发布结果等问题。开发过程结合独立参考模型、RTL 定向仿真、完整 Efinity 编译和现场功能演示。最终归档工程使用 58414 个 XLR、256 个存储块和 46 个 DSP 块，建立与保持最小裕量分别为 0.218ns 和 0.020ns。实拍展示了同冻结帧滤波、阈值变化、Canny 边缘、方向叠边和 8 目标标框；历史帧操作已获使用验收确认。各项功能形成统一的端侧视觉演示平台，为后续图像分析与交互实验提供了可复用的硬件基础。

关键词：FPGA；Sobel 边缘检测；Canny；DDR 帧缓存；几何识别

目 录

一、作品概述 . . . 1
1.1 功能与特性 . . . 1
1.2 应用领域 . . . 1
1.3 主要技术特点 . . . 1
1.4 主要性能指标 . . . 2
1.5 主要创新点 . . . 2
1.6 设计流程 . . . 2
二、系统组成及功能说明 . . . 2
2.1 整体介绍 . . . 2
2.2 硬件系统介绍 . . . 3
2.2.1 硬件整体介绍 . . . 3
2.2.2 机械与安装 . . . 3
2.2.3 电路模块与关键接口 . . . 4
2.3 软件系统介绍 . . . 4
2.3.1 整体组织与开发验证 . . . 4
2.3.2 灰度转换与九邻域窗口 . . . 4
2.3.3 共享窗口的中值与高斯 . . . 5
2.3.4 Sobel 梯度与阈值 . . . 5
2.3.5 DDR 历史与帧身份保护 . . . 6
2.3.6 完整 Canny 帧任务 . . . 6
2.3.7 彩色叠边与显示增强 . . . 7
2.3.8 SHAPES 几何识别与原图绑定 . . . 7
2.3.9 按键与显示状态 . . . 7
三、完成情况及性能参数 . . . 8
3.1 整体介绍 . . . 8
3.2 工程成果 . . . 8
3.2.1 机械安装成果 . . . 8
3.2.2 电路与接口成果 . . . 8
3.2.3 处理逻辑与界面成果 . . . 8
3.3 特性成果与性能参数 . . . 9
3.3.1 基础处理与要求对应 . . . 9
3.3.2 与赛题表述的对应说明 . . . 10
3.3.3 滤波与冻结原帧对比 . . . 10
3.3.4 阈值交互 . . . 10
3.3.5 DDR 历史操作 . . . 11
3.3.6 Canny 检测 . . . 11
3.3.7 彩色边缘叠加 . . . 13
3.3.8 几何识别 . . . 13
3.3.9 软件验证与完整编译 . . . 13
3.3.10 中值滤波代码与流水线仿真 . . . 15
3.3.11 Sobel 梯度代码与算术仿真 . . . 16
四、总结 . . . 17
4.1 可扩展之处 . . . 17
4.2 心得体会 . . . 17
五、参考文献 . . . 18

一、作品概述

1.1 功能与特性

本作品覆盖赛题四的基础要求及全部六项高阶挑战 [1]。系统通过摄像头采集实时场景，在 FPGA 内完成图像缓存、处理与显示，运行过程无需 PC 承担图像计算。灰度和边缘分屏可同时保留场景细节与主体轮廓；独立的 GRAY、MEDIAN/GAUSS、MAG 和 BINARY 视图用于观察各处理阶段。RGB 模式支持按梯度强度或方向着色，SHAPES 在原彩图上显示类别、编号和外接框，CANNY 显示完整多阶段边缘检测结果。两枚用户按键承担模式、阈值及历史浏览操作，屏幕状态文字显示当前模式、阈值及 LIVE/HOLD 等状态。DDR 支持冻结、历史回放和双帧对比；同一冻结原帧可切换中值与高斯预览，便于比较去噪与细节保留。基础采集、灰度、Sobel、行缓存和 HDMI 输出与六项高阶功能均保留。

1.2 应用领域

本系统适用于图像处理教学、FPGA 流水线实验和简单机器视觉前处理。通过实时调整阈值及同帧切换滤波，可以直观分析噪声、弱边缘和细线之间的取舍；通过分屏及彩色叠边，可以观察图像结构、梯度方向和目标位置。圆、矩形与三角形识别可用于几何靶标演示和规则物体的初步筛选。系统在端侧直接连接摄像头与显示器，便于独立展示，也可作为后续区域测量、目标计数和检测算法的输入平台。实际工程应用仍需根据照明、目标尺度和使用节拍建立专门的标定与测试集。

1.3 主要技术特点

其一，采用整数灰度、比较交换排序及移位加权，避免在像素主路径引入浮点运算和开方；中值与高斯复用同一窗口，控制标志和 RGB 上下文随数据同步传递。其二，将连续视频读写与帧级算法任务分开组织，通过历史槽和算法输入保护维持帧身份，完整 Canny 及 SHAPES 结果在写回完成后统一发布。其三，模式与阈值跨时钟域采用请求应答传递，在图像帧边界采用配置，降低半帧参数变化的影响。其四，识别使用可综合的连通分量与轮廓几何判断，以固定资源完成多目标分类和标框；PC 参考模型只参与开发验证，不进入实际视频运行链路。

1.4 主要性能指标

项目	设计或编译值
有效图像 / 格式	1280×720；RGB565 / 8 位灰度
系统 / 像素时钟	96MHz / 74.4MHz
历史与显示	32 个物理历史槽；8 种模式
识别输出上限	8 个目标
资源使用	XLR 58414；存储块 256；DSP 46
最小建立 / 保持裕量	+0.218ns / +0.020ns

表 1 主要参数，资源与时序取自完整布局布线报告

1.5 主要创新点

（1）在已有采集与 Sobel 基线上构建统一多模式平台，采用共享窗口并行中值/高斯和同冻结帧预览，增强算法对照的可解释性。（2）以帧身份、输入保护与写响应屏障组织 DDR 历史和帧级算法，保证结果与原图对应。（3）把强度/方向彩边和多目标几何元数据叠加整合到同一显示链路，兼顾功能展示与开发验证。

1.6 设计流程

先梳理开源基线的摄像头、灰度、窗口、Sobel 和 HDMI 通路，再按小模块增加滤波、交互、历史、Canny、叠边及识别。每个阶段以独立参考和 RTL 仿真检查功能，使用 Efinity 完成综合、布局布线及比特流生成，最后通过上板操作与现场实拍检查实际表现，并将精确输入、报告和反馈分别归档。

二、系统组成及功能说明

2.1 整体介绍

系统由图像采集、DDR 存储、像素流水线、帧级任务和显示交互五个部分组成。摄像头输出的 DVP 字节流先打包为 RGB565，经过跨域缓存写入 DDR。显示侧读取选定原帧，在像素时钟域完成普通图像处理；Canny 与 SHAPES 在系统时钟域读取受保护原帧，计算后将结果及元数据发布给显示侧。图 1 给出数据关系，算法流程与实际视频演示相互对应。

普通像素处理追求连续吞吐，帧级任务则允许因 DDR 等待和轮廓复杂度产生不同耗时。两者共用显示与原图存储，但不要求每次显示扫描都启动一项新任务。这样既能保持基本视频显示，又能实现需要全帧状态的全局连接和几何分析。




图 1 系统数据流：01～03 采集存储，04A/04B 并行处理，05～06 统一显示；虚线为参数控制

2.2 硬件系统介绍

2.2.1 硬件整体介绍

硬件使用 VF-Ti60F225 开发板、AN5640 DVP 摄像头、板载 DDR 存储和 HDMI 显示器。开发板核心为易灵思 Titanium 系列 Ti60F225，工程工具为 Efinity 2024.2.294.4.15。硬件连接及电气约束沿用开发板 HDK 的对应接口设计 [2, 3]。摄像头通过 I²C 寄存器表配置分辨率、格式及图像方向；实际数据由 DVP 采样进入 FPGA，摄像头驱动时钟不等同于其输出像素时钟。

系统时钟为 96MHz，显示像素时钟为 74.4MHz，摄像头驱动时钟为 16MHz。显示行总周期 1650、场总行数 750，设计扫描率为 74.4MHz÷(1650×750)≈60.12Hz；这对应赛题的显示时序指标，不等于采集更新率或 Canny 任务完成率。采集、系统和显示三个时钟域分别使用相应复位与同步路径。开发使用 JTAG 配置，正常演示在 FPGA 上独立进行；PC 仅承担配置、测试与资料记录。

2.2.2 机械与安装

作品采用现成开发板及摄像头模块，没有另行设计专用机械机构或 PCB。演示时固定摄像头与靶图相对位置，整理电源、DVP 和 HDMI 连线，减少移动、对焦变化对同帧比较的影响。板卡、摄像头和线缆位置见第三部分实拍全景。

2.2.3 电路模块与关键接口

模块	关键信号或数据	时钟与作用
摄像头接口	8 位 DVP、PCLK、HREF、VSYNC	采集时钟域；按行和帧边界打包 16 位像素。
DDR 用户端	AXI 地址、128 位数据、读写响应	系统域；连续视频与帧任务共用存储。
显示处理	RGB565、valid、SOP、EOP	74.4MHz 域；使控制标志与像素同步。
参数控制	11 位阈值、3 位模式、历史状态	96MHz 发起；跨域后在帧边界采用。
识别元数据	目标数、类别及各目标坐标	与对应结果原图绑定，供显示框与文字使用。

表 2 关键模块接口与时钟关系

跨域数据不能仅依赖信号位宽相同。像素流通过异步 FIFO 传递，多位配置由源端保持稳定，配合请求翻转和目的端确认整体接收；算法在 SOP 处保存本帧配置，避免一帧前后使用不同阈值。RGB 上下文通过与处理延迟匹配的 FIFO 随行传递，使叠边位置和原图像素一致。

2.3 软件系统介绍

2.3.1 整体组织与开发验证

本作品的运行逻辑以 Verilog RTL 实现，没有独立 CPU 应用程序或云端推理服务。工程按采集、存储、滤波、边缘、识别和控制模块分层，顶层完成时钟、复位、DDR 端口与显示通路接线。开发侧 Python 及 OpenCV 用于生成测试图、计算独立参考和检查输出，既有开源基线与厂商 IP 保留来源；新增功能围绕真实接口逐步接入。图像梯度和轮廓特征的基本方法见文献 [4]；参考计算仅用于开发验证，不进入板端运行链路。

验证区分三个层次：RTL 仿真检查数据和协议，Efinity 编译检查资源及约束下的时序，现场操作检查真实摄像头与显示效果。采用同一输入时，独立参考必须匹配 RTL 的位扩展、截断、边界复制及严格/非严格阈值条件，否则即使视觉相近也不能说明逐像素一致。

各模块以下述算法与事务顺序组织；算法省略寄存器级握手，行号不表示时钟周期。

2.3.2 灰度转换与九邻域窗口

RGB565 扩展到 8 位通道后，以整数系数计算灰度：

$$Y = \left\lfloor \frac{306R + 601G + 117B}{1024} \right\rfloor . \tag{1}$$

系数和为 1024，除法由高位截取实现。窗口保存前两行数据并进行横向移位，形成以当前输出位置为中心的 3×3 邻域。越界坐标复制最近边界像素，配合帧尾补齐，保持整幅 1280×720 输出，而不是裁去四周。valid、SOP 和 EOP 与算术延迟一同推进。

2.3.3 共享窗口的中值与高斯

3×3 中值对九个 8 位像素排序，取第五小值：

$$Y_{\text{med}} = \text{median}\{p_{11}, p_{12}, \ldots, p_{33}\}. \tag{2}$$

实现采用九相奇偶比较交换网络，以 2、2、2、2、1 相位组成五级寄存。在同一窗口上，并行计算高斯结果：

$$Y_{\text{g}} = \left\lfloor \frac{1}{16} \left(\begin{bmatrix} 1 & 2 & 1 \\ 2 & 4 & 2 \\ 1 & 2 & 1 \end{bmatrix} * P \right) \right\rfloor . \tag{3}$$

式中“$*$”表示核与九邻域对应元素乘积求和。高斯支路使用加法和移位，并补齐到与中值相同的五级算术延迟。因此切换预览选择的是同一原图的两种滤波结果，不是先中值再高斯串联。中值更适合抑制孤立异常点，高斯有利于平滑局部变化；细线和弱边缘的保留需结合具体目标观察。

2.3.4 Sobel 梯度与阈值

以邻域从左上到右下记为 p_{11} 至 p_{33}，计算：

$$G_x = (p_{13} + 2p_{23} + p_{33}) - (p_{11} + 2p_{21} + p_{31}), \tag{4}$$

$$G_y = (p_{31} + 2p_{32} + p_{33}) - (p_{11} + 2p_{12} + p_{13}), \tag{5}$$

$$M = |G_x| + |G_y|. \tag{6}$$

单方向梯度采用 11 位有符号数，幅值采用 11 位无符号数。L1 近似避免平方和开方，系数 2 由移位实现。普通边缘使用严格比较 $M > q(T)$；SPLIT、BINARY 和 RGB 的主要边缘显示还采用方向非极大值抑制以减小厚边，MAG 保留幅值观察用途。

当前按键阈值范围 0～800，初值 160，步长 16。OSD 显示用户刻度 T，内部比较值 $q(T)$ 采用分段整数映射，例如 $q(32) = 48$、$q(160) = 160$、$q(320) = 240$。这使低阈值附近兼顾抑噪和弱边缘，高阈值范围保持可调性；不能把屏幕 T 值直接当作未经映射的梯度数值。

算法 1　像素窗口、滤波与边缘判定

01 输入：RGB565 流、valid/SOP/EOP、模式与用户阈值 T。
02 在 SOP 锁存本帧配置；valid 时扩展 RGB 并按式 (1) 计算灰度。
03 更新两行缓存与列移位；边界复制后形成九邻域 P。
04 并行计算 median(P) 和 Gaussian(P)；两支路延迟匹配。
05 滤波预览按选择输出；边缘主路默认选高斯并生成梯度窗口。
06 计算 G_x, G_y 及 $M = |G_x| + |G_y|$；对应模式执行方向 NMS。
07 令 edge$\leftarrow M > q(T)$；按模式输出幅值、二值或 RGB 叠边。
08 控制标志与 RGB 上下文同步延迟，送显示时序模块。

2.3.5 DDR 历史与帧身份保护

一帧 RGB565 图像含 921600 个像素、1843200 字节。历史区设置 32 个物理槽，每槽 4MiB；只有完整写入及响应确认后才发布该帧。目录保存槽位、有效状态和生成身份，区分同一个地址被循环复用后的新内容。进入 HOLD、PLAY 或 COMP 后，采集在帧边界停止，用户可浏览较早/较新的帧，自动回放或比较两帧。

显示正在读取的槽位与算法固定的输入槽位受到保护，写指针绕开这些槽。帧级任务获得输入使用权后才读取，在输入读取结束后释放；结果使用独立的三个缓冲槽组织当前显示、最新完成和正在写入的内容。AXI 写地址、数据与响应分属独立通道，最终 W 拍被接收后仍需等待成功 B 响应，再发布完成状态 [5]。这种顺序防止半帧或尚未落定的结果进入显示。

算法 2　历史原帧保护与结果提交

01 LIVE 采集时选择未被显示或算法占用的写槽。
02 写满一帧且全部 AXI 写响应成功后，发布槽号及生成身份。
03 进入 HOLD/PLAY/COMP 时，在帧边界停止新采集。
04 按历史年龄选原帧；算法取得使用权后固定输入槽与配置。
05 执行帧任务；在输入读取结束后释放输入槽保护。
06 结果写入独立缓冲；若写响应错误，则不发布新结果。
07 等待最终成功 B 响应，提交结果、原帧身份及识别元数据。
08 显示端在帧边界采用完整结果，回收不再使用的结果槽。

2.3.6 完整 Canny 帧任务

依据 Canny 的平滑、梯度、细化、双阈值和连通性框架 [6]，工程将流式前端与全局连接分开实现。前端先对孤立异常中心像素作八邻域范围钳位，偏离邻域极值超过 24 时钳到相应端点，再进行 3×3 高斯、Sobel 梯度、四方向量化及 NMS。NMS 中心值须大于前向邻点且不小于后向邻点，减少平台梯度重复保留。

双阈值将非零 NMS 结果分为背景、弱候选和强种子，当前低阈值为映射后高阈值的一半。标签写入 DDR 并完成响应后，全局八邻域引擎从强种子出发，通过队列传播接受与其连通的弱候选，直到队列耗尽；没有强连接来源的弱边被舍弃。图 2 给出完整帧任务顺序。该连接过程有数据反馈，耗时随边缘分布与访存等待变化，不能等同于固定拍数的纯流式算子。




图 2 Canny 完整任务：固定输入 → 前端分类 → 全局连接 → 结果写回 → 发布显示

算法 3　Canny 全局八邻域滞后连接

01 输入：异常点钳位、高斯、梯度及 NMS 所得幅值图 N。
02 设高阈值 $H = q(T)$，低阈值 $L = \lfloor H/2 \rfloor$。
03 仅对 $N > 0$ 分类：$N \geq H$ 为强种子，$N \geq L$ 为弱候选。
04 写入标签图并等待响应完成；以强种子初始化传播队列。
05 队列非空时弹出位置 p，检查图像范围内八邻点 n。
06 若 n 为未接受弱候选，则先标记接受，再压入队列。
07 队列耗尽后，仅输出强种子及与其连通的已接受候选。
08 写回二值结果，经过算法 2 的提交屏障后供显示使用。

2.3.7　彩色叠边与显示增强

RGB S 按边缘幅值分为青、绿、黄、红四级，边界为 192、384 和 576；RGB D 按照梯度量化方向，把竖直、斜向、水平和另一斜向轮廓分别映射为红、黄、青和品红。保留非边缘处原 RGB 像素，以颜色解释强度或方向。显示用的 3×3 彩边增强提高线条可见度，它属于显示表达，不改变 Sobel 或 Canny 的判定定义。

2.3.8　SHAPES 几何识别与原图绑定

连通区域及边界描述是二值图形分析的常用方法 [7]。本设计的 SHAPES 复用帧任务读取原图，在高斯与梯度后采用独立灵敏度上限 $\min(T, 64)$ 形成连续边缘，不使用普通显示支路的 NMS 细边作为识别输入。连通分量模块聚合等价标签、外接范围和逐行左右轮廓，再依据圆的轮廓残差、矩形的边界拟合以及三边几何与连续性判断分类。分段拟合扩展了部分旋转矩形和三角形的适用范围，但并非任意物体识别。

实现采用有界存储：最多 128 个原始标签、18 组轮廓记录存储、16 个中间候选，最终输出最多 8 个对象。繁杂边缘导致容量或时限异常时清除该次结果，避免残留框被误认为当前识别。结果元数据与对应 RGB 原图一同发布；显示 SHAPES 时仅在彩图上绘制类别、编号和框线，不增加旧版的整条彩色轮廓。识别分析繁忙时可跳过新输入，因而“最多 8 目标”是输出容量，不等于每次显示扫描都重新识别。

算法 4　有界几何识别与原图绑定

01 固定原 RGB 帧，灰度/高斯/梯度后以 $\min(T, 64)$ 生成强边。
02 扫描强边，建立连通分量，合并等价标签与外接范围。
03 为有效分量收集逐行左右轮廓，形成有界几何记录。
04 计算圆轮廓残差、矩形拟合及三边连续性等特征。
05 按几何判据筛选类别，保留最多 16 个候选、输出最多 8 个。
06 若容量或时限异常，清除本次元数据，避免沿用旧框。
07 将类别/编号/框坐标与同一原 RGB 帧一同提交。
08 显示端在原彩图绘制框与文字；不依赖 PC 在线计算。


2.3.9　按键与显示状态

两键先消抖，再在释放时判定手势，避免组合键同时触发阈值变化。双键短按循环八种图像模式，双键长按循环 LIVE、HOLD、PLAY、COMP；历史状态下单键短按选择新旧帧。滤波模式下单键长按选择 MEDIAN/GAUSS，RGB 模式下单键长按选择强度色/方向色。显示文字与实际采用的模式和阈值对应，便于现场观察与复核。


三、完成情况及性能参数

3.1 整体介绍

系统实物包括摄像头、FPGA 开发板、HDMI 显示器及供电/连接线缆。图 3 给出系统正向和斜向实拍全景；可同时看到采集目标、板卡及输出画面，形成从真实场景到显示结果的对应关系。



（a）正向全景：瓶身与分屏结果



（b）斜向全景：板卡与几何靶图

图 3 系统实物与连接关系

3.2 工程成果

3.2.1 机械安装成果

各硬件模块在实验台上固定连接，摄像头对准靶图或真实物体，显示器用于直接观察处理结果。没有自研机械结构，因此本项成果是完整系统的组装和演示布置，不另列机械加工指标。

3.2.2 电路与接口成果

摄像头、开发板、DDR 与 HDMI 链路已在完整工程中连接使用，板卡与摄像头连接见图 4。输入、显示和算法任务通过统一存储组织，演示时可在不重新配置 FPGA 的情况下切换处理功能。

3.2.3 处理逻辑与界面成果

工程形成可编辑 RTL、约束、生成 IP、完整编译报告及比特流。相较于已运行基线，新增共享中值/高斯、阈值与历史交互、完整 Canny、彩色叠边和多目标识别，并统一组织帧身份、跨域传递及结果发布。图 5 展示 SPLIT：左侧为完整场景灰度，右侧为对应边缘，棋盘、文字与斜边具有明确对应关系。

八种模式使用同一套交互入口。图像处理中 GRAY 观察灰度，MEDIAN/GAUSS 观察去噪，MAG 观察梯度幅值，BINARY 观察阈值判定；RGB 保留彩色背景，SHAPES 显示识




图 4 摄像头、FPGA 开发板与 HDMI 连接实物




图 5 SPLIT T0064 LIVE，文字与边缘方向对应

别信息，CANNY 展示帧级检测。模式切换的状态文字直接覆盖在显示画面上，能够把实拍画面与其实际处理方式联系起来。

3.3 特性成果与性能参数

3.3.1 基础处理与要求对应

依据赛题原文第 12～15 页，表 3 将五项基础要求和六项高阶挑战对应到具体实现及验证位置。功能覆盖结论结合源码、开发验证、实拍结果和操作验收；其中历史帧功能已由使用者明确确认完成良好，实拍中的 HOLD 状态提供冻结原帧的直接展示。

要求	实现与成果
基础 1：摄像头采集	DVP 输入 1280×720，高于 640×480 要求；异步 FIFO 和 DDR 分离采集与显示（2.2 节、图 3）。
基础 2：灰度转换	整数系数加权、截取高位除以 1024，无通用除法器（式 1）。
基础 3：Sobel	两行缓存、3×3 窗口、G_x/G_y 与 L1 幅值、参数阈值（式 4～6、算法 1）。
基础 4：HDMI 显示	1280×720 输出、灰度/边缘分屏及彩图叠边；显示节拍单独说明（图 5、图 10）。
基础 5：成果验证	完整 RTL、约束、编译归档；棋盘、文字与几何靶图实拍（3.2～3.3 节）。
高阶 1：中值去噪	九像素排序与五级流水线，同 HOLD B00 滤波对照；边缘主路默认高斯，见本节对应说明。
高阶 2：阈值调节	消抖按键、0～800 寄存器、步长 16；多档效果见图 8。
高阶 3：DDR 缓存	厂商 DDR IP；采集—存储—读取—处理，冻结/回放/对比（算法 2）。
高阶 4：Canny	高斯、梯度、NMS、双阈值及全局八邻域连接（算法 3、图 9）。
高阶 5：彩色叠边	原 RGB 背景上叠加强度色/方向色，RGB 上下文对齐（图 10）。
高阶 6：目标识别	基于轮廓几何识别圆、矩形及三角形，最多 8 组编号框（算法 4、图 11～12）。

表 3 基础要求及六项高阶功能完成对应

3.3.2 与赛题表述的对应说明

赛题强调行缓存和流水线，并提出中值位于灰度与边缘之间。本工程实现了共享窗口的中值/高斯预处理及独立中值预览；当前 SPLIT、BINARY 和 RGB 边缘主路默认采用高斯，故不以中值预览图证明“中值串接 Sobel”的现场效果。中值模块、排序网络及同帧对照均保留，以实际路由说明实现范围。赛题示例的 220MHz 与“零延迟”为设计提示，本作品以 96MHz 系统域和 74.4MHz 像素域的编译结果为准；行缓存、DDR 与完整 Canny 均有真实延迟。


3.3.3 滤波与冻结原帧对比

图 6 与图 7 分别展示两组冻结帧滤波实验。每一组均先冻结 B00，再切换滤波，状态条保留同一个 B 号；手机机位有轻微变化，但所选处理原帧保持不变。高斯组观察条纹及斜边，中值组观察噪点。两组来自不同冻结会话，不把它们拼成三种算法对同一原帧的定量比较。


中值组可观察到孤立噪点减弱，高斯组呈现邻域平滑。两类滤波均可能影响细节，因此本作品保留独立预览，并用同冻结原帧减少输入变化的干扰。纸面标注的线宽是靶图说明，未结合光学标定，不能据此直接给出系统可分辨的最小物理尺寸。

3.3.4 阈值交互

图 8 选取同场景 LIVE 下的四个用户刻度。降低阈值后弱边缘逐步出现；极低阈值也保留大量背景响应，说明交互调节存在实际必要性。图中 T 值是用户刻度，内部采用第二部分所述映射；本组为连续现场操作，不当作同一冻结帧的像素差分实验。




（a）GRAY HOLD B00




（b）GAUSS HOLD B00

图 6 同一冻结原帧的高斯预览对照，相同输入、相同显示区域



（a）GRAY HOLD B00



（b）MEDIAN HOLD B00


图 7 同一冻结原帧的中值预览对照，相同输入、相同显示区域

3.3.5 DDR 历史操作

历史功能包含冻结、逐帧选择、自动回放和双帧对比，已通过使用者操作验收。冻结后仍可切换处理视图，便于在原图不变时比较滤波和边缘结果。上述两组 HOLD B00 图展示了这一使用方式；历史回放和槽位切换的完成结论依据操作验收反馈，而不是从同一 B00 画面推导。相较于把静止画面当“实时结果”，这种组织能够明确区分原帧、历史年龄和当前处理方式。

3.3.6 Canny 检测

图 9 显示 CANNY T0128 LIVE，弱边靶图的主轮廓与多条线段可见。完整 Canny 路径的全局连接由标签和队列实现，图像结果是完整任务写回后的显示内容。本组实验中 BINARY 与 CANNY 采用的阈值并不相同，因此这里展示功能结果，不以照片计算两种算法的精度提升比例。



（a）T0336



（b）T0144



（c）T0048



（d）T0000

图 8 BINARY 模式下的多档阈值演示





图 9 CANNY T0128 LIVE 的弱边靶图实拍

3.3.7 彩色边缘叠加

图 10 分别展示强度色与方向色。强度色用不同颜色提示保留边缘的幅值层次，方向色随目标边缘朝向改变；原彩色背景仍可见。旋转方向靶图的现场演示中，边缘颜色随朝向变化。




（a）RGB S T0032　　（b）RGB D T0048

图 10 梯度强度与方向的彩色叠边展示

3.3.8 几何识别

单目标实验覆盖矩形、圆及三角形的外接框显示，图 11 给出对应实拍。多目标场景见图 12，同屏可见 8 个圆/矩形目标及其编号、类别和外接框，包含实心与空心目标。该结果说明模块能够在所展示场景下输出多个几何对象。



（a）矩形　　（b）圆　　（c）三角形

图 11 单目标外接框实拍

3.3.9 软件验证与完整编译

最终工程以 2026 年 10 月 31 日去水平镜像发布的 118 项精确输入为准；与 SHAPES 彩图处理回归版本逐文件比较，117 项相同，仅摄像头寄存器配置文件发生变化。表 4 列出对应处理源码已有的定向验证，作为算法和协议依据，并非本次写报告时重新运行的仿真。相机配置的定向检查另覆盖寄存器表及 I²C 控制器模拟 ACK 下的实际写入顺序。




图 12 SHAPES 下的 8 个圆/矩形目标与编号框

定向验证	覆盖与结果
SHAPES 三帧作业	三角、双目标、空帧，共 230400 像素；RGB 写回与输入一致，元数据及完成屏障通过。
全模式显示	11 帧共 225280 有效像素，覆盖原图、滤波、边缘及颜色样式切换。
720p RGB 显示	921600 有效输出像素；可比较图像区域零差，OSD 覆盖区另行检查。
Canny 共享作业	13 作业、26624 输出像素，与对应独立灰度/结果参考零差。
相机配置	两曝光配置各 256 索引检查；模拟 ACK 解码 254 笔实际 I²C 写入通过。

表 4 已有定向回归与相机配置检查摘要

完整 Efinity 流程的 map、interface、pnr 和 pgm 阶段通过，布局布线报告结果见表 5。XLR 利用率约 96.08%，片上存储块已全部使用，DSP 利用率为 28.75%；后续功能扩展应优先考虑存储复用和数据组织。原时钟关系的建立、保持检查通过，所核原始路径裕量非负。

指标	使用 / 容量或裕量	来源
XLR	58414 / 60800	最终 route 报告
Memory Blocks	256 / 256	最终 route 报告
DSP Blocks	46 / 160	最终 route 报告
最小建立裕量 WNS	+0.218ns	最终时序检查
最小保持裕量 WHS	+0.020ns	最终时序检查

表 5 完整编译的资源与时序结果

本报告分别说明采集更新、算法完成与显示扫描，给出已核实的时钟、资源和时序。板端 FPS 及端到端延时尚需连续计数或外部同步测量。

3.3.10　中值滤波代码与流水线仿真

图 13 为 Efinity 代码编辑器中的九输入比较交换网络。相邻数据按奇偶位置交替比较，九轮排序按“2 + 2 + 2 + 2 + 1”分为五级寄存；输出取排序后的第五个像素。截图保留源文件行号，对应 `median9_pipeline.v` 第 13～36 行。

```
13  generate for(phase=1;phase<=9;phase=phase+1) begin: sort_phase
14    wire [71:0] exchanged;
15    for(lane=0;lane<9;lane=lane+1) begin: compare_lane
16      if((lane%2)==((phase-1)%2) && lane<8) begin: low
17        wire [7:0] a=phase_data[phase-1][71-lane*8 -: 8];
18        wire [7:0] b=phase_data[phase-1][71-(lane+1)*8 -: 8];
19        assign exchanged[71-lane*8 -: 8]=(a<=b)?a:b;
20      end else if(lane>0 && ((lane-1)%2)==((phase-1)%2)) begin: high
21        wire [7:0] a=phase_data[phase-1][71-(lane-1)*8 -: 8];
22        wire [7:0] b=phase_data[phase-1][71-lane*8 -: 8];
23        assign exchanged[71-lane*8 -: 8]=(a>=b)?a:b;
24      end else begin: unpaired
25        assign exchanged[71-lane*8 -: 8]=phase_data[phase-1][71-lane*8 -: 8];
26      end
27    end
28    if(phase%2==0 || phase==9) begin: registered_phase
29      reg [71:0] data_reg;
30      always @(posedge clk or negedge rst_n)
31        if(!rst_n) data_reg<=0; else data_reg<=exchanged;
32      assign phase_data[phase]=data_reg;
33    end else begin: combinational_phase
34      assign phase_data[phase]=exchanged;
35    end
36  end endgenerate
```

图 13 Efinity 中的中值滤波排序网络与流水寄存实现

图 14 为同一归档 RTL 的 Icarus Verilog 仿真波形，在 GTKWave 中查看。`v/s/e` 对应输入有效、帧首和帧尾，`ov/os/oe` 为输出控制，`d` 为中值输出（十六进制）。首个窗口在 50ns 送入，首个有效结果在 95ns 上升沿后出现；控制与数据经过五级流水同步输出。




图 14 中值滤波复位、帧首及五级流水输出波形

本次补图重跑既有自检用例，仅增加波形导出，不改刺激或判定逻辑。用例覆盖 512 种二值窗口及随机窗口、有效信号间隔，共检查 2227 个有效输出，错误数为 0；此项验证中值核及控制对齐，高斯支路另由既有回归覆盖。

3.3.11 Sobel 梯度代码与算术仿真

图 15 展示 sobel_gradient3x3.v 第 15～43 行。先以移位相加形成左右、上下加权和，再作有符号差分；第三个算术级输出两个梯度与绝对值之和。有效信号、帧边界及中心像素采用相同深度延迟，便于后续阈值判断与彩色叠加。

```
15  reg [9:0] left_sum,right_sum,top_sum,bottom_sum;
16  reg signed [10:0] gx,gy;
17  wire [10:0] abs_x=gx[10] ? -gx : gx;
18  wire [10:0] abs_y=gy[10] ? -gy : gy;
19  reg [2:0] valid_pipe,sop_pipe,eop_pipe;
20  reg [23:0] center_pipe;
21  assign source_valid=valid_pipe[2];
22  assign source_sop=sop_pipe[2];
23  assign source_eop=eop_pipe[2];
24  assign source_center=center_pipe[23:16];
25  always @(posedge clk or negedge rst_n) begin
26    if(!rst_n) begin
27      left_sum<=0;right_sum<=0;top_sum<=0;bottom_sum<=0;
28      gx<=0;gy<=0;source_gx<=0;source_gy<=0;source_magnitude<=0;
29      valid_pipe<=0;sop_pipe<=0;eop_pipe<=0;center_pipe<=0;
30    end else begin
31      left_sum<={2'b00,p11}+{1'b0,p21,1'b0}+{2'b00,p31};
32      right_sum<={2'b00,p13}+{1'b0,p23,1'b0}+{2'b00,p33};
33      top_sum<={2'b00,p11}+{1'b0,p12,1'b0}+{2'b00,p13};
34      bottom_sum<={2'b00,p31}+{1'b0,p32,1'b0}+{2'b00,p33};
35      gx<=$signed({1'b0,right_sum})-$signed({1'b0,left_sum});
36      gy<=$signed({1'b0,bottom_sum})-$signed({1'b0,top_sum});
37      source_gx<=gx;source_gy<=gy;source_magnitude<=abs_x+abs_y;
38      valid_pipe<={valid_pipe[1:0],sink_valid};
39      sop_pipe<={sop_pipe[1:0],sink_sop && sink_valid};
40      eop_pipe<={eop_pipe[1:0],sink_eop && sink_valid};
41      center_pipe<={center_pipe[15:0],p22};
42    end
43  end
```

图 15 Efinity 中的 Sobel 差分、L1 幅值与同步延迟代码




图 16 Sobel 梯度、L1 幅值和有效间隔传递波形（总线以十六进制显示）

图 16 中输入有效信号 v 含间隔，输出 ov 保留对应间隔。100ns 附近可见 gx=0FF、gy=0FF、mag=1FE，即 $255+255=510$。独立整数参考逐项检查有符号梯度、幅值、中心像素和帧边界。512 种二值窗口与随机窗口合计 3072 个，全部比较通过。

四、总结

4.1 可扩展之处

下一步可在保留现有模式的基础上，围绕共享窗口、上下文缓存和帧任务访存继续减少片上存储占用。识别模块可增加更完善的轮廓容量管理与困难样本测试，扩展不同尺度、旋转角度和复杂背景的适用范围。性能测量可引入连续帧计数、任务完成计数及外部触发，分别量化采集、处理和显示节拍；色彩、曝光和照明可建立独立标定流程。上述改进应以相同输入、明确版本和实际测量为依据，再决定是否引入更复杂的算法。

4.2 心得体会

本作品从已经运行的采集、Sobel 与 HDMI 基线出发，逐步形成包含六项高阶功能的统一系统。开发中最直接的体会是：图像算法公式相对简洁，但把公式放到连续视频系统中，还必须保证像素、同步信号、RGB 上下文和参数属于同一位置、同一帧。一个加法流水级、窗口边界补齐或 FIFO 读写条件的变化，都可能影响后级画面，而问题未必出在算法公式本身。

中值与高斯的实现使我们进一步理解了资源复用与对照实验的关系。把两种算法安排在同一九邻域窗口上并匹配输出延迟，既减少了重复行缓存，也使冻结原帧上的切换具有明确含义。现场观察可以直观比较噪点和细节，但要说明某项处理是否优于另一项，仍需控制输入、阈值、ROI 和显示比例，而不能只挑选外观更清楚的两张照片。

DDR 历史与完整 Canny 带来的难点主要在任务组织。原帧需要稳定保存，全局连接需要标签和队列，结果又要与正在显示的帧分开。为此，系统把槽位有效性、生成身份、输入保护和写响应完成条件作为同一设计的一部分。历史功能的操作验收也表明，数据组织不仅影响内部正确性，还决定了用户能否顺畅地冻结、回看和比较图像。

在识别部分，连通分量和轮廓几何判断能够以固定资源完成规则目标分类，但其容量与适用范围需要主动说明。合成参考、RTL 仿真和实拍演示各有作用：参考用于明确数学与边界定义，仿真用于检查像素及协议，编译用于检查实现约束，实拍用于判断摄像头和显示器组成的完整系统。将这几类结果分别记录，有助于避免把某一层面的通过误当作全部问题都已解决。

最终，我们不仅完成了功能集成，也形成了能够回溯输入、模块、报告和现场表现的开发方法。对后续工作而言，这种可复核的过程与稳定保留现有功能同样重要。

五、参考文献

[1] 全国大学生嵌入式芯片与系统设计竞赛组委会，易灵思. 2026 FPGA 创新设计赛道选题指南：赛题四 基于 FPGA 的实时图像边缘检测系统 [Z]. 2026.

[2] 深圳市奥唯思科技有限公司. VF-Ti60F225 FPGA 开发板用户手册 [Z]. VF-Ti60F225 HDK V2.1 收录版.

[3] Efinix. Titanium documentation：Ti60 与 Efinity 设计资料 [EB/OL]. [2026-11-02]. https://www.efinixinc.com/support/docs.php?p=i.

[4] SZELISKI R. Computer Vision: Algorithms and Applications[M]. 2nd ed. Cham: Springer, 2022. DOI: 10.1007/978-3-030-34372-9.

[5] Arm. AMBA AXI and ACE Protocol Specification：ARM IHI 0022H.c[S/OL]. [2026-11-02]. https://support.arm.com/documentation/ihi0022/hc/.

[6] CANNY J. A computational approach to edge detection[J]. IEEE Transactions on Pattern Analysis and Machine Intelligence, 1986, PAMI-8(6): 679–698. DOI: 10.1109/TPAMI.1986.4767851.

[7] SUZUKI S, ABE K. Topological structural analysis of digitized binary images by border following[J]. Computer Vision, Graphics, and Image Processing, 1985, 30(1): 32–46. DOI: 10.1016/0734-189X(85)90016-7.