

EFM8 Busy Bee 产品系列 EFM8BB1 数据表



EFM8BB1 是 Busy Bee 系列的 MCU, 是一款小封装且功能全面的多 用途 8-位微控制器。

此产品以小封装集成了先进的模拟和通信外围设备,是空间受限应用的理想选择。 EFM8BB1 系列采用高效的 8051 内核、增强的脉冲宽度调制和精密模拟, 也是嵌入式应用 的最佳选择。


EFM8BB1 应用包括以下功能:

- 电动机控制
- 消费类电子设备
- 传感器控制器

- 医疗器件
- 照明系统
- I/0 端口扩展器

主要功能

- 最多 18 组多功能 5 V 容限 I/O 引脚
- 一个 12 位 AD 转换器 (ADC)
- 两个低电流模拟比较器
- 集成式温度传感器
- 3-通道增强 PWM / PCA
- 四个 16-位定时器
- UART、SPI 和 SMBus/I2C
- 便于引脚映射的优先级交叉开关



1. 功能列表

EFM8BB1 突出功能如下所列。

- 内核:
 - 流水线式 CIP-51 内核
 - 与标准 8051 指令集完全兼容
 - 70% 指令的执行时间为 1-2 系统时钟周期
 - 25 MHz 最高工作频率
- 内存:
 - 最高 8 kB 闪存,可在系统内对固件重新编程。
 - 最高 512 字节 RAM(包括 256 字节标准 8051 RAM 和 256 字节片上 XRAM)
- 电源:
 - 用于 CPU 核心电压的内部 LDO 稳压器
 - 加电复位电路和掉电检测器
- I/0: 最多共 18 组多功能 I/0 引脚:
 - 偏压下所有引脚耐受 5 V 电压
 - 用于外围路由的灵活的外围设备交叉开关
 - 5 mA 源电流, 12.5 mA 吸收器允许直接驱动 LED
- 时钟源:
 - 内部 24.5 MHz 振荡器, 精度 ±2%
 - 内部 80 kHz 低频振荡器
 - 外部 CMOS 时钟选项

- 定时器/计数器和 PWM:
 - 3 通道可编程计数器阵列 (PCA), 支持 PWM、捕获/比较和频率输出模式
 - 4 个 16 位通用计时器
 - 独立的看门狗定时器,由低频振荡器设定时钟频率
- 通信和数字外围设备:
 - UART
 - SPITM 主 / 从
 - SMBusTM/I2CTM 主 / 从
 - 16 位 CRC 单元, 支持 256 字节边界内闪存自动 CRC
- 模拟:
 - 12 位 AD 转换器 (ADC)
 - 2 个可调参考的低电流模拟比较器
- 片上非侵入式调试
 - 全内存和寄存器检查
 - 四个硬件断点、单步执行
- 预装 UART 引导程序
- -40 至 85 ℃ 温度范围
- 单电源 2.2 至 3.6 V
- QSOP24、SOIC16 和 QFN20 封装

借助芯片上加电复位、电源电压监控器、监视程序定时器和时钟振荡器,EFM8BB1 设备成为真正独立的系统单芯片解决方案。闪存是可编程内部电路,提供非易失性数据存储以及支持固件的现场升级。片上调试接口(C2)允许使用安装在最终应用中的生产 MCU 进行非侵入式(不使用片上资源)、全速、内部电路调试。此调试逻辑支持检查和修改存储器与寄存器、设置断点、单步执行以及运行和停止命令。进行调试时,所有模拟和数字外围设备的功能都得到充分发挥。各设备的指定运行电压是 2.2 到 3.6 V,符合 AEC-Q100 标准,有 20针 QFN、16 针 SOIC 或 24 针 QSOP 封装。所有封装选项均符合无铅和 RoHS 要求。

2. 订购信息




Figure 2.1. EFM8BB1 部件编号

所有 EFM8BB1 产品系列都具备以下功能:

- 运行频率高达 25 MHz 的 CIP-51 核心
- 两种内部振荡器(24.5 MHz 和 80 kHz)
- SMBus / 12C
- SPI
- UART
- 3 通道可编程计数器阵列(PWM、时钟生成、捕获/比较)
- 4 个 16 位定时器
- 2 个模拟比较器
- 12 位 AD 转换器,配有集成多路复用器、电压参考和温度传感器
- 16 位 CRC 元件
- 符合 AEC-Q100
- 预装 UART 引导程序

除了这些功能之外,EFM8BB1 系列中的各元件随产品系列不同具有不同的功能集。产品选择指南列出了各系列元件的可用功能。

Table 2.1. 产品选择指南

Ordering Part Number	Flash Memory (kB)	RAM (Bytes)	Digital Port I/Os (Total)	ADCO Channels	Comparator O Inputs	Comparator 1 Inputs	Pb-free (RoHS Compliant)	Temperature Range	Package
EFM8BB10F8G-A-QS0P24	8	512	18	16	8	8	Yes	-40 to +85	QSOP24
EFM8BB10F8G-A-QFN20	8	512	16	15	8	7	Yes	-40 to +85	QFN20
EFM8BB10F8G-A-S01C16	8	512	13	12	6	6	Yes	-40 to +85	S01C16

Ordering Part Number	Flash Memory (kB)	RAM (Bytes)	Digital Port I/Os (Total)	ADCO Channels	Comparator O Inputs	Comparator 1 Inputs	Pb-free (RoHS Gompliant)	Temperature Range	Package
EFM8BB10F4G-A-QFN20	4	512	16	15	8	7	Yes	-40 to +85	QFN20
EFM8BB10F2G-A-QFN20	2	256	16	15	8	7	Yes	-40 to +85	QFN20

3. 系统概述

3.1 简介




Figure 3.1. EFM8BB1 方框图详情

3.2 电源

所有内部电路由 VDD 供电引脚供电。外部 I/O 引脚由 VIO 电源电压供电(或设备上无独立 VIO 连接的 VDD),大多数内部电路由片上 LDO 调节器供电。根据需要启用/禁用各个外围设备可以控制设备功耗。每个模拟外设在不使用时都可以禁用,从而置于低功耗模式。在不使用数字外围设备(如定时器或串行总线)时时钟被关闭且消耗很少的电量。

Table 3.1. 电源模式

Power Mode	Details	Mode Entry	Wake-Up Sources
Normal	Core and all peripherals clocked and fully operational	_	_
Idle	Core halted All peripherals clocked and fully operational Code resumes execution on wake event	Set IDLE bit in PCONO	Any interrupt
Shutdown	All internal power nets shut downPins retain stateExit on pin or power-on reset	1. Set STOPCF bit in REGOCN 2. Set STOP bit in PCONO	• RSTb pin reset • Power-on reset

3.3 1/0

数字和模拟资源可以通过设备的多功能 I/O 引脚来实现外部调用。端口引脚 PO.0-P1.7 可以被定义为通用 I/O (GPIO),通过交叉开关或专用信道被分配至其中一个内部数字资源,或者被分配至模拟功能。端口 引脚 P2.0 和 P2.1 可被用作 GPIO。此外,C2 接口数据信号(C2D)可与 P2.0 共享。

- 最高 18 个多功能 1/0 引脚,支持数字和模拟功能。
- 数字外围设备分配的灵活的优先交叉开关译码器。
- 各端口配有两个驱动强度设置
- 配有专用中断向量(INTO 和 INT1)的两个直接引脚中断源。
- 配有共用中断向量(端口匹配)的最多 16 个直接引脚中断源。

3.4 时钟

CPU 核心和外围设备子系统可以按照内部和外部振荡器资源来设定时钟。默认情况下,系统时钟运行的情况为: 24.5 MHz 振荡器 8 分频。

- 为核心和外围设备提供时钟。
- 24.5 MHz 内部振荡器 (LPOSCO), 随电源和温度变化, 精度为 ±2%。
- 80 kH 低频振荡器 (LFOSCO)。
- 外部 CMOS 时钟输入 (EXTCLK)。
- 时钟分频器具有八个设置, 可实现灵活的时钟调整: 将所选的时钟源分频为: 1、2、4、8、16、32、64 或 128。

3.5 定时器/计数器和 PWM

可编程计数器阵列(PCAO)

可编程计数器阵列 (PCA) 提供增强的定时器和 PWM 功能的多个信道,与标准计数器/定时器相比,它需要较少的 CPU 干预。PCA 的各信 道由一个专用的 16 位计数器/定时器和一个 16 位捕获/比较模块组成。计数器/定时器由具有灵活的外部和内部时钟选项的可编程时基 驱动。每个捕获/比较模块可配置为在五种模式中的一种模式下独立运行:边沿触发捕获、软件定时器、高速输出、频率输出、或脉宽调 制(PWM)输出。每个捕获/比较模块有其自己的关联 I/O 线(CEXn), 这些线在启用时通过交叉开关连接到端口 I/O。

- 16 位时基
- 可编程时钟分频器和时钟源选择
- 最多 三个 个独立配置的信道
- 8、9、10、11 和 16 位 PWM 模式(中心或沿对准操作)
- 输出极性控制
- 输出频率模式
- 捕获上升沿、下降沿或任何沿
- 比较任意波形生成函数
- 软件定时器(内部比较)模式
- 可以接收 比较器 0 的硬件"停用"信号

定时器(定时器 0、定时器 1、定时器 2 和定时器 3)

设备中包含几个计数器/定时器: 两个是 16 位计数器/定时器与标准 8051 中的计数器/定时器兼容, 另外两个是 16 位自动重新加载定 时器,可用于定时外围设备或作为通用定时器使用。这些定时器可以用于测量时间间隔、对外部事件计数或生成周期性中断请求。定时器 0 和定时器 1 几乎完全相同,有四种主要工作模式。其他定时器都提供带有自动重新加载和捕获功能的 16 位和分割 8 位定时器功能。

定时器 0 和定时器 1 包括以下功能:

- 标准 8051 定时器,支持向后兼容固件和硬件。
- 时钟源包括 SYSCLK, SYSCLK 12、4 或 48 分频或外部时钟 8 分频或外部引脚分频。
- 8 位自动重新加载计数器/定时器模式
- 13 位计数器/定时器模式
- 16 位计数器/定时器模式
- 双 8 位计数器/定时器模式(定时器 0)

定时器 2 和定时器 3 是包括以下功能的 16 位定时器:

- 时钟源包括 SYSCLK, SYSCLK 12 分频或外部时钟 8 分频。
- 16 位自动重新加载定时器模式
- 双 8 位自动重新加载定时器模式
- 外部引脚捕获(定时器 2)
- LF0SC0 捕获(定时器 3)

监视程序定时器 (WDTO)

设备包括独立于低频振荡器之外运行的可编程监视程序定时器(WDT)。WDT 溢出将使 MCU 复位。为了避免复位,WDT 必须在溢出之前由 应用软件重启。如果系统遇到软件或硬件故障阻止软件重启 WDT,则 WDT 溢出并复位。复位之后,WDT 自动开启并以默认最大时间间隔 来运行。WDT 可以按需由系统软件禁用或锁定以避免意外禁用。锁定后,在下一次系统复位之前将不能禁用 WDT。RST 引脚的状态不受此 复位的影响。

监视程序定时器具有如下功能:

- 可编程超时间隔
- 从低频振荡器运行
- 锁定功能在系统复位之前阻止任何修改

3.6 通信和其他数字外围设备

通用异步接收器/发射器(UARTO)

UARTO 是一个异步、全双工串口,它提供标准 8051 UART 的模式 1 和 3。增强的波特率支持允许各种时钟源来生成标准波特率。接收数据缓冲机制允许 UARTO 在软件尚未读取前一个数据字节的情况下开始接收第二个输入数据字节。

UART 模块提供以下功能:

- 异步发射和接收
- 波特率高达 SYSCLK/2 (发射) 或 SYSCLK/8 (接收)
- 8- 或 9 位数据
- 自动启动和停止发生

串行外围设备接口(SPIO)

串行外围设备接口(SPI)模块可以访问灵活的全双工同步串行总线。SPI 可作为主设备或从属设备在 3-线或 4-线模式下运行,支持单个 SPI 总线上的多个主设备或从属设备。从选择(NSS)信号可被配置为输入,以在从模式中选择 SPI,或在多主环境中禁用主模式操作,以避免多个主设备试图同时进行数据传输时发生 SPI 总线冲突。NSS 可以被配置为固件控制的片选输出(在主模式),或被禁用以减少所需引脚的数量。在主模式中,可以用其它通用端口 I/O 引脚选择多个从设备。

SPI 模块包括以下功能:

- 支持 3 线或 4 线主或从模式运行。
- 所支持的外部时钟频率在主模式下高达 SYSCLK / 2 和在从模式下为 SYSCLK / 10。
- 支持四种时钟相位和极性选项。
- 8 位专用时钟的时钟频率发生器。
- 支持同一数据线上的多主模式。

系统管理总线 / 12C (SMB0)

SMBus I/O 接口是一个二线的双向串行总线。SMBus 完全符合系统管理总线规范 1.1 版,并与 I²C 串行总线兼容。

SMBus 模块包括以下功能:

- 标准(最高 100 kbps)和快速(400 kbps)传输速度。
- 支持主、从和多主模式。
- 多主模式的硬件同步和仲裁。
- 时钟低延长(时钟拉伸)以连接到较快的主模式。
- 硬件支持 7 位从模式和一般调用地址识别。
- 固件支持 10 位从地址解码。
- 能够阻止所有从状态。
- 可编程数据建立/保持时间。

16 位 CRC (CRCO)

循环冗余校验(CRC)模块使用 16 位多项式执行 CRC。CRCO 接受 8 位数据流并将 16 位结果存入内部寄存器中。除了使用 CRC 模块对数据进行操作外,硬件也可以对设备的闪存内容自动执行 CRC。

CRC 模块可以为闪存验证和通信协议进行硬件计算。CRC 模块支持标准 CCITT-16 16 位多项式 (0x1021), 包括以下功能:

- 支持 CCITT-16 多项式
- 字节级位序颠倒
- 对一个或多个 256-字节块上的闪存内容自动执行 CRC
- 初始种子选择为 0x0000 或 0xFFFF

3.7 模拟

12 位 AD 转换器 (ADCO)

ADC 是一款逐次逼近寄存器(SAR)ADC, 具有 12、10 和 8 位模式,集成了跟踪保持电路和可编程窗口检测器。该 ADC 可完全在软件控制下通过几个寄存器来配置。ADC 可通过使用模拟多路复用器配置,以测量各种不同信号。ADC 的电压参考可在内部和外部参考源之间选择。

- 高达 16 的外部输入。
- 单端 12 位和 10 位模式。
- 支持 12 位模式下每秒 200 ksps 样本的输出更新速率或 10 位模式下每秒 800 ksps 样本的输出更新速率。
- 在低功耗模式下运行时具有较低的转换速度。
- 异步硬件转换触发器,可以在软件、外部 I/O 和内部定时器来源之间选择。
- 输出数据窗口比较器允许自动范围检查。
- 支持突发模式,各转换启动触发器生成一组累计数据并具有可编程的加电稳定和跟踪时间。
- 支持转换完成和窗口比较中断。
- 灵活的输出数据格式。
- 包括内部双电平(1.65 V 和 2.4 V)的快速稳定参考和支持外部参考和信号接地。
- 集成温度传感器。

低电流比较器(CMPO、CMP1)

模拟比较器用于比较两种模拟输入的电压,其中数字输出显示两者之中较高的输入电压。至设备 I/0 引脚的外部输入连接以及内部连接可通过正负输入端上彼此独立的多路复用器来启用。滞后、响应时间和电流消耗可以根据应用的具体需要进行编程。

比较器模块包括下列功能:

- 高达 8 外部正输入。
- 高达 8 外部负输入。
- 其他输入选项:
 - 内部连接到 LDO 输出。
 - 直接连接到 GND。
- 同步和异步输出可以通过交叉开关被路由至引脚。
- 可编程滞后位于 0 和 ±20 mV 之间
- 可编程响应时间。
- 在上升沿、下降沿或这两者中都可以生成中断。

3.8 复位源

复位电路允许很容易地将控制器置于一个预定义的缺省状态。在进入此复位状态时,将发生以下过程:

- 执行核心停止程序。
- 如果位复位不是仅使用加电复位,模块寄存器被初始化为指定的复位值。
- 外部端口引脚被置于已知状态。
- 中断和定时器被禁用。

如果位复位不是仅使用加电复位,则所有寄存器都被复位为寄存器说明中备注的预定义值。在复位期间 RAM 的内容不受影响;之前存储的数据在断电之前保持不变。端口 I/0 锁存器在开路漏极模式下复位为 1。在复位期间和复位之后弱上拉启用。对于电源监视器和加电复位,RSTb 引脚被驱动为低电平,直到设备退出复位状态。在退出复位状态时,程序计数器(PC)被复位,并且系统时钟默认为内部振荡器。监视程序定时器被启用,从位置 0x0000 开始程序执行。

设备上的复位源包括以下功能:

- 加电复位
- 外部复位引脚
- 比较器复位
- 软件触发复位
- 电源监控器复位(监控器 VDD 电源)
- 监视程序定时器复位
- 时钟丢失检测器复位
- 闪存错误复位

3.9 调试

EFM8BB1 设备包括一个片上 Silicon Labs 2 线(C2)调试接口,支持闪存编程和使用安装在终端应用中的生产件进行系统内调试。C2 接口使用一个时钟信号(C2CK)和一个双向 C2 数据信号(C2D)在设备和主机系统之间传输信息。有关 C2 协议的详细信息,请参见 C2 接口规范。

3.10 引导装载程序

所有设备都配备预编程的 UART 引导装载程序。此引导程序驻留在闪存中,不需要时可以擦除。

4. 电气规格

4.1 电气特性

各表中的所有电气参数都适用于 中所列的条件, Table 4.1 建议的工作条件 on page 10 除非另有说明。

Table 4.1. 建议的工作条件

Parameter	Symbol	Test Condition	Min	Тур	Max	Unit	
Operating Supply Voltage on VDD	V _{DD}		2. 2	_	3. 6	V	
System Clock Frequency	f _{SYSCLK}		0	_	25	MHz	
Operating Ambient Temperature	T _A		- 40	_	85	° C	
All voltages with respect to GND							

Table 4.2. 功耗

Parameter	Symbol	Test Condition	Min	Тур	Max	Unit
Digital Core Supply Current						•
Normal Mode—Full speed with	I _{DD}	F _{SYSCLK} = 24.5 MHz ²	_	4. 45	4. 85	mA
code executing from flash		F _{SYSCLK} = 1.53 MHz ²	_	915	1150	μ A
		$F_{SYSCLK} = 80 \text{ kHz}^3$, $T_A = 25 ^{\circ} \text{ C}$	_	250	290	μ A
		F _{SYSCLK} = 80 kHz ³	_	250	380	μ A
Idle Mode—Core halted with peripherals running	I _{DD}	$F_{SYSCLK} = 24.5 \text{ MHz}^2$	_	2. 05	2. 3	mA
		$F_{SYSCLK} = 1.53 \text{ MHz}^2$	_	550	700	μ A
		$F_{SYSCLK} = 80 \text{ kHz}^3$, $T_A = 25 ^{\circ} \text{ C}$	_	125	130	μ A
		F _{SYSCLK} = 80 kHz ³	_	125	200	μ A
Stop Mode—Core halted and all	I _{DD}	T _A = 25 ° C	_	105	120	μ A
clocks stopped, Internal LDO On, Supply monitor off.		$T_A = -40$ to +85 $^{\circ}$ C	_	105	170	μ A
Shutdown Mode—Core halted and all clocks stopped, Internal LDO Off, Supply monitor off.	I _{DD}		_	0. 2	_	μ A
Analog Peripheral Supply Current	:s					
High-Frequency Oscillator	I _{HFOSC}	Operating at 24.5 MHz,	_	155	_	μΑ
		T _A = 25 ° C				
Low-Frequency Oscillator	I _{LFOSC}	Operating at 80 kHz,	_	3. 5	_	μΑ
		T _A = 25 ° C				

Parameter	Symbol	Test Condition	Min	Тур	Max	Unit
ADCO Always-on ⁴	I _{ADC}	800 ksps, 10-bit conversions or	_	845	1200	μΑ
		200 ksps, 12-bit conversions				
		Normal bias settings				
		V _{DD} = 3.0 V				
		250 ksps, 10-bit conversions or	_	425	580	μА
		62.5 ksps 12-bit conversions				
		Low power bias settings				
		$V_{DD} = 3.0 V$				
ADCO Burst Mode, 10-bit single	I _{ADC}	200 ksps, V _{DD} = 3.0 V		370	_	μΑ
conversions, external reference		100 ksps, V _{DD} = 3.0 V		185	_	μΑ
		10 ksps, V _{DD} = 3.0 V	_	19	_	μΑ
ADCO Burst Mode, 10-bit single	I _{ADC}	200 ksps, V _{DD} = 3.0 V	_	490	_	μΑ
conversions, internal reference, Low power bias settings		100 ksps, V _{DD} = 3.0 V	_	245	_	μΑ
		10 ksps, V _{DD} = 3.0 V	_	23	_	μΑ
ADCO Burst Mode, 12-bit single	I _{ADC}	100 ksps, V _{DD} = 3.0 V	_	530	_	μΑ
conversions, external reference		50 ksps, V _{DD} = 3.0 V	_	265	_	μΑ
		10 ksps, V _{DD} = 3.0 V	_	53	_	μΑ
ADCO Burst Mode, 12-bit single		100 ksps, V _{DD} = 3.0 V,	_	950	_	μΑ
conversions, internal reference		Normal bias				
		50 ksps, V _{DD} = 3.0 V,	_	420	_	μΑ
		Low power bias				
		10 ksps, V _{DD} = 3.0 V,	_	85	_	μΑ
		Low power bias				
Internal ADCO Reference, Al-	I _{VREFFS}	Normal Power Mode	_	680	790	μА
ways-on ⁵		Low Power Mode	_	160	210	μА
Temperature Sensor	ITSENSE		_	75	120	μΑ
Comparator 0 (CMPO),	I _{CMP}	CPMD = 11	_	0. 5	_	μА
Comparator 1 (CMP1)		CPMD = 10		3	_	μΑ
		CPMD = 01		10	_	μΑ
	1	CPMD = 00	_	25	_	μΑ
Voltage Supply Monitor (VMONO)	I _{VMON}		_	15	20	μΑ

Parameter	Symbol	Test Condition	Min	Тур	Max	Unit

- 1. Currents are additive. For example, where I_{DD} is specified and the mode is not mutually exclusive, enabling the functions increases supply current by the specified amount.
- 2. Includes supply current from internal regulator, supply monitor, and High Frequency Oscillator.
- 3. Includes supply current from internal regulator, supply monitor, and Low Frequency Oscillator.
- 4. ADCO always-on power excludes internal reference supply current.
- 5. The internal reference is enabled as-needed when operating the ADC in burst mode to save power.

Table 4.3. 复位和电源监控器

Parameter	Symbol	Test Condition	Min	Тур	Max	Unit
V _{DD} Supply Monitor Threshold	V _{VDDM}		1. 85 ¹	1. 95	2. 1	V
Power-On Reset (POR) Threshold	V _{POR}	Rising Voltage on V _{DD}	_	1.4	_	V
		Falling Voltage on V _{DD}	0. 75	_	1. 36	V
V _{DD} Ramp Time	t _{RMP}	Time to $V_{DD} \ge 2.2 \text{ V}$	10	_	_	με
Reset Delay from POR	t _{POR}	Relative to $V_{DD} \ge V_{POR}$	3	10	31	ms
Reset Delay from non-POR source	t _{RST}	Time between release of reset source and code execution	_	39	_	μs
RST Low Time to Generate Reset	t _{RSTL}		15	_	_	με
Missing Clock Detector Response Time (final rising edge to reset)	t _{MCD}	F _{SYSCLK} > 1 MHz	_	0. 625	1. 2	ms
Missing Clock Detector Trigger Frequency	F _{MCD}		_	7. 5	13. 5	kHz
V _{DD} Supply Monitor Turn-On Time	t _{MON}		_	2	_	μs

Table 4.4. 闪存

Parameter	Symbol	Test Condition	Min	Тур	Max	Units
Write Time ^{1 , 2}	t _{WRITE}	One Byte,	19	20	21	μs
		F _{SYSCLK} = 24.5 MHz				
Erase Time ^{1 , 2}	t _{ERASE}	One Page,	5. 2	5. 35	5. 5	ms
		F _{SYSCLK} = 24.5 MHz				
V _{DD} Voltage During Programming ³	V _{PROG}		2. 2	_	3. 6	V
Endurance (Write/Erase Cycles)	N _{WE}		20k	100k	_	Cycles

^{1.} MCU core, digital logic, flash memory, and RAM operation is guaranteed down to the minimum VDD Supply Monitor Threshold.

	Parameter	Svmbol	Test Condition	Min	Тур	Max	Units
- 1		-,	1000 00000				

- 1. Does not include sequencing time before and after the write/erase operation, which may be multiple SYSCLK cycles.
- 2. The internal High-Frequency Oscillator has a programmable output frequency using the HFOOCAL register, which is factory programmed to 24.5 MHz. If user firmware adjusts the oscillator speed, it must be between 22 and 25 MHz during any flash write or erase operation. It is recommended to write the HFOOCAL register back to its reset value when writing or erasing flash.
- 3. Flash can be safely programmed at any voltage above the supply monitor threshold (V_{VDDM}) .
- 4. Data Retention Information is published in the Quarterly Quality and Reliability Report.

Table 4.5. 内部振荡器

Parameter	Symbol	Test Condition	Min	Тур	Max	Unit				
High Frequency Oscillator O (24.5 MHz)										
Oscillator Frequency	f _{HF0SC0}	Full Temperature and Supply Range	24	24. 5	25	MHz				
Power Supply Sensitivity	PSS _{HF0SC0}	T _A = 25 ° C	_	0. 5	_	%/V				
Temperature Sensitivity	TS _{HF0SC0}	V _{DD} = 3.0 V	_	40	_	ppm/° C				
Low Frequency Oscillator (80	kHz)									
Oscillator Frequency	f _{LF0SC}	Full Temperature and Supply Range	75	80	85	kHz				
Power Supply Sensitivity	PSS _{LF0SC}	T _A = 25 ° C	_	0. 05	_	%/V				
Temperature Sensitivity	TS _{LF0SC}	V _{DD} = 3.0 V	_	65	_	ppm/° C				

Table 4.6. 外部时钟输入

Parameter	Symbol	Test Condition	Min	Тур	Max	Unit
External Input CMOS Clock	f _{CMOS}		0	_	25	MHz
Frequency (at EXTCLK pin)						
External Input CMOS Clock High Time	t _{CMOSH}		18	_	_	ns
External Input CMOS Clock Low Time	t _{CMOSL}		18	_	_	ns

Table 4.7. ADC

Parameter	Symbol	bol Test Condition		Тур	Max	Unit
Resolution	N _{bits}	12 Bit Mode	12			Bits
		10 Bit Mode		10		Bits
Throughput Rate	f _S	12 Bit Mode	_	_	200	ksps
(High Speed Mode)		10 Bit Mode	_	_	800	ksps
Throughput Rate	f _S	12 Bit Mode	_	_	62. 5	ksps
(Low Power Mode)		10 Bit Mode	_	_	250	ksps

Parameter	Symbol	Test Condition	Min	Тур	Max	Unit
Tracking Time	t _{TRK}	High Speed Mode	230	_	_	ns
		Low Power Mode	450	_	_	ns
Power-On Time	t _{PWR}		1. 2	_	_	με
SAR Clock Frequency	f _{SAR}	High Speed Mode,	_	_	6. 25	MHz
		Reference is 2.4 V internal				
		High Speed Mode,	_	_	12. 5	MHz
		Reference is not 2.4 V internal				
		Low Power Mode	_	_	4	MHz
Conversion Time	t _{CNV}	10-Bit Conversion,		1. 1		μs
		SAR Clock = 12.25 MHz,				
		System Clock = 24.5 MHz.				
Sample/Hold Capacitor	C _{SAR}	Gain = 1	_	5	_	pF
		Gain = 0.5	_	2. 5	_	pF
Input Pin Capacitance	CIN		_	20	_	pF
Input Mux Impedance	R _{MUX}		_	550	_	Ω
Voltage Reference Range	V _{REF}		1	_	V _{DD}	V
Input Voltage Range*	VIN	Gain = 1	0	_	V _{REF}	V
		Gain = 0.5	0	_	2xV _{REF}	V
Power Supply Rejection Ratio	PSRR _{ADC}		_	70	_	dB
DC Performance						
Integral Nonlinearity	INL	12 Bit Mode	_	±1	±2.3	LSB
		10 Bit Mode	_	±0.2	±0.6	LSB
Differential Nonlinearity	DNL	12 Bit Mode	- 1	±0.7	1. 9	LSB
(Guaranteed Monotonic)		10 Bit Mode	_	±0.2	±0.6	LSB
Offset Error	E _{OFF}	12 Bit Mode, VREF = 1.65 V	- 3	0	3	LSB
		10 Bit Mode, VREF = 1.65 V	- 2	0	2	LSB
Offset Temperature Coefficient	TC _{OFF}		_	0. 004	_	LSB/° C
Slope Error	E _M	12 Bit Mode	_	±0.02	±0.1	%
		10 Bit Mode	_	±0.06	±0.24	%
Dynamic Performance 10 kHz Sine	Wave Input	1dB below full scale, Max through	nput, using	AGND pin		
Signal-to-Noise	SNR	12 Bit Mode	61	66	_	dB
		10 Bit Mode	53	60	_	dB
Signal-to-Noise Plus Distortion	SNDR	12 Bit Mode	61	66	_	dB
		10 Bit Mode	53	60	_	dB
Total Harmonic Distortion (Up	THD	12 Bit Mode	_	71	_	dB
to 5th Harmonic)		10 Bit Mode	_	70	_	dB

Parameter	Symbol	Test Condition	Min	Тур	Max	Unit
Spurious-Free Dynamic Range	SFDR	12 Bit Mode	_	- 79	_	dB
		10 Bit Mode	_	- 74	_	dB

Table 4.8. 参考电压

Parameter	Symbol	Test Condition	Min	Тур	Max	Unit			
Internal Fast Settling Reference									
Output Voltage	V _{REFFS}	1.65 V Setting	1. 62	1. 65	1. 68	٧			
(Full Temperature and Supply Range)		2.4 V Setting, V _{DD} ≥ 2.6 V	2. 35	2. 4	2. 45	V			
Temperature Coefficient	TC _{REFFS}		_	50	_	ppm/° C			
Turn-on Time	t _{REFFS}		_	_	1.5	μs			
Power Supply Rejection	PSRR _{REFFS}		_	400	_	ppm/V			
External Reference									
Input Current	I _{EXTREF}	Sample Rate = 800 ksps; VREF = 3.0 V	_	5	_	μА			

Table 4.9. 温度传感器

Parameter	Symbol	Test Condition	Min	Тур	Max	Unit
Offset	V _{0FF}	T _A = 0 ° C	_	757	_	mV
Offset Error ¹	E _{0FF}	T _A = 0 ° C	_	17	_	mV
Slope	М		_	2. 85	_	mV/° C
Slope Error ¹	E _M		_	70	_	μV/° C
Linearity			_	0. 5	_	° C
Turn-on Time			_	1.8	_	μs

Table 4.10. 比较器

Parameter	Symbol	Test Condition	Min	Тур	Max	Unit
Response Time, CPMD = 00	t _{RESPO}	+100 mV Differential	_	100	_	ns
(Highest Speed)		-100 mV Differential	_	150	_	ns
Response Time, CPMD = 11 (Low -	t _{RESP3}	+100 mV Differential	_	1. 5	_	μs
est Power)		-100 mV Differential	_	3. 5	_	μs

^{1.} Absolute input pin voltage is limited by the $\ensuremath{V_{DD}}$ supply.

^{1.} Represents one standard deviation from the mean.

Parameter	Symbol	Test Condition	Min	Тур	Max	Unit
Positive Hysterisis	HYS _{CP+}	CPHYP = 00	_	0. 4	_	mV
Mode 0 (CPMD = 00)		CPHYP = 01	_	8	_	mV
		CPHYP = 10	_	16	_	mV
		CPHYP = 11	_	32	_	mV
Negative Hysterisis	HYS _{CP} -	CPHYN = 00	_	-0. 4	_	mV
Mode 0 (CPMD = 00)		CPHYN = 01	_	- 8	_	mV
		CPHYN = 10	_	- 16	_	mV
		CPHYN = 11	_	- 32	_	mV
Positive Hysterisis	HYS _{CP+}	CPHYP = 00	_	0. 5	_	mV
Mode 1 (CPMD = 01)		CPHYP = 01	_	6	_	mV
		CPHYP = 10	_	12	_	mV
		CPHYP = 11	_	24	_	mV
Negative Hysterisis	HYS _{CP} -	CPHYN = 00	_	-0.5	_	mV
Mode 1 (CPMD = 01)		CPHYN = 01	_	- 6	_	mV
		CPHYN = 10	_	- 12	_	mV
		CPHYN = 11	_	- 24	_	mV
Positive Hysterisis	HYS _{CP+}	CPHYP = 00	_	0. 7	_	mV
Mode 2 (CPMD = 10)		CPHYP = 01	_	4. 5	_	mV
		CPHYP = 10	_	9	_	mV
		CPHYP = 11		18	_	mV
Negative Hysterisis	HYS _{CP} -	CPHYN = 00	_	-0.6	_	mV
Mode 2 (CPMD = 10)		CPHYN = 01	_	- 4. 5	_	mV
		CPHYN = 10	_	- 9	_	mV
		CPHYN = 11	_	- 18	_	mV
Positive Hysteresis	HYS _{CP+}	CPHYP = 00	_	1.5	_	mV
Mode 3 (CPMD = 11)		CPHYP = 01	_	4	_	mV
		CPHYP = 10	_	8	_	mV
		CPHYP = 11	_	16	_	mV
Negative Hysteresis	HYS _{CP} -	CPHYN = 00	_	-1.5	_	mV
Mode 3 (CPMD = 11)		CPHYN = 01	_	- 4	_	mV
		CPHYN = 10	_	- 8	_	mV
		CPHYN = 11	_	- 16	_	mV
Input Range (CP+ or CP-)	VIN		-0. 25	_	V _{DD} +0. 25	٧
Input Pin Capacitance	C _{CP}		_	7. 5	_	pF
Common-Mode Rejection Ratio	CMRR _{CP}		_	70	_	dB
Power Supply Rejection Ratio	PSRR _{CP}		_	72	_	dB
Input Offset Voltage	V _{OFF}	T _A = 25 ° C	-10	0	10	mV

Parameter	Symbol	Test Condition	Min	Тур	Max	Unit
Input Offset Tempco	TC _{OFF}		_	3. 5	_	μV/° C

Table 4.11. 端口 I/0

Parameter	Symbol	Test Condition	Min	Тур	Max	Unit
Output High Voltage (Low Drive)	V _{OH}	I _{OH} = -1 mA	V _{DD} - 0.7	_	_	٧
Output High Voltage (High Drive)	V _{OH}	I _{OH} = -3 mA	V _{DD} - 0.7	_	_	V
Output Low Voltage (Low Drive)	V _{OL}	I _{OL} = 1.4 mA	_	_	0. 6	V
Output Low Voltage (High Drive)	V _{OL}	I _{OL} = 8.5 mA	_	_	0. 6	٧
Output Low Voltage (High Drive)	V _{OL}	I _{OL} = 10 mA	_	0. 25	0. 33	٧
		-10 ° C ≤ T_A ≤ 60 ° C				
		V _{DD} = 3.0 V				
		Guaranteed by characterization				
Output Low Voltage (High Drive)	V _{OL}	I _{OL} = 10 mA	_	0. 23	0. 31	٧
		-10 ° C ≤ T_A ≤ 60 ° C				
		V _{DD} = 3.6 V				
		Guaranteed by characterization				
Input High Voltage	VIH		V _{DD} - 0.6	_	_	٧
Input Low Voltage	VIL		_		0. 6	٧
Pin Capacitance	C ₁₀		_	7	_	pF
Weak Pull-Up Current	I _{PU}	V _{DD} = 3.6	- 30	- 20	- 10	μΑ
$(V_{IN} = 0 V)$						
Input Leakage (Pullups off or Analog)	I _{LK}	GND < V _{IN} < V _{DD}	- 1. 1	_	1.1	μА
Input Leakage Current with V _{IN} above V _{DD}	I _{LK}	$V_{DD} < V_{1N} < V_{DD}$ +2. 0 V	0	5	150	μА

4.2 热状态

Table 4.12. 热状态

Parameter	Symbo I	Test Condition	Min	Тур	Max	Unit
Thermal Resistance*	Ө ЈА	SOIC-16 Packages		70	_	° C/W
		QFN-20 Packages	_	60	_	° C/W
		QSOP-24 Packages	_	65	_	° C/W

Note:

1. Thermal resistance assumes a multi-layer PCB with any exposed pad soldered to a PCB pad.

4.3 绝对最大额定值

超过 中所列的应力值 Table 4.13 绝对最大额定值 on page 18 可能会永久损坏设备。这仅为应力额定值,不表示在此值之下或在此规范的操作列表中标明的额定值之上的任何其他条件下可以对设备进行功能性操作。长期在最大额定值条件下工作可影响设备的可靠性。有关质量参数和可靠性数据的更多信息,请参阅以下网址上的《质量和可靠性监视报告》: http://www.silabs.com/support/quality/pages/default.aspx.

Table 4.13. 绝对最大额定值

Parameter	Symbol	Test Condition	Min	Max	Unit					
Ambient Temperature Under Bias	T _{BIAS}		- 55	125	° C					
Storage Temperature	T _{STG}		- 65	150	° C					
Voltage on VDD	V _{DD}		GND - 0. 3	4. 2	V					
Voltage on I/O pins or RST	VIN	V _{DD} ≥ 3.3 V	GND - 0. 3	5. 8	V					
		V < 3.3 V	GND - 0. 3	V _{DD} +2. 5	V					
Total Current Sunk into Supply Pin	I _{VDD}		_	400	mA DD					
Total Current Sourced out of Ground Pin	I _{GND}		400	_	mA					
Current Sourced or Sunk by Any I/O Pin or RSTb	110		-100	100	mA					
Operating Junction Temperature	TJ		- 40	105	° C					
Exposure to maximum rating condition	ns for exte	Exposure to maximum rating conditions for extended periods may affect device reliability.								

4.4 典型性能曲线




Figure 4.1. 使用 HF0SC0 时常见的工作电流




Figure 4.2. 使用 LFOSC 时常见的工作电流




Figure 4.3. 突发模式下常见的 ADCO 和内部参考电流




Figure 4.4. 正常(总是打开)模式下常见的 ADCO 电流




Figure 4.5. 常见 V_{OH} 曲线




Figure 4.6. 常见 V_{0L} 曲线

5. 典型连接图

5.1 电源

Figure 5.1 电源连接图 on page 23 是 EFM8BB1 设备电源引脚的典型连接图。

1 μF and 0.1 μF bypass capacitors required for the power pins placed as close to the pins as possible.




Figure 5.1. 电源连接图

5.2 其他连接

其他元件或连接可能需要满足系统级要求。应用说明 AN203: "8 位 MCU 印刷电路板设计说明"中对这些连接进行了详细说明。应用说明位于 Silicon Labs 网站上(www.silabs.com/8bit-appnotes).

6. 引脚定义

6.1 EFM8BB1x-QS0P24 引脚定义




Figure 6.1. EFM8BB1x-QS0P24 插脚

Table 6.1. EFM8BB1x-QS0P24 的引脚定义

Pin Number	Pin Name	Description	Crossbar Capability	Additional Digital Functions	Analog Functions
1	N/C	No Connection			
2	P0. 2	Multifunction I/O	Yes	POMAT. 2	ADCO. 2
				INTO. 2	CMPOP. 2
				INT1. 2	CMPON. 2

Pin Number	Pin Name	Description	Crossbar Capability	Additional Digital Functions	Analog Functions
3	P0. 1	Multifunction I/O	Yes	POMAT. 1	ADC0. 1
				INTO. 1	CMPOP. 1
				INT1. 1	CMPON. 1
					AGND
4	P0. 0	Multifunction I/O	Yes	POMAT. 0	ADC0. 0
				INTO. O	CMPOP. 0
				INT1. 0	CMPON. O
					VREF
5	GND	Ground			
6	VDD	Supply Power Input			
7	RSTb /	Active-low Reset /			
	C2CK	C2 Debug Clock			
8	P2. 0 /	Multifunction I/O /			
	C2D	C2 Debug Data			
9	P1. 7	Multifunction I/O	Yes	P1MAT. 7	ADC0. 15
					CMP1P. 7
					CMP1N. 7
10	P1. 6	Multifunction I/O	Yes	P1MAT. 6	ADC0. 14
					CMP1P. 6
					CMP1N. 6
11	P1. 5	Multifunction I/O	Yes	P1MAT. 5	ADC0. 13
					CMP1P. 5
					CMP1N. 5
12	P2. 1	Multifunction I/O			
13	N/C	No Connection			
14	P1. 4	Multifunction I/O	Yes	P1MAT. 4	ADC0. 12
					CMP1P. 4
					CMP1N. 4
15	P1. 3	Multifunction I/O	Yes	P1MAT. 3	ADC0. 11
					CMP1P. 3
					CMP1N. 3
16	P1. 2	Multifunction I/0	Yes	P1MAT. 2	ADC0. 10
					CMP1P. 2
					CMP1N. 2

Pin Number	Pin Name	Description	Crossbar Capability	Additional Digital Functions	Analog Functions
17	P1. 1	Multifunction I/O	Yes	P1MAT. 1	ADC0. 9
					CMP1P. 1
					CMP1N. 1
18	P1. 0	Multifunction I/O	Yes	P1MAT. 0	ADC0. 8
					CMP1P. 0
					CMP1N. 0
19	P0. 7	Multifunction I/O	Yes	POMAT. 7	ADC0. 7
				INTO. 7	CMP0P. 7
				INT1. 7	CMPON. 7
20	P0. 6	Multifunction I/O	Yes	POMAT. 6	ADCO. 6
				CNVSTR	CMPOP. 6
				INTO. 6	CMPON. 6
				INT1. 6	
21	P0. 5	Multifunction I/O	Yes	POMAT. 5	ADC0. 5
				INTO. 5	CMPOP. 5
				INT1. 5	CMPON. 5
22	P0. 4	Multifunction I/O	Yes	POMAT. 4	ADCO. 4
				INTO. 4	CMPOP. 4
				INT1. 4	CMPON. 4
23	P0. 3	Multifunction I/O	Yes	POMAT. 3	ADC0. 3
				EXTCLK	CMPOP. 3
				INTO. 3	CMPON. 3
				INT1. 3	
24	N/C	No Connection			




Figure 6.2. EFM8BB1x-QFN20 插脚

Table 6.2. EFM8BB1x-QFN20 的引脚定义

Pin Number	Pin Name	Description	Crossbar Capability	Additional Digital Functions	Analog Functions
1	P0. 1	Multifunction I/O	Yes	POMAT. 1	ADCO. 1
				INTO. 1	CMPOP. 1
				INT1. 1	CMPON. 1
					AGND
2	P0. 0	Multifunction I/O	Yes	POMAT. 0	ADCO. O
				INTO. O	CMPOP. 0
				INT1. 0	CMPON. O
					VREF

Pin Number	Pin Name	Description	Crossbar Capability	Additional Digital Functions	Analog Functions
3	GND	Ground			
4	VDD	Supply Power Input			
5	RSTb /	Active-low Reset /			
	C2CK	C2 Debug Clock			
6	P2. 0 /	Multifunction I/O /			
	C2D	C2 Debug Data			
7	P1. 6	Multifunction 1/0	Yes	P1MAT. 6	ADC0. 14
					CMP1P. 6
					CMP1N. 6
8	P1. 5	Multifunction 1/0	Yes	P1MAT. 5	ADC0. 13
					CMP1P. 5
					CMP1N. 5
9	P1. 4	Multifunction I/O	Yes	P1MAT. 4	ADC0. 12
					CMP1P. 4
					CMP1N. 4
10	P1. 3	Multifunction I/O	Yes	P1MAT. 3	ADC0. 11
					CMP1P. 3
					CMP1N. 3
11	P1. 2	Multifunction I/O	Yes	P1MAT. 2	ADC0. 10
					CMP1P. 2
					CMP1N. 2
12	GND	Ground			
13	P1. 1	Multifunction I/O	Yes	P1MAT. 1	ADC0. 9
					CMP1P. 1
					CMP1N. 1
14	P1. 0	Multifunction I/O	Yes	P1MAT. 0	ADCO. 8
					CMP1P. 0
					CMP1N. 0
15	P0. 7	Multifunction I/O	Yes	POMAT. 7	ADC0. 7
				INTO. 7	CMPOP. 7
				INT1. 7	CMPON. 7
16	P0. 6	Multifunction I/O	Yes	POMAT. 6	ADCO. 6
				CNVSTR	CMPOP. 6
				INTO. 6	CMPON. 6
				INT1. 6	

Pin Number	Pin Name	Description	Crossbar Capability	Additional Digital Functions	Analog Functions
17	P0. 5	Multifunction I/0	Yes	POMAT. 5	ADC0. 5
				INTO. 5	CMPOP. 5
				INT1. 5	CMPON. 5
18	P0. 4	Multifunction I/O	Yes	POMAT. 4	ADCO. 4
				INTO. 4	CMPOP. 4
				INT1. 4	CMPON. 4
19	P0. 3	Multifunction I/O	Yes	POMAT. 3	ADCO. 3
				EXTCLK	CMPOP. 3
				INTO. 3	CMPON. 3
				INT1. 3	
20	P0. 2	Multifunction I/O	Yes	POMAT. 2	ADCO. 2
				INTO. 2	CMPOP. 2
				INT1. 2	CMPON. 2
Center	GND	Ground			

6.3 EFM8BB1x-S0IC16 引脚定义




Figure 6.3. EFM8BB1x-S0IC16 插脚

Table 6.3. EFM8BB1x-S0IC16 的引脚定义

Pin Number	Pin Name	Description	Crossbar Capability	Additional Digital Functions	Analog Functions
Number					
1	P0. 2	Multifunction 1/0	Yes	POMAT. 2	ADCO. 2
				INTO. 2	CMPOP. 2
				INT1. 2	CMPON. 2
2	P0. 1	Multifunction I/O	Yes	POMAT. 1	ADCO. 1
				INTO. 1	CMPOP. 1
				INT1. 1	CMPON. 1
3	P0. 0	Multifunction I/O	Yes	POMAT. O	ADCO. O
				INTO. O	CMPOP. 0
				INT1. 0	CMPON. O

Pin	Pin Name	Description	Crossbar Capability	Additional Digital	Analog Functions
Number				Functions	
4	GND	Ground			
5	VDD	Supply Power Input			
6	RSTb /	Active-low Reset /			
	C2CK	C2 Debug Clock			
7	P2. 0 /	Multifunction I/O /			
	C2D	C2 Debug Data			
8	P1. 3	Multifunction I/O	Yes	P1MAT. 3	ADCO. 11
					CMP1P. 5
					CMP1N. 5
9	P1. 2	Multifunction I/O	Yes	P1MAT. 2	ADCO. 10
					CMP1P. 4
					CMP1N. 4
10	P1. 1	Multifunction I/O	Yes	P1MAT. 1	ADCO. 9
					CMP1P. 3
					CMP1N. 3
11	P1. 0	Multifunction I/O	Yes	P1MAT. 0	ADCO. 8
					CMP1P. 2
					CMP1N. 2
12	P0. 7	Multifunction I/O	Yes	POMAT. 7	ADCO. 7
				INTO. 7	CMP1P. 1
				INT1. 7	CMP1N. 1
13	P0. 6	Multifunction I/O	Yes	POMAT. 6	ADC0. 6
				CNVSTR	CMP1P. 0
				INTO. 6	CMP1N. O
				INT1. 6	
14	P0. 5	Multifunction I/O	Yes	POMAT. 5	ADC0. 5
				INTO. 5	CMPOP. 5
				INT1. 5	CMPON. 5
15	P0. 4	Multifunction I/O	Yes	POMAT. 4	ADCO. 4
				INTO. 4	CMPOP. 4
				INT1. 4	CMPON. 4
16	P0. 3	Multifunction I/O	Yes	POMAT. 3	ADCO. 3
				EXTCLK	CMPOP. 3
				INTO. 3	CMPON. 3
				INT1. 3	

7. QSOP24 封装规格

7.1 QSOP24 封装尺寸




Figure 7.1. QSOP24 封装图

Table 7.1. QSOP24 封装尺寸

Dimension	Min	Тур	Max	
A	_	_	1. 75	
A1	0. 10	_	0. 25	
b	0. 20	_	0. 30	
С	0.10	_	0. 25	
D	8. 65 BSC			
Е	6. 00 BSC			
E1	3. 90 BSC			
е	0. 635 BSC			
L	0.40	_	1. 27	
theta	0°	_	8°	

Dimension	Min	Тур	Max	
aaa	0. 20			
bbb	0. 18			
ccc	0.10			
ddd		0.10		

- 1. All dimensions shown are in millimeters (mm) unless otherwise noted.
- 2. Dimensioning and Tolerancing per ANSI Y14.5M-1994.
- 3. This drawing conforms to JEDEC outline MO-137, variation AE.
- $\hbox{4. Recommended card reflow profile is per the $\tt JEDEC/IPC\ J-STD-020\ specification for Small\ Body\ Components. }$

7.2 QSOP24 PCB 焊盘布局




Figure 7.2. QSOP24 PCB 焊盘布局图

Table 7.2. QSOP24 PCB 焊盘布局尺寸

Dimension	Min	Max	
С	5. 20	5. 30	
E	0. 635 BSC		
Х	0. 30	0. 40	
Υ	1.50	1. 60	

- 1. All dimensions shown are in millimeters (mm) unless otherwise noted.
- 2. This land pattern design is based on the IPC-7351 guidelines.
- 3. All metal pads are to be non-solder mask defined (NSMD). Clearance between the solder mask and the metal pad is to be 60 μ m minimum, all the way around the pad.
- 4. A stainless steel, laser-cut and electro-polished stencil with trapezoidal walls should be used to assure good solder paste release.
- 5. The stencil thickness should be 0.125 mm (5 mils).
- 6. The ratio of stencil aperture to land pad size should be 1:1 for all perimeter pads.
- 7. A No-Clean, Type-3 solder paste is recommended.
- 8. The recommended card reflow profile is per the JEDEC/IPC J-STD-020 specification for Small Body Components.

7.3 QSOP24 封装标识



Figure 7.3. QSOP24 封装标识

封装标识的组成为:

- PPPPPPPP 指定的部件编号。
- TTTTTT 跟踪或生产代码。
- YY 生产年份的最后 2 位数字。
- WW 设备生产时的 2 位工作周。
- # 设备版本(A、B 等)。

8. QFN20 封装规格

8.1 QFN20 封装尺寸




Figure 8.1. QFN20 封装图

Table 8.1. QFN20 封装尺寸

Dimension	Min	Тур	Max									
A	0. 70	0. 75	0. 80									
A1	0. 00	0. 02	0. 05									
A3		0. 20 REF										
b	0. 18	0. 25	0. 30									
С	0. 25	0. 30	0. 35									
D		3.00 BSC										
D2	1. 6	1. 70	1.80									
е	0. 50 BSC											

Dimension	Min	Тур	Max						
E		3. 00 BSC							
E2	1. 60	1. 70	1.80						
f		2. 50 BSC							
L	0. 30	0. 40	0. 50						
К		0. 25 REF							
R	0. 09	0. 125	0. 15						
aaa		0. 15	0. 15						
bbb		0. 10							
ccc		0. 10							
ddd		0. 05							
eee		0. 08							
fff		0. 10							

Note:

- 1. All dimensions shown are in millimeters (mm) unless otherwise noted.
- 2. Dimensioning and Tolerancing per ANSI Y14.5M-1994.
- 3. The drawing complies with JEDEC MO-220.
- 4. Recommended card reflow profile is per the JEDEC/IPC J-STD-020 specification for Small Body Components.

8.2 QFN20 PCB 焊盘布局




Figure 8.2. QFN20 PCB 焊盘布局图

Table 8.2. QFN20 PCB 焊盘布局尺寸

Dimension	Min	Max								
C1	3. 10									
C2	3. 10									
C3	2.50									
C4	2.50									
E	0. 50									
X1	0.30									
X2	0. 25	0. 35								
Х3	1.80									
Y1	0.90									
Y2	0. 25	0. 35								
Y3	1.80									

Dimension Min Max

Note:

- 1. All dimensions shown are in millimeters (mm) unless otherwise noted.
- 2. Dimensioning and Tolerancing is per the ANSI Y14.5M-1994 specification.
- 3. This Land Pattern Design is based on the IPC-7351 guidelines.
- 4. All metal pads are to be non-solder mask defined (NSMD). Clearance between the solder mask and the metal pad is to be 60 µm minimum, all the way around the pad.
- 5. A stainless steel, laser-cut and electro-polished stencil with trapezoidal walls should be used to assure good solder paste release.
- 6. The stencil thickness should be 0.125 mm (5 mils).
- 7. The ratio of stencil aperture to land pad size should be 1:1 for the perimeter pads.
- $8. A 2 \times 2$ array of 0.75 mm openings on a 0.95 mm pitch should be used for the center pad to assure proper paste volume.
- 9. A No-Clean, Type-3 solder paste is recommended.
- 10. The recommended card reflow profile is per the JEDEC/IPC J-STD-020 specification for Small Body Components.

8.3 QFN20 封装标识




Figure 8.3. QFN20 封装标识

封装标识的组成为:

- PPPPPPPP 指定的部件编号。
- TTTTTT 跟踪或生产代码。
- YY 生产年份的最后 2 位数字。
- WW -设备生产时的 2 位工作周。
- # 设备版本(A、B 等)。

9. S01016 封装规格

9.1 SOIC16 封装尺寸




Figure 9.1. S0IC16 封装图

Table 9.1. SOIC16 封装尺寸

Dimension	Min	Тур	Max									
A	_	_	1. 75									
A1	0. 10	_	0. 25									
A2	1. 25	_	_									
b	0. 31	_	0. 51									
С	0. 17	_	0. 25									
D	9. 90 BSC											
E	6. 00 BSC											
E1		3.90 BSC										
е		1.27 BSC										
L	0. 40	_	1. 27									
L2		0. 25 BSC										

Dimension	Min	Тур	Max									
h	0. 25	_	0. 50									
θ	0°	_	8°									
aaa	0. 10											
bbb		0. 20										
ccc		0. 10										
ddd	0. 25											

Note:

- 1. All dimensions shown are in millimeters (mm) unless otherwise noted.
- 2. Dimensioning and Tolerancing per ANSI Y14.5M-1994.
- 3. This drawing conforms to the JEDEC Solid State Outline MS-012, Variation AC.
- $\hbox{4. Recommended card reflow profile is per the $\tt JEDEC/IPC\ J-STD-020\ specification for Small\ Body\ Components. }$

9.2 SOIC16 PCB 焊盘布局




Figure 9.2. SOIC16 PCB 焊盘布局图

Table 9.2. SOIC16 PCB 焊盘布局尺寸

Dimension	Feature	(mm)
C1	Pad Column Spacing	5. 40
E	Pad Row Pitch	1. 27
X1	Pad Width	0. 60
Y1	Pad Length	1. 55

Note

- 1. All dimensions shown are in millimeters (mm) unless otherwise noted.
- 2. This Land Pattern Design is based on IPC-7351 pattern SOIC127P600X165-16N for Density Level B (Median Land Protrusion).
- 3. All feature sizes shown are at Maximum Material Condition (MMC) and a card fabrication tolerance of 0.05 mm is assumed.

9.3 SOIC16 封装标识



Figure 9.3. SOIC16 封装标识

封装标识的组成为:

- PPPPPPPP 指定的部件编号。
- TTTTTT 跟踪或生产代码。
- YY 生产年份的最后 2 位数字。
- WW -设备生产时的 2 位工作周。
- # 设备版本(A、B 等)。

10. 版本历史

10.1 版本 1.2

更新了 中的端口 I/0 规范 Table 4.11 端口 I/0 on page 17 新增了 V_{0L} 规范。

添加了备注至 Table 4.3 复位和电源监控器 on page 12 关于保证的操作。

更新了 QFN20 封装的封装图和焊盘图规范。

10.2 版本 1.1

首次发行。

目录

1.	功能列表....................................	1
2.	订购信息....................................	2
3.		4
	3.1 简介	4
	3.2 电源	5
	3.3 1/0	5
	3.4 时钟	5
	3.5 定时器/计数器和 PWM	6
	3.6 通信和其他数字外围设备	7
	3.7 模拟	8
	3.8 复位源	8
	3.9 调试	9
	3.10 引导装载程序	9
4.	电气规格	10
	4.1 电气特性	10
	4.2 热状态	17
	4.3 绝对最大额定值	18
	4.4 典型性能曲线	19
5.	典型连接图::::::::::::::::::::::::::::::::::::	23
	5.1 电源	23
	5.2 其他连接	23
6.	引脚定义....................................	24
	6.1 EFM8BB1x-QSOP24 引脚定义	24
	6.2 EFM8BB1x-QFN20 引脚定义	27
	6.3 EFM8BB1x-S0IC16 引脚定义	30
7.	QS0P24 封装规格	32
	7.1 QSOP24 封装尺寸	32
	7.2 QSOP24 PCB 焊盘布局	34
	7.3 QSOP24 封装标识	35
8.	QFN20 封装规格	36
	8.1 QFN20 封装尺寸	36
	8.2 QFN20 PCB 焊盘布局	38
	8.3 QFN20 封装标识	39
9.	S0IC16 封装规格....................................	40
		40

	9. 2	SOIC	16 PCE	焊	盘右	乍是	3														42
	9. 3	S01C1	6 封装	标认	只																43
10	. 版2	本历史												•							44
	10. 1	版本	1.2.																		44
	10. 2	版本	1.1.																		44
目	录																				45











Disclaimer

Silicon Laboratories intends to provide customers with the latest, accurate, and in-depth documentation of all peripherals and modules available for system and software implementers using or intending to use the Silicon Laboratories products. Characterization data, available modules and peripherals, memory sizes and memory addresses refer to each specific device, and "Typical" parameters provided can and do vary in different applications. Application examples described herein are for illustrative purposes only. Silicon Laboratories reserves the right to make changes without further notice and limitation to product information, specifications, and descriptions herein, and does not give warranties as to the accuracy or completeness of the included information. Silicon Laboratories shall have no liability for the consequences of use of the information supplied herein. This document does not imply or express copyright licenses granted hereunder to design or fabricate any integrated circuits. The products must not be used within any Life Support System without the specific written consent of Silicon Laboratories. A "Life Support System" is any product or system intended to support or sustain life and/or health, which, if it fails, can be reasonably expected to result in significant personal injury or death. Silicon Laboratories products are generally not intended for military applications. Silicon Laboratories products shall under no circumstances be used in weapons of mass destruction including (but not limited to) nuclear, biological or chemical weapons, or missiles capable of delivering such weapons.

Trademark Information

Silicon Laboratories Inc., Silicon Laboratories, Silicon Labs, SiLabs and the Silicon Labs logo, CMEMS®, EFM, EFM32, EFR, Energy Micro, Energy Micro logo and combinations thereof, "the world's most energy friendly microcontrollers", Ember®, EZLink®, EZMac®, EZRadio®, EZRadioPRO®, DSPLL®, ISOmodem ®, Precision32®, ProSLIC®, SiPHY®, USBXpress® and others are trademarks or registered trademarks of Silicon Laboratories Inc. ARM, CORTEX, Cortex-M3 and THUMB are trademarks or registered trademarks of ARM Holdings. Keil is a registered trademark of ARM Limited. All other products or brand names mentioned herein are trademarks of their respective holders.



Silicon Laboratories Inc. 400 West Cesar Chavez Austin, TX 78701 USA