



# 基于32位ARM® Cortex®-M0+ FM0+ Microcontroller

S6E1C3 系列是针对低电耗和低成本应用而设计的高集成度 32 位嵌入式微控制器。本系列有搭载片上闪存和 SRAM 的 ARM Cortex-M0+ 处理器,还包含了各种定时器、ADC 和各种通信接口(UART、CSIO(SPI)、 I<sup>2</sup>C、I<sup>2</sup>S、智能卡和 USB)等在内的外 设功能。"FMO+ 系列外设手册"中该数据手册记载的产品归类于 TYPE3-MO+ 产品。

# 特征

#### 32 位 ARM Cortex-M0+ 内核

■最高工作频率: 40.8 MHz

■嵌套向量中断控制器 (NVIC): 支持 1 通道 NMI(非屏蔽中 断)和可设定 4 个中断优先级的 24 通道的外设中断。

■24 位系统定时器 (Sys Tick):该系统定时器用于管理操作系统 任务

## 位带操作

与 Cortex-M3 位带操作兼容。

## 片上存储器

#### ■闪存

口最大 128 千字节

口读周期: 0 等待周期

口保护代码的加密功能

## ■SRAM

本系列的片上 SRAM 具有一个独立的 SRAM。

□最大 SRAM: 16 千字节

□4 千字节:在深度待机模式中可保存值

## USB 接口

USB 接口由从机和主机构成

USB 使用系统主 PLL, 可通过倍频主时钟生成 USB 时钟。

#### ■USB 从机

□支持 USB2.0 全速率

#### □最多支持6个端点

- 端点 0 是控制传输
- •端点 1 和 2 可选择块传输、中断传输或同步传输
- 端点 3~5 可选择块传输或中断传输
- 端点 1~5 由双缓冲器构成
- 各端点容量如下:
- 端点 0、2~5:64 字节
- 端点 1:256 字节

#### ■USB 主机

- □支持 USB 2.0 全速/低速
- 口支持块传输、中断传输和同步传输
- 口自动检测 USB 从机的连接/断开
- □IN/OUT 令牌时自动处理握手数据包
- □支持最大 256 字节的数据包长
- 口支持唤醒功能

## 多功能串口(最多 6 诵道)

- ■其中 3 个通道含有 64 字节深度的 FIFO (通道 4, 6.7); 另外 三个通道不含有 FIFO (通道 0, 1, 3)
- ■可从以下洗择每路通道的运行模式。

  - □CSIO (CSIO 被许多客户称为 SPI)
  - $\Box$   $I^2C$

#### **■**UART

- 口全双工双缓冲器
- □可选择奇偶校验的有/无。
- □内置专用波特率发生器
- □**外部**时钟**可用作串行**时钟
- □硬件流速控制;通过CTS/RTS握手信号自动控制传输(只限 通道 4)
  - \* S6E1C32B0A/S6E1C31B0A 和 S6E1C32C0A/S6E1C3 1C0A 不支持硬件流速控制
- □丰富的错误检测功能(奇偶校验错误、帧错误及溢出错误)

#### ■CSIO (又称 SPI)

- 口全双工双缓冲器
- 口内置专用波特率发生器
- 口溢出错误检测功能
- □串行芯片选择功能(仅 ch1 和 ch6)
- □数据长度:5~16位

# $\blacksquare I^2C$

□支持标准模式(最快 100kbps)/高速模式(最快 400kbps)。

## ■I<sup>2</sup>S (MFS-I2S)

- □使用 CSIO (最多两通道: ch.4、ch.6) 和 I<sup>2</sup>S 时钟发生器
- □支持两种传输协议
  - 12S
- MSB 对齐
- 口仅主控模式

## I2C 从机

■I2C 从机支持 I2C 的从机功能,并且支持 MCU 待机模式下唤 醒。

# 广义系统数据传输控制器 (DSTC) (64 通道)

- ■DSTC 可不经 CPU 高速传输数据。DSTC 采用的是广义系统,且可通过已构建在存储器中的广义系统指定内容直接访问 储存器/外围设备,进行数据传输。
- ■支持软件激活、硬件激活、以及链式激活功能。



## A/D 转换器 (最多 8 通道)

- ■12 位 A/D 转换器
  - 口逐次比较型
  - 口转换时间: 2.0µs@2.7V ~ 3.6V
  - 口可进行优先级转换(2个优先级)
  - 口扫描转换模式
  - 口内置存储转换数据的 FIFO (用于扫描转换:16 段;用于优先级转换:4 段)

## 基本定时器(最多8通道)

可从以下选择每路通道的运行模式。

- ■16 位 PWM 定时器
- ■16 位 PPG 定时器
- ■16/32 位重载定时器
- ■16/32 位 PWC 定时器

## 通用 I/O 端口

本系列的引脚不用作外部总线或者外设功能时,可用作通用 I/O 口。所有端口都可设定为快速通用 I/O 口或慢速通用 I/O 口。另外,搭载的端口重定位功能可设定哪一个 I/O 口配置外设功能。

- ■所有端口都为可在 1 个周期内访问的快速 GPIO
- ■可上拉控制各个引脚
- ■可直接读出引脚电平
- ■具有端口重定位功能
- ■最多 54 个高速通用 I/O 口@64 针封装
- ■部分端口耐 5V。

相关引脚详情,参见"4. 引脚功能一览表"以及"5. I/O 电路类型"。

# 双定时器(32/16 位逐减计数器)

双定时器由两个可编程的 **32/16** 位逐减计数器组成。可从以下选择定时器每路通道的运行模式。

- ■自由运行模式
- ■周期模式(=重载模式)
- ■单次触发模式

#### 实时时钟

实时时钟记录从 00 年至 99 年间的年/月/日/小时/分钟/秒/星期。

- ■RTC 可在指定时间(年/月/日/小时/分钟/秒/星期)生成中断, 也可在指定年、月、日、小时或分钟生成中断。
- ■具有在指定时间或指定时间间隔生成中断的定时器中断功能。
- ■可在修改时间之时保持计数。
- ■可自动计数闰年。

#### 计时计数器

计时计数器可把微控制器从低功耗模式中唤醒。可选择的时钟源包括主时钟、副时钟、内部高速 CR 时钟或内部低速 CR 时钟。

间隔定时器: 最大间隔时间 64s (副时钟: 32.768kHz)

## 外部中断控制单元

- ■最多 12 个外部中断输入引脚
- ■不可屏蔽中断 (NMI) 输入引脚:1 个

## 监视定时器(2通道)

达到超时值时,监视定时器生成中断或复位。

本系列有两种不同的监视,硬件监视和软件监视。

硬件监视定时器使用内置低速 CR 振荡器。因此,硬件监视定时器在任何低功耗模式下都可以工作,RTC、停止、深度待机 RTC 和深度待机停止模式除外。

## CRC(循环冗余校验)加速器

CRC 加速器进行软件处理负荷高的 CRC 计算,以减轻数据接收及存储完整性确认的处理负荷。

- ■支持 CCITT CRC16 和 IEEE-802.3 CRC32。
  - □ CCITT CRC16 生成多项式: 0x1021
- □IEEE-802.3 CRC32 生成多项式: 0x04C11DB7

## HDMI-CEC/遥控接收器(最多 2 通道)

- ■HDMI-CEC 发送器
  - 口头块通过判断无信号自动传输
- □通过检测仲裁丧失生成状态中断
- □通过设置 1 字节数据自动生成 START、EOM、AC 来输出 CEC 传输
- 口发送 1 个块(1 字节数据和 EOM/ACK)时,生成传输状态中断
- ■HDMI-CEC 接收器
  - □具有自动 ACK 回复功能
  - □具有线误差检测功能
- ■遥控接收器
  - 口4 字节接收缓冲
  - □具有重复码检测功能

#### 智能卡接口(最多 1 通道)

- ■符合 ISO7816-3 规格
- ■仅读卡器/仅 B 级卡
- ■支持协议
  - □发送器:8E2、8O2、8N2
  - □接收器:8E1、8O1、8N2、8N1、9N1
  - 口反转模式
- ■TX/RX FIFO 集成(RX:16 字节, TX:16 字节)

## 时钟和复位

#### ■日十年

可选择 5 种时钟源(2 种外部振荡、2 种内部 CR 振荡、主 PLL)。

□主时钟: 8MHz ~ 48MHz □副时钟: 32.768kHz □内部高速 CR 时钟: 8MHz □内部低速 CR 时钟: 100kHz



□主 PLL 时钟

8MHz ~ 16MHz(输入) 75MHz ~ 150MHz(输出)

## ■复位

- □INITX 引脚的复位请求
- 口上电复位
- 口软件复位
- □监视定时器复位
- □低压检测复位
- □时钟监视器复位

## 时钟监视功能 (CSV)

时钟监视功能根据内置 CR 振荡器生成的时钟来监视外部时钟的异常。

- ■检测**出外部**时钟**故障**(时钟**停止**)时,**复位有效**。
- ■检测出**外部**频率异常时,中断或复位有效。

# 低压检测功能 (LVD)

本系列可在 2 个阶段监视 VCC 引脚的电压。VCC 引脚的电压 比设定的电压低时,低压检测功能生成中断或复位。

■LVD1:监视 Vcc 和使用中断报告错误

■LVD2:自动复位操作

## 低功耗模式

本系列有 6 种低功耗模式。

- ■休眠
- ■定时器
- **■**RTC
- ■停止
- ■深度待机 RTC (可选是否保持 RAM 值)
- ■深度待机停止(可选是否保持 RAM 值)

# **外**设时钟门**控**

本系统可通过对无需使用的外设进行时钟门控来降低整个系统的电流消耗。

## 调试

- ■串行线调试端口 (SW-DP)
- ■微型跟踪缓冲区 (MTB)

## 唯一 ID

已为设备设置 41 位的唯一识别码。

#### 由源

■支持大范围电压: VCC=1.65V~ 3.6V

VCC= 3.0V ~ 3.6V (当使用 USB 时)



# 目录

特征	1
1. 产品阵容	5
2. 封装	6
3. 引脚配置图	7
4. 引脚功能一览表	14
5. I/O 电路类型	26
6. 芯片处理注意事项	31
6.1 产品设计 <b>注意事</b> 项	31
6.2 封装焊接注意事项	
6.3 使用环境注意事项	32
7. 芯片使用注意事项	34
8. 框图	
9. 存储器映射	37
10. 各 CPU 状态下的引脚状态	40
11. 电气特性	43
<b>11.1</b> 绝对 <b>最大</b> 额 <b>定</b> 值	43
11.2 推荐工作条件	44
11.3 DC 特性	45
11.3.1 额定电流	45
11.3.2 引脚特性	49
11.4 AC 特性	50
<b>11.4.1 主</b> 时钟输 <b>入特性</b>	50
<b>11.4.2 副</b> 时钟输 <b>入特性</b>	51
11.4.3 内置 CR 振荡特性	52
11.4.4 主 PLL 的工作条件(主时钟用作 PLL 的输入时钟时)	
11.4.5 主 PLL 的工作条件(内置高速 CR 时钟用作主 PLL 的输入时钟时)	
11.4.6 复位输入特性	54
11.4.7 上电复位时序	54
11.4.8基本定时器输入时序	55
11.4.9 CSIO/SPI/UART 时序	56
11.4.10 外部输入时序	73
11.4.11 I <sup>2</sup> C 时序/I2C 从机时序	
11.4.12 I <sup>2</sup> S 时序(多功能串口-I2S 时序)	75
11.4.13 智能卡接口特性	
11.4.14 SW-DP 时序	78
11.5 12 位 A/D 转换器	79
11.6 USB 特性	82
<b>11.7 低</b> 压检测 <b>特性</b>	86
<b>11.7.1 低</b> 压检测 <b>复位</b>	86
<b>11.7.2 低</b> 压检测 <b>中断</b>	87
11.8 闪存写入/擦除特性	88
<b>11.9 低功耗模式</b> 唤醒时间	89
11.9.1 唤醒因素:中断/唤醒	89
11.9.2 唤醒因素:复位	91
12. 订购信息	93
13. 封装尺寸	94
文档历史	100
Sales, Solutions, and Legal Information	101



# 1. 产品阵容

# 存储器容量

产品名称	S6E1C31B0A/ S6E1C31C0A/ S6E1C31D0A	S6E1C32B0A/ S6E1C32C0A/ S6E1C32D0A
片上闪存	64 Kbytes	128 Kbytes
片上 SRAM	12 Kbytes	16 Kbytes

# 功能

产品名称	S6E1C32B0A (WLCSP)	S6E1C32B0A/ S6E1C31B0A	S6E1C32C0A/ S6E1C32C0A	S6E1C31D0A/ S6E1C32D0A			
引脚数	待定	32	48	64			
CPU CPT		Cortex-M0+					
频率			MHz				
电源电压范围			to 3.6 V				
USB2.0 (从机/主机)			ınit				
DSTC			ch.	<b>0</b> 1 (目 1.)			
多功能串口(UART/CSIO/I <sup>2</sup> C/I2S)	2 ch. (最大) Ch.0/3 不带 FIFO	4 ch. (最大) Ch.0/1/3 不带 FIFO Ch. 6 带 FIFO	6 ch. (最大) Ch.0/1/3 不带 FIFO	6 ch. (最大) Ch.0/1/3 不带 FIFO			
,	I2S		Ch.4/6/7 带 FIFO I2S:1 ch (最大)	Ch.4/6/7 带 FIFO I2S: 2 ch (最大)			
++ 1. >1. 111			Ch. 6 带 FIFO	Ch. 4/6 带 FIFO			
基本定时器 (PWC/重载定时器/PWM/PPG)		8 ch.	(最大)				
双定时器	1 unit						
HDMI-CEC/遥控接收器	1 ch.( Ch	•	2 ch (最大) Ch.0/1				
I2C 从机	无		1 ch (最大)				
智能卡接口		无		1 ch (最大)			
实时时钟	1 unit						
计时计数器	1 unit						
CRC 加速器		7	j				
监视定时器		, ,	+ 1 ch. (HW)				
外部中断	5 pins (最大), NMI × 1	7 pins (最大), NMI x 1	9 pins (最大), NMI x 1	12 pins (最大), NMI x 1			
I/O □	20 pins (最大)	24 pins (最大)	38 pins (最大)	54 pins (最大)			
12 位 A/D 转换器	4 ch (1 unit)	6 ch. (1 unit)	8 ch. (1 unit)	8 ch. (1 unit)			
CSV (时钟监视功能)		7	j				
LVD (低压检测)		2 (	ch.				
内置 CR 高速		8 MHz	· • · ·				
<b></b>			z (Typ)				
调试功能			-DP				
唯一 ID		1	Í				

# 注意事项:

<sup>-</sup> 受封装引脚的限制,未配置各产品搭载的外设功能的全部信号。需要某种功能时,使用 I/O 口的端口重定位功能进行再配置。 有关内置 CR 的精确度,参见"11.电气特性.11.4 AC 特性 11.4.3 内置 CR 振荡特性"。



# 2. 封装

产品名称	S6E1C32B0A (WLCSP)	S6E1C32B0A/ S6E1C31B0A	S6E1C32C0A/ S6E1C31C0A	S6E1C32D0A/ S6E1C31D0A
WLCSP (待定)	O		-	-
LQFP: LQB032 (0.80 mm 间距)	•	0	-	-
QFN: WNU032 (0.50 mm 间距)		0		
LQFP: LQA048-02 (0.50 mm 间距)	-	-	O	-
QFN: WNY048 (0.50 mm 间距)	-	-	O	-
LQFP: LQD064-02 (0.50 mm 间距)	-	-	-	0
QFN: WNS064 (0.50 mm 间距)	-	-	-	O

**O**: 支持


# **注意事**项:

- 各封装的详情,参见"13. 封装尺寸"。



# 3. 引脚配置图


# LQD064-02



# 注意事项:




## **WNS064**



## 注意事项:




## LQA048-02



# 注意事项:




## **WNY048**



## 注意事项:




## **LQB032**



## 注意事项:



## **WNU032**



## 注意事项:



WLCSP			
	待定		

# **注意事**项:



# 4. 引脚功能一览表

# 引脚号一览表

	引服	却号			110 T 115 NV	
LQFP-64 QFN-64	LQFP-48 QFN-48	LQFP-32 QFN-32	WLCSP (待定)	引脚名称	I/O 电路类 型	引脚状态 类型
			(1470)	P50		
1	1	2	-	SIN3 1	D	K
				INT00 0		
				P51		
2	2	3	-	SOT3 1	D	K
				INT01 0		
				P52		
3	3	4	-	SCK3_1	D	K
				INT02_0		
				P53		
4	4	-	-	TIOA1_2	D	K
				INT07_2		
				P30		
				SCS60_1		
5	5	-	-	TIOB0_1	D	K
				INT03_2		
				MI2SWS6_1		
				P31		
				SCK6_1		
6	6	-	-	SI2CSCL6_1	Н	K
				INT04_2		
				MI2SCK6_1		
				P31		
_	_	5	_	SCK6_1	Н	K
_	_	]	_	SI2CSCL6_1		IX.
				INT04_2		
				P32		
				SOT6_1		
7	7	_	_	SI2CSDA6_1	Н	K
,	<b>'</b>	_	_	TIOB2_1		IX.
				INT05_2		
				MI2SDO6_1		
				P32		
				SOT6_1	_	
-	-	6	-	SI2CSDA6_1	Н	K
				TIOB2_1		
				INT05_2		



		却号			La Labor	71 HH-115-4-
LQFP-64 QFN-64	LQFP-48 QFN-48	LQFP-32 QFN-32	WLCSP (待定)	引脚名称	I/O 电路类 型	引脚状态 类型
				P33		
				ADTG_6		
8	8	-	-	SIN6_1	Н	K
				INT04_0		
				MI2SDI6_1		
				P33		
_	_	7	_	ADTG_6	Н	К
_	_	,	_	SIN6_1		IX
				INT04_0		
				P34		
9			_	SCS61_1	D	К
9	_	_	_	TIOB4_1		IX
				MI2SMCK6_1		
				P34		
-	9	-	-	SCS61_1	D	K
				MI2SMCK6_1		
				P35		
10			_	SCS62_1	D	К
10	_	_	_	TIOB5_1		IX
				INT08_1		
				P3A		
				TIOA0_1		
11				INT03_0	D	К
11	_	-	-	RTCCO_2		K
				SUBOUT_2		
			IC1_CIN_0			
				P3A		
	1			TIOA0_1		
-	10	-	-	INT03_0	D	K
				RTCCO_2		
				SUBOUT_2		
				P3B		
12	-	-	-	TIOA1_1	D	K
				IC1_DATA_0		
_	11	_	_	P3B	D	К
-	11	_	-	TIOA1_1	<u> </u>	IX.
				P3C		
13	-	-	-	TIOA2_1	D	K
				IC1_RST_0		
_	12	_	_	P3C	D	К
-	12	_	-	TIOA2_1	<u> </u>	IV.
				P3D		
14	-	-	-	TIOA3_1	D	K
				IC1_VPEN_0		



	引用	却号		10 中以米		71 Hin.15 -t-
LQFP-64 QFN-64	LQFP-48 QFN-48	LQFP-32 QFN-32	WLCSP (待定)	引脚名称	I/O 电路类 型	引脚状态 类型
				P3E		
15	-	-	-	TIOA4_1	D	K
				IC1_VCC_0		
				P3F		
16	-	-	-	TIOA5_1	D	K
				IC1_CLK_0		
17	13	8	-	MD0	I	F
18	14	9	_	PE2	_ A	Α
10	17	3		X0	^	
19	15	10	_	PE3	_ A	В
10	10	10		X1	/\	
				P40		
20	-	-	-	TIOA0_0	D	K
				INT12_1		
		-		P41		
21	-		-	- TIOA1_0	D	K
				INT13_1		
22	_	_	_	P42	D	K
22				TIOA2_0		IX
				P43		
23	-	-	-	ADTG_7	D	K
				TIOA3_0		
				P4C		
24	-	-	-	SCK7_1	D	K
				TIOB3_0		
_	16	-	_	P4C	D	K
-				SCK7_1		
25	17	_	_	P4D	D	K
20				SOT7_1		
				P4E		
26	18	-	-	SIN7_1	D	K
				INT06_2		
27	19	11	-	VCC	-	-
28	20	12	-	C	-	-
29	21	13	-	VSS	-	-
30	22	14	-	P46	С	С
		-		X0A		
31	23	15	-	P47	С	D
				X1A		
32	24	16	-	INITX	В	Е
				P60	_	
33	25	17	-	TIOA2_2	— н	K
- <del>-</del>		-		INT15_1	4	· · ·
	İ	İ		CEC1_0		



	引脚号				10 中吻米	当1 肝47万子
LQFP-64 QFN-64	LQFP-48 QFN-48	LQFP-32 QFN-32	WLCSP (待定)	引脚名称	I/O 电路类 型	引脚状态 类型
				P1E		
34	-	-	-	RTS4_1	D	K
				MI2SMCK4_1		
				P1D		
35	-	-	-	CTS4_1	D	K
				MI2SWS4_1		
				P1C		
36	-	-	-	SCK4_1	D	K
				MI2SCK4_1		
				P1B		
37	-	-	-	SOT4_1	D	K
				MI2SDO4_1		
_	26	_	_	P1B	D D	K
				SOT4_1		
				P1A	_	
				SIN4_1	_	
38	-	-	-	INT05_1	Н	K
				CEC0_0		
				MI2SDI4_1		
				P1A	_	
_	27	_	_	SIN4_1	н	K
				INT05_1	ـا `` ا	• • •
				CEC0_0		
39	_	_	_	P1F	D	K
				ADTG_5		
40	28	18	_	P10	⊢ F	J
				AN00	<u> </u>	
				P11		
				AN01		
41	29	19	-	SIN1_1	G	J
				INT02_1		
				WKUP1		
				P12		
42	30	20	-	AN02	F	J
				SOT1_1		
				P13	_	
40	24	24		AN03	<b>⊣</b>	
43	31	21	-	SCK1_1	F	J
				RTCCO_1	-	
				SUBOUT_1		
				P14	-	
				AN04	┥ ┌ │	
4.4	20	· _	<del>-</del>	SIN0_1	F	J
44	32	_				
44	32	_		SCS10_1	-	
44	32	-		INT03_1	_	
44	32	-		INT03_1 P15	_	
44	32	-	-	INT03_1 P15 AN05	- - - F	J
		-	-	INT03_1 P15 AN05 SOT0_1	F	J
		-	-	INT03_1 P15 AN05 SOT0_1 SCS11_1	- - F	J
		-	-	INT03_1 P15 AN05 SOT0_1 SCS11_1 P23	- - - F	J
		- 22	-	INT03_1 P15 AN05 SOT0_1 SCS11_1	- - - - - - - - - - - -	J
45	33		-	INT03_1 P15 AN05 SOT0_1 SCS11_1 P23 AN06	_	



	引用						
LQFP-64 QFN-64	LQFP-48 QFN-48	LQFP-32 QFN-32	WLCSP (待定)	引脚名称	I/O 电路类 型	引脚状态 类型	
				P22			
47	35	23	-	AN07	F	J	
				TIOB7_1			
48	36	24	-	VCC	-	-	
49	37	-	-	AVRH *	-	-	
50	38	25	-	AVRL	-	-	
				P21			
51	39	26	-	INT06_1	E	K	
				WKUP2			
50				P00	_	17	
52	-	-	-	WKUP4	<del> </del>	K	
				P01			
53	40	27	_	SWCLK	D	K	
				SOT0 0			
				P02	_		
54	-	-	-	WKUP5	⊢ E	K	
		28		P03			
			SWDIO D				
55	41			_	_ D	K	
				TIOB7 0			
	42	29	P05 MD1 - TIOA5 2	_			
56				E	K		
30				INT00 1		10	
			-	WKUP3	-		
57	43	-	-	VCC	-	-	
- 51	73	_		P80			
58	44	30	-	UDM0	J	G	
				P81			
59	45	31	-	UDP0	– J	G	
60	46	32	-	VSS	_	_	
	70	32		P61		_	
61	47	-	_	UHCONX0	Н Н	K	
01	47	_	_	TIOB2 2	┥ ''	IX	
				P0B			
62	_			TIOB6_1	E	K	
02	_	-	-	WKUP6		K	
				POC			
62					⊢ _	V	
63	-	-	-	TIOA6_1	E	K	
				WKUP7			
				P0F	-		
					NMIX	<b>-</b>	
64	48	1	-	WKUP0	E	1	
				RTCCO_0	-		
				SUBOUT_0	_		
				CROUT_1			

<sup>\*: \*: 32</sup> 管脚封装产品的 AVRH 引脚在芯片内部与 VCC 引脚相连封装在一起。..



# 引脚功能一览表

				引肤	J号	
引脚功能	引脚名称	功能说明	LQFP-64 QFN-64	LQFP-48 QFN-48	LQFP-32 QFN-32	WLCSP (待定)
	ADTG_5		39	-	-	-
ADC	ADTG 6	A/D 转换器外部触发输入引脚	8	8	7	-
	ADTG_7		23	-	-	-
	AN00		40	28	18	-
	AN01		41	29	19	-
	AN02		42	30	20	-
450	AN03	A/D 转换器模拟输入引脚。	43	31	21	-
ADC	AN04	ANxx 表示 ADC ch.xx。	44	32	-	-
	AN05		45	33	-	-
AN06		46	34	22	-	
ļ	AN07		47	35	23	-
	TIOA0 0	#±6504 W . L O. T.O.A. 31000	20	_	-	_
基本定时器 0	TIOA0 1	基本定时器 ch.0 TIOA 引脚	11	10	-	-
	TIOB0_1	基本定时器 ch.0 TIOB 引脚	5	5	-	-
	TIOA1 0		21	-	-	-
基本定时器 1		基本定时器 ch.1 TIOA 引脚	12	11	-	-
	TIOA1 2		4	4	-	-
	TIOA2 0		22	-	-	-
	TIOA2 1	基本定时器 ch.2 TIOA 引脚	13	12	-	-
基本定时器 2	TIOA2 2		33	25	17	-
	TIOB2 1	# 1 # 1 # 1 # 1	7	7	6	-
	TIOB2 2	基本定时器 ch.2 TIOB 引脚	61	47	-	-
	TIOA3 0	#   #   700	23	-	-	-
基本定时器 3	TIOA3_1	基本定时器 ch.3 TIOA 引脚	14	-	-	-
	TIOB3 0	基本定时器 ch.3 TIOB 引脚	24	_	_	_
++ + -+ -+ -+	TIOA4 1	基本定时器 ch.4 TIOA 引脚	15	_	_	_
基本定时器 4	TIOB4 1	基本定时器 ch.4 TIOB 引脚	9	-	-	-
	TIOA5 1		16	_	-	_
基本定时器 5	TIOA5 2	基本定时器 ch.5 TIOA 引脚	56	42	29	-
	TIOB5 1	基本定时器 ch.5 TIOB 引脚	10	-	-	-
# 1 -= 1 1	TIOA6 1	基本定时器 ch.6 TIOA 引脚	63	-	_	-
基本定时器 6	TIOB6 1	基本定时器 ch.6 TIOB 引脚	62	-	-	-
	TIOA7 1	基本定时器 ch.7 TIOA 引脚	46	34	22	-
基本定时器 7	TIOB7 0		55	41	28	-
	TIOB7 1	基本定时器 ch.7 TIOB 引脚	47	35	23	_
	SWCLK	串行线调试接口时钟输入引脚	53	40	27	_
调试器	SWDIO	串行线调试接口数据输入/输出引脚	55	41	28	-



				引肤	J号	
引脚功能	引脚名称	功能说明	LQFP-64 QFN-64	LQFP-48 QFN-48	LQFP-32 QFN-32	WLCSP (待定)
	INT00_0	外部中断请求 00 输入引脚	1	1	2	-
	INT00_1	7 外部中断境外 00 期入51脚 	56	42	29	-
	INT01_0	外部中断请求 01 输入引脚	2	2	3	-
	INT02_0	以如中域主士 00 於 1 3 1 mg	3	3	4	-
	INT02_1	外部中断请求 02 输入引脚	41	29	19	-
	INT03_0		11	10	-	-
	INT03_1	外部中断请求 03 输入引脚	44	32	-	-
	INT03_2	]	5	5	-	-
	INT04_0		8	8	7	=
시하다나마다	INT04_2	外部中断请求 04 输入引脚	6	6	5	-
外部中断	INT05_1		38	27	-	-
	INT05_2	- 外部中断请求 05 输入引脚	7	7	6	-
	INT06_1		51	39	26	-
	INT06_2	- 外部中断请求 06 输入引脚	26	18	-	=
	INT07_2	外部中断请求 07 输入引脚	4	4	-	=
	INT08_1	外部中断请求 08 输入引脚	10	-	-	-
	INT12_1	外部中断请求 12 输入引脚	20	-	-	-
	INT13_1	外部中断请求 13 输入引脚	21	-	-	=
	INT15 1	外部中断请求 15 输入引脚	33	25	17	-
	NMIX	不可屏蔽中断输入引脚	64	48	1	-
	P00		52	-	-	-
	P01		53	40	27	-
	P02		54	-	-	-
0.010	P03	通用 I/O 口 0	55	41	28	-
GPIO	P05		56	42	29	-
	P0B		62	-	-	-
	P0C		63	-	-	-
	P0F		64	48	1	-
	P10		40	28	18	-
	P11	1	41	29	19	-
	P12	1	42	30	20	-
	P13	1	43	31	21	-
	P14	1	44	32	-	-
	P15	NET US -	45	33	-	-
GPIO	P1A	- 通用 I/O □ 1	38	27	-	-
	P1B	1	37	26	-	-
	P1C	1	36	-	_	-
	P1D	1	35	-	-	-
	P1E	1	34	-	-	-
	P1F	†	39	_	-	-
	P21		51	39	26	-
GPIO	P22	- │ 通用 I/O   ロ   2	47	35	23	-
· •	P23	<u></u>	46	34	22	_
	. 20			, J.		



	引脚名称    功能说明		引脚号			
引脚功能		功能说明	LQFP-64 QFN-64	LQFP-48 QFN-48	LQFP-32 QFN-32	WLCSP (待定)
	P30		5	5	-	-
	P31		6	6	5	-
	P32		7	7	6	-
	P33		8	8	7	-
	P34		9	9	-	-
ODIO	P35	Z III I O	10	-	-	-
GPIO	P3A	通用 I/O 口 3	11	10	-	-
	P3B		12	11	-	-
	P3C		13	12	-	-
	P3D		14	-	-	-
	P3E		15	-	-	-
	P3F	]	16	-	-	-
	P40		20	-	-	-
	P41		21	-	-	-
	P42		22	-	-	-
	P43	通用 I/O 口 4	23	-	-	-
GPIO	P46		30	22	14	-
	P47		31	23	15	-
	P4C		24	16	-	-
	P4D		25	17	-	-
	P4E		26	18	-	-
	P50	· 通用 I/O 口 5	1	1	2	-
CDIO	P51		2	2	3	-
GPIO	P52		3	3	4	-
	P53		4	4	-	-
GPIO	P60	通用 I/O 口 6	33	25	17	-
GPIO	P61	一通用1/0 口 6	61	47	-	-
GPIO	P80	通用 I/O 口 8	58	44	30	-
GFIO	P81		59	45	31	-
CDIO	PE2	通用 I/O 口 E	18	14	9	-
GPIO	PE3		19	15	10	-
	SIN0_0	<b>夕功能中口。</b> 6.0 绘 3. 引脚	55	41	28	-
多功能串口 0	SIN0_1	│ 多功能串口 ch.0 输入引脚	44	32	=	-
	SOT0_0 (SDA0_0)	<b>多功能串口 ch.0</b> 输出引脚。 充当 UART/CSIO/LIN 引脚(运行模式 0~3)时,	53	40	27	-
	SOT0_1 (SDA0_1)	可用作 SOT0; 充当 I <sup>2</sup> C 引脚 (运行模式 4), 可用作 SDA0。	45	33	-	-
	SCK0_0 (SCL0_0)	多功能串口 ch.0 的时钟 I/O 引脚。 充当 CSIO 引脚 (运行模式 2) 时,可用作 SCK0; 充当 I <sup>2</sup> C 引脚 (运行模式 4),可 用作 SCL0。	46	34	22	-



			引脚号			
引脚功能	引脚名称     功能说明	LQFP-64 QFN-64	LQFP-48 QFN-48	LQFP-32 QFN-32	WLCSP (待定)	
	SIN1_1	多功能串口 ch.1 输入引脚	41	29	19	-
	SOT1_1 (SDA1_1)	多功能串口 ch.1 的输出引脚。 充当 UART/CSIO/LIN 引脚(运行模式 0 ~ 3)时,可用作 SOT1; 充当 I <sup>2</sup> C 引脚(运 行模式 4),可用作 SDA1。	42	30	20	-
多功能串口 1	SCK1_1 (SCL1_1)	多功能串口 <b>ch.1</b> 的时钟 I/O 引脚。 充当 CSIO 引脚 (运行模式 2) 时,可用作 SCK1; 充当 I <sup>2</sup> C 引脚 (运行模式 4),可 用作 SCL1。	43	31	21	-
	SCS10_1	多功能串口 ch.1 串行芯片选择 0 输入/输出引脚。	44	32	-	-
	SCS11_1	多功能串口 ch.1 串行芯片选择 1 输出引脚。	45	33	-	-
	SIN3_1	多功能串口 ch.3 输入引脚	1	1	2	-
多功能串口 3	SOT3_1 (SDA3_1)	多功能串口 <b>ch.3</b> 的输出引脚。 充当 UART/CSIO/LIN 引脚(运行模式 0~3)时,可用作 SOT3;充当 I <sup>2</sup> C 引脚(运行模式 4),可用作 SDA3。	2	2	3	-
	SCK3_1 (SCL3_1)	多功能串口 ch.3 的时钟 I/O 引脚。 充当 CSIO 引脚 (运行模式 2) 时,可用作 SCK3; 充当 I <sup>2</sup> C 引脚 (运行模式 4),可 用作 SCL3。	3	3	4	-
	SIN4_1	多功能串口 ch.4 输入引脚	38	27	-	-
47.LAV +	SOT4_1 (SDA4_1)	多功能串口 <b>ch.4</b> 的输出引脚。 充当 UART/CSIO/LIN 引脚(运行模式 0~ 3)时,可用作 SOT4; 充当 I <sup>2</sup> C 引脚(运 行模式 4),可用作 SDA4。	37	26	-	-
多功能串口4	SCK4_1 (SCL4_1)	多功能串口 ch.4 的时钟 I/O 引脚。 充当 CSIO 引脚 (运行模式 2) 时,可用作 SCK4; 充当 I <sup>2</sup> C 引脚 (运行模式 4),可 用作 SCL4。	36	-	-	-
	CTS4_1	多功能串口 ch4 CTS 输入引脚	35	-	-	-
	RTS4_1	多功能串口 ch4 RTS 输出引脚	34	-	-	-



	引脚名称	功能说明	引脚号			
引脚功能			LQFP-64 QFN-64	LQFP-48 QFN-48	LQFP-32 QFN-32	WLCSP (待定)
	SIN6_1	多功能串口 ch.6 输入引脚	8	8	7	-
	SOT6_1 (SDA6_1)	多功能串口 ch.6 的输出引脚。 充当 UART/CSIO/LIN 引脚(运行模式 0 ~ 3) 时,可用作 SOT6; 充当 I <sup>2</sup> C 引脚(运行模式 4),可用作 SDA6。 充当 I <sup>2</sup> S 引脚(运行模式 2)时,SOT6_1 引脚可用作 MI2SDO6_1。	7	7	6	-
多功能串口 6	SCK6_1 (SCL6_1)	多功能串口 ch.6 的时钟 I/O 引脚。 充当 CSIO 引脚(运行模式 2)时,可用 作 SCK6: 充当 I <sup>2</sup> C 引脚(运行模式 4), 可用作 SCL6。	6	6	5	-
	SCS60_1	多功能串口 ch.6 串行芯片选择 0 输入/输出引脚。	5	5	-	-
	SCS61_1	多功能串口 ch.6 串行芯片选择 1 输出引脚。	9	9	-	-
	SCS62_1	多功能串口 ch.6 串行芯片选择 2 输出引脚。	10	-	-	-
	SIN7_1	多功能串口 ch.7 输入引脚	26	18	-	-
多功能串口 <b>7</b>	SOT7_1 (SDA7_1)	多功能串口 ch.7 的输出引脚。 充当 UART/CSIO/LIN 引脚(运行模式 0~ 3) 时,可用作 SOT7; 充当 I <sup>2</sup> C 引脚(运 行模式 4),可用作 SDA7。	25	17	-	-
	SCK7_1 (SCL7_1)	多功能串口 ch.7 的时钟 I/O 引脚。 充当 CSIO 引脚 (运行模式 2) 时,可用作 SCK7; 充当 I <sup>2</sup> C 引脚 (运行模式 4),可 用作 SCL7。	24	16	-	-



			引脚号			
引脚功能	引脚名称    功能说	功能说明	LQFP-64 QFN-64	LQFP-48 QFN-48	LQFP-32 QFN-32	WLCSP (待定)
	MI2SDI4_1	I2S 串行数据输入引脚 (操作模式 2).	38	-	_	-
	MI2SDO4_1	I2S 串行数据输出引脚(操作模式 2).	37	-	-	-
	MI2SCK4_1	I2S 串行时钟输出引脚(操作模式 2).	36	-	-	-
	MI2SWS4_1	I2S 字选择输出引脚 (操作模式 2).	35	-	-	-
I2S(多功能串	MI2SMCK4_1	12S 主机时钟输入/输出引脚 (操作模式 2).	34	-	-	-
□)	MI2SDI6_1	I2S 串行数据输入引脚(操作模式 2).	8	8	-	-
	MI2SDO6_1	I2S 串行数据输出引脚(操作模式 2).	7	7	_	-
	MI2SCK6_1	I2S 串行时钟输出引脚(操作模式 2).	6	6	-	-
	MI2SWS6_1	I2S 字选择输出引脚(操作模式 2).	5	5	-	-
	MI2SMCK6_1	I2S 主机时钟输入/输出引脚(操作模式 2).	9	9	-	-
	IC1_CIN_0	智能卡插入检测输出引脚	11	-	-	-
	IC1_CLK_0	智能卡串口时钟输出引脚	16	-	-	-
智能卡接口	IC1_DATA_0	智能卡串口数据输入/输出引脚	12	-	-	-
省配下按口	IC1_RST_0	智能卡复位输出引脚	13	-	-	-
	IC1_VCC_0	智能卡电源使能输出引脚	15	-	-	-
	IC1_VPEN_0	智能卡编程输出引脚	14	-	-	-
	UDM0	USB 从机/主机的 D- 引脚	58	44	30	-
USB	UDP0	USB 从机/主机的 D+ 引脚	59	45	31	-
	UHCONX0	USB 外部上拉控制引脚	61	47	-	-
	RTCCO_0		64	48	1	-
	RTCCO_1	实时时钟的 0.5 秒脉冲输出引脚	43	31	21	-
\$\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarres\rightarr	RTCCO_2		11	10	-	-
实时时钟	SUBOUT_0		64	48	1	-
	SUBOUT_1	副时钟输出引脚	43	31	21	-
	SUBOUT_2		11	10	-	-
HDMI-CEC//遥 控接收	CEC0_0	HDMI-CEC/遥控接收 ch.0 输入/输出引脚	38	27	-	-
	CEC1_0	HDMI-CEC/遥控接收 ch.1 输入/输出引脚	33	25	17	-




	引脚名称		引脚号			
引脚功能		功能说明	LQFP-64 QFN-64	LQFP-48 QFN-48	LQFP-32 QFN-32	WLCSP (待定)
	WKUP0	深度待机模式唤醒信号输入引脚 0	64	48	1	-
	WKUP1	深度待机模式唤醒信号输入引脚 1	41	29	19	-
	WKUP2	深度待机模式唤醒信号输入引脚 2	51	39	26	-
/r/ +1, +c +# -+	WKUP3	深度待机模式唤醒信号输入引脚 3	56	42	29	-
低功耗模式	WKUP4	深度待机模式唤醒信号输入引脚 4	52	-	-	-
	WKUP5	深度待机模式唤醒信号输入引脚 5	54	-	-	-
	WKUP6	深度待机模式唤醒信号输入引脚 6	62	-	-	-
	WKUP7	深度待机模式唤醒信号输入引脚 7	63	-	-	-
100 11 411	SI2CSCL6_1	I2C 时钟引脚	6	6	5	-
I2C 从机	SI2CSDA6_1	I2C 数据引脚	7	7	6	-
复位	INITX	外部复位输入引脚。 INITX="L" 时,复位有效。	32	24	16	-
模式	MD0	模式 0 引脚。 正常工作时,须输入 MD0 = "L"。闪存串行 编程时,须输入 MD0 = "H"。	17	13	8	-
快人	MD1	模式 1 引脚。 正常工作时,不需要输入。 闪存串行编程时,须输入 MD1 ="L"。	56	42	29	-
	X0	主时钟(振荡)输入引脚	18	14	9	-
	X0A	副时钟(振荡)输入引脚	30	22	14	-
n-l- /:-l-	X1	主时钟(振荡) I/O 引脚	19	15	10	-
时钟	X1A	副时钟(振荡) I/O 引脚	31	23	15	-
	CROUT_1	高速内置 CR 振荡时钟输出口	64	48	1	-
	VCC		27	19	11	-
电源	VCC	电源引脚	48	36	24	-
	VCC	1	57	43	-	-
地	VSS	tal at the	29	21	13	-
	VSS	地引脚	60	46	32	-
I# Int # \AD I \P	AVRH *	A/D 转换器的模拟基准高电压输入引脚	49	37	-	-
模拟基准电源	AVRL	A/D 转换器的模拟基准低电压输入引脚	50	38	25	-
C引脚	С	电源稳定电容引脚	28	20	12	_


<sup>\*: 32</sup> 管脚封装产品的 AVRH 引脚在芯片内部与 VCC 引脚相连封装在一起。.




# 5. I/O 电路类型


















Type	Circuit	Remarks
Н	数字输出	CMOS 电平输出 CMOS 电平迟滞输入 耐 5 V 带上拉电阻控制 带待机模式控制 上拉电阻: 约 33 kΩ 可使用 PZR 寄存器控制 当用作 I <sup>2</sup> C 引脚时,数字输出 P-ch 晶体管始终处于关闭状态 I <sub>OH</sub> = -4 mA, I <sub>OL</sub> = 4 mA
Ι		CMOS 电平迟滞输入
J	GPIO 数字输入 GPIO 数字输入 GPIO 数字输入电路控制 UDP 输出 UDP 输出 UDP 输入 UDP 输入 基分输入 UDM 输入 UDM 输入 UDM 输出 USB 数字输入/输出方向 GPIO 数字输入 GPIO 数字输入 GPIO 数字输入 GPIO 数字输入	可切换 USB I/O / GPIO 功能 选择 USB IO 功能时 · 高速, 低速控制 用作 GPIO 时 · CMOS 电平输出 · CMOS 电平设滞输入 · 带待机模式控制



# 6. 芯片处理注意事项

半导体芯片存在一定的故障发生概率。半导体芯片的故障率很大程度受使用条件(电路条件、环境条件等)的影响。使用 Spansion 半导体芯片时遵守下列注意事项,可降低故障概率并提高产品可靠性。

## 6.1 产品设计注意事项

本部分介绍使用半导体芯片进行电子产品设计时的注意事项。

# 遵守绝对最大额定值

施加超过绝对最大额定值的负荷(电压、电流、温度等)可能会永久损坏半导体芯片。因此,注意不可超过这些额定值。

#### 遵守推荐工作条件

遵守推荐工作条件可以保证半导体芯片的正常动作。在推荐工作条件下可以保证芯片的电气特性。

请始终在符合推荐工作条件的状态下使用。不符合条件的使用可能会影响芯片的可靠性并导致芯片故障。

Spansion 不保证"数据手册"上没有记载的用途、使用条件的组合。用户在"数据手册"未记载的条件下使用时,请事先与销售部门联系。

## **引脚的**处理与保护

处理连接半导体芯片上的电源引脚及 I/O 引脚时,须注意以下事项。

(1) 対电压、対电流的防止

各引脚上施加超过最大额定值的电压、电流会损伤芯片内部,在极端情况下甚至会永久损坏芯片。设计产品时,请防止产生过 电压、过电流。

(2) 输出引脚的保护

输出引脚与电源引脚或者其它输出引脚短路或连接大电容负载会产生大的电流。长时间保持这种连接状态会损坏芯片。 因此不要进行此类连接。

(3) 未用输入引脚的处理

在悬空状态下的输入引脚的高阻态,可能会影响操作的稳定性。请使用合适的电阻连接到电源引脚或接地引脚。

## 闩锁

半导体芯片是由衬底上的 P 型区和 N 型区构成的。外部异常电压增加时,内部寄生 PNPN 结(晶闸管构造)导通后,增加的数百 mA 的大电流可能会流至电源引脚。这就是闩锁。

注意:这一现象不仅会降低芯片的可靠性,还有引起发热、冒烟和起火的危险。为避免以上现象发生,应该注意以下几点:

- (1) 不可在引脚上施加超过最大绝对额定的电压。注意异常噪声和电涌等。
- (2) 上电过程中,不要流入异常电流。

## 遵守安全法规和标准

世界各国提供了诸如安全和地磁干扰等的规章制度和标准。客户进行产品设计时请遵守这些规章制度和标准。

## 故障及安全设计

半导体芯片存在一定的故障发生概率。请用户对芯片和设备采取冗余设计、防火设计、防止过电流设计、防误动作设计等安全设计措施,保证即使在设备发生故障的情况下,也不会造成人身伤害、火灾和社会损失。

## 芯片使用注意事项

Spansion 半导体芯片旨在用于标准应用领域(计算机、办公自动化及其他办公设备、工业、通讯、及测量设备、个人或家用设备等)。 注意:用户考虑在特定应用领域中使用本产品时,即故障或异常操作可能直接影响公众生活或造成人身伤害或财产损失或者需要极高可靠性的应用领域(比如航空航天系统、原子能控制、海底中继器,车辆运行监控、医用维系生命系统),应在使用前,咨询销售部门。在未得事先批准的情况下进行使用造成的损失,本公司概不承担任何责任。

## 6.2 封装焊接注意事项

封装焊接分为直插型和表贴型。对这两类封装,仅在符合 Spansion 推荐热阻条件下进行焊接。有关封装条件的详情,请咨询销售部门。

## 直插型

在印刷电路板上直接进行直插型焊接有两种方法:在印刷电路板上直接焊接和使用插座进行连接。

Document Number: 002-02768 Rev.\*B



直接在印刷电路板上焊接:锡膏刷入印刷电路板的通孔后,一般使用波峰焊接方法。这种情况下进行焊接时,有超过最大保存温度的风险。焊接过程应符合 Spansion 推荐的工作条件。

使用插座时:插座触点的表面材料和 IC 的引脚材料不同时,长时间使用后就可能会发生接触不良的现象。建议用户使用前确认此时的插座触点和 IC 引脚的状态。

## 表贴型

与直插型封装比较,表贴型封装的引脚更长更薄,容易弯曲变形。焊接时,多引脚、窄间距的封装更容易发生开路(由于引脚变形)和短路(由于连焊)。

请采用合适的焊接技术。Spansion 推荐使用回流焊接方法。用户请按照 Spansion 推荐的工作条件焊接。

#### 无引脚封装

注意: 使用 Sn-Pb 共晶焊料进行球栅阵列 (BGA) 封装的 Sn-Aq-Cu 球型引脚焊接时,需注意因使用状况引起的接合强度变低现象。

#### 半导体芯片的保管

塑料封装使用树脂材料,在自然环境下放置容易变潮。变潮后的封装在焊接时前需要进行干燥处理,可能会产生由于表面剥离而降低耐湿性或者封装产生裂痕的现象。请注意以下几点:

- (1) 保管场所的气温急剧变化会引起产品上面结露。请在温度变化低的场所保管产品。
- (2) 推荐使用干燥箱保管产品。保管在相对湿度的 70% 以下, 温度为 5°C ~ 30°C。干燥的封装开封时, 推荐湿度为相对湿度的 40% ~ 70%。
- (3) Spansion 的半导体芯片使用防潮性高的铝质网状包装袋,并使用硅胶作为干燥剂。半导体芯片放入铝质网袋密封保管。
- (4) 避免在腐蚀性气体充溢和灰尘弥漫的场所保管产品。

# 烘烤

变潮后的封装通过烘烤(加热干燥)可进行除湿。烘烤时,请在 Spansion 推荐的条件下进行。

条件: 125°C/24 h

# 静电

静电容易破坏半导体芯片, 请注意以下几点:

- (1) 工作环境的相对湿度应保持在 40% ~ 70%。必要时考虑使用除静电装置(离子发生器)。
- (2) 使用的传输带、沾锡槽、焊烙铁及周围附加设备接地。
- (3) 防止戒指或手镯通过高电阻(1 MΩ 左右)接地所产生的人体静电。 穿着导电性好的衣服鞋子,铺设导电垫,这些措施可使冲击荷载降到最小程度。
- (4) 请将夹具及计量类仪表仪器接地或者进行防静电处理。
- (5) 基板组装完毕进行收纳时,避免使用发泡胶等容易带电的材料。

# 6.3 使用环境注意事项

半导体芯片的可靠性依赖于前述的周围温度及环境条件。

为了可靠使用,请注意以下几点:

(1) 湿度环境

长期在高湿度环境下使用可引起芯片以及印刷电路板的漏电等问题。如果预料到芯片会放置到高湿度环境,请考虑进行防潮处 理。

(2) 静电放电

半导体芯片靠近高压带电物体时,可能因放电产生误动作。这种情况下请进行防静电等处理以防产生放电。

(3) 腐蚀性气体、尘埃、油

在腐蚀性气雾、大气尘埃和油附着的状态下使用芯片,引起的化学反应可能对芯片产生不良影响。在这样的环境下使用时,请 采取预防措施。

- (4) 宇宙射线等射线及
  - 一般芯片设计时并不可暴露于有放射线和宇宙射线的环境。因此,若要在这样的环境下使用,请做好防护。
- (5) 冒烟及起火

注意:塑封芯片具有可燃性,因此注意不可以靠近易燃物。芯片冒烟或起火时可能产生有毒气体。



用户考虑在其它特殊环境下使用 Spansion 产品时,请咨询销售部门。



# 7. 芯片使用注意事项

#### 电源引脚

若产品有多个 VCC、VSS 引脚,为防止因闩锁等产生误动作,芯片内同一电位上的引脚已经相互连接,然而为了防止因额外的电磁辐射或者地电位的上升致使选通信号发生误动作,请务必把这些引脚与外部电源或地线连接,以符合总额定输出电流。

另外,使用尽可能低的电阻连接电流源和本芯片的各电源引脚及 GND 引脚。此外,推荐在本芯片附近各电源引脚和 GND 引脚之间,以及 AVRH 和 AVRL 之间连接一个约 0.1 μF 的陶瓷电容器作为旁路电容。

## 稳定电源电压

电源电压急速波动时,即使波动在 VCC 电源电压推荐的工作条件范围之内,也可能产生误动作。通常,应保持电压稳定,抑制电压波动,这样在工业用电频率 (50 Hz/60 Hz) 下在 VCC 范围(峰值到峰值)内的波动不会超过推荐工作条件所示的 VCC 值的 10%,且在切换电源时产生瞬时波动时,瞬时波动率不会超过 0.1 V/μs。

# 晶振电路

X0/X1 和 X0A/X1A 引脚附近的噪声可导致芯片出现误动作。在设计印刷电路板布线时,X0/X1 引脚、X0A/X1A 引脚、晶振及至地线的旁路电容距离芯片要尽可能的近。

强烈建议在设计印刷电路板布线时地线应环绕 X0/X1 和 X0A/X1A 引脚,这样印刷电路板才能够稳定工作。通过安装板评估要使用的晶振。

#### 副晶振

本系列副振荡电路增益较低,保持低电流消耗。推荐使用满足以下条件的副晶振,以稳定振荡。

■ 表贴型


尺寸: 超过 3.2mm × 1.5mm 负载电容: 约 6pF ~ 7pF

■ 直插型

负载电容: 约 6pF~7pF

## **外部**时钟**使用注意事**项

使用外部时钟作为主时钟信号输入时,可将 X0/X1 设为外部时钟输入,并输入时钟至 X0。X1(PE3)可用作通用 I/O 口。同样,使用外部时钟作为副时钟输入时,可将 X0A/X1A 设为外部时钟输入,并输入时钟至 X0A.。X1A (P47)可用作通用 I/O 口。






# 多功能串口引脚用作 I<sup>2</sup>C 引脚时的注意事项

如果多功能串口引脚用作  $I^2C$  引脚,数字输出 P-ch 晶体管始终处于禁止状态。但是, $I^2C$  引脚需要如其它引脚一样保持电气特性,断电后不能与外部  $I^2C$  总线系统连接。

## C引脚

本系列内置 regulator。C 引脚和 GND 引脚之间务必连接滤波电容。请使用陶瓷电容或频率特性相当的电容作为滤波电容。然而,一些多层陶瓷电容容易因热起伏出现电容变化(F 特性和 Y5V 特性)。请通过评估电容的温度特性,选择满足工作条件的电容。本系列推荐使用约 4.7μF 的滤波电容。

另外, C 引脚在深度待机模式下会成为浮空态。



## 模式引脚 (MD0)

MD 引脚 (MD0) 直接与 VCC 引脚或 VSS 引脚连接。为防止芯片由于模式引脚上的噪声而意外进入测试模式,设计电路板时上拉 /下拉使用的电阻值尽量小一些,尽可能地缩短模式引脚到 VCC 引脚或 VSS 引脚的距离,最好用低阻抗连结。

## 上申注意事项

同时开关电源或按照以下顺序开关电源。

Turning on: VCC → AVRH Turning off: AVRH → VCC

#### 串行通信

串行通信时受噪声或其他因素影响可能接收到不正确的数据。

因此, 请设计能降噪的印刷电路板。

考虑到受噪声影响而接收到不正确的数据,应在数据末尾添加数据校验等错误检测措施。检测出错误后,重新发送数据。

# 不同容量的存储器产品间及闪存产品和 MASK 产品之间的特性差异

因为芯片布局布线和存储器构造的差异,不同容量的存储器产品间及闪存产品和 MASK 产品之间的电气特性(功耗、ESD、闩锁、噪声特性、振荡特性等)也不同。

用户要使用同一系列的其它产品取代时,须评估其电气特性。

## 耐 5V I/O 的上拉功能


使用耐 5V I/O 上拉功能时,不得输入超过 VCC 电压的信号。

## **使用调试引脚时的注意事**项

将调试引脚 (SWDIO/SWCLK) 设为 GPIO 或其他外设功能时,仅可设置成输出状态,不得设置成输入。




# 8. 框图





### 9. 存储器映射

#### 存储器映射图 (1)





# 存储器映射图 (2)

S	S6E1C31B0A S6E1C31C0A S6E1C31D0A		S6E1C32B0A S6E1C32C0A S6E1C32D0A	
0x2008_0000		0x2008_0000		
	Reserved		Reserved	
0x2000_4000		0x2000_4000		
	SRAM		SRAM	
0x2000_3000	4K byte	0x2000_3000	4K byte	
	SRAM			
0.0000.4000	8K byte		SRAM	
0x2000_1000			12K byte	
		0x2000_0000		
	Reserved			
			Reserved	
0x0010_0004	CR trimming	0x0010_0004		
0x0010_0000	Security	0x0010_0000	Security	
			Reserved	
	Reserved			
	110001100			
		0,,0004 FFF0		
		0x0001_FFF0		
0x0000_FFF0			Flash	
0,0000_1110			riasn 131056 Byte	
	Flash		(128Kbyte - 16Byte)*	
	65520 Byte		(.2010)10 100)10)	
	4Kbyte - 16Byte) *			
0x0000_0000		0x0000_0000		

<sup>\*:</sup> 有关闪存的详情,参见"S6E1C1/C3 系列闪存编程手册"。



# **外**设功能地址映射

Start address	End address	Bus	Peripheral
0x4000_0000	0x4000_0FFF	Dus	闪存 I/F 寄存器
0x4000_1000	0x4000_FFFF	AHB	保留
0x4001_0000	0x4001_0FFF		时钟/复位控制
0x4001_0000	0x4001_0FFF	_	硬件监视定时器
_	_	_	软件监视定时器
0x4001_2000	0x4001_2FFF	APB0	
0x4001_3000	0x4001_4FFF	_	保留
0x4001_5000	0x4001_5FFF	_	双定时器
0x4001_6000	0x4001_FFFF		保留
0x4002_0000	0x4002_0FFF	_	保留
0x4002_1000	0x4002_3FFF		保留
0x4002_4000	0x4002_4FFF		保留
0x4002_5000	0x4002_5FFF		基本定时器
0x4002_6000	0x4002_6FFF		保留
0x4002_7000	0x4002_7FFF		A/D 转换器
0x4002_8000	0x4002_DFFF		保留
0x4002_E000	0x4002_EFFF		内置 CR 调节
0x4002 F000	0x4002_FFFF	_	保留
0x4003 0000	0x4003_0FFF	_	外部中断控制器
0x4003_1000	0x4003_1FFF	_	中断请求批量读取功能
0x4003_2000	0x4003_2FFF	_	保留
0x4003_3000	0x4003_3FFF	7	GPIO
0x4003_4000	0x4003_4FFF	1	
0x4003 5000	0x4003 5FFF	APB1	低压检测/ DS 模式/ Vref 校准
0x4003_6000	0x4003_6FFF		USB 时钟产生器
0x4003_7000	0x4003_77FF		保留
0x4003_7800	0x4003_79FF		I2C 从机
0x4003_7A00	0x4003_7FFF		保留
0x4003_8000	0x4003_8FFF		多功能串口
0x4003_9000	0x4003_9FFF		CRC
0x4003_A000	0x4003_AFFF	_	计时计数器
0x4003_B000	0x4003_BFFF	7	实时时钟
0x4003_C000	0x4003_C0FF	_	低速 CR 预定标器
0x4003 C100	0x4003 C7FF		外设门控时钟
0x4003 C800	0x4003 C8FF		保留
0x4003_C900	0x4003_C9FF		智能卡接口
0x4003_CA00	0x4003_CAFF		多功能串口-I2S 时钟发生器
0x4003_CB00	0x4003_FFFF		保留 LICD ab 0
0x4004_0000 0x4005_0000	0x4004_FFFF 0x4006_0FFF	1	USB ch.0 保留
0x4005_0000 0x4006_1000	0x4006_0111	AHB	DSTC
0x4006_2000	0x41FF_FFFF		保留



# 10.各 CPU 状态下的引脚状态

引脚状态术语释义如下。

类型	  所选引脚的功能		CPU <sup>‡</sup>	犬态						
大生			(1)	(2)	(3)	(4)	(5)	(6)	(7)	(8)
	主晶振电路 *1	主晶振电路	os	OS	OE	OE	OE	os	os	os
Α	数字 I/O *2	主时钟外部输入	-	-	IE/IS	IE/IS	IE/IS	IS	IS	IS
	数子  /0 ~2	GPIO	-	-	PC	HC	IS	HS	IS	HS
В	主晶振电路 *1	主晶振电路	os	os	OE	OE	OE	os	os	OS
Ь	数字 I/O *2	GPIO	-	-	PC	HC	IS	GS	IS	GS
	副晶振电路 *1	副晶振电路	os	OE	OE	OE	OE	OE	OE	OE
С	数字 I/O *2	副时钟外部输入	-	-	IE/IS	IE/IS	IE/IS	IS	IS	IS
	数于 1/0 2	GPIO	-	-	PC	HC	IS	HS	IS	HS
D	副晶振电路 *1	副时钟外部输入	os	OE	OE	OE	OE	OE	OE	OE
	数字 I/O *2	GPIO	-	-	PC	HC	IS	HS	IS	HS
Е	数字 I/O	INITX 输入			<b>俞入脚</b> ,	上拉电	阻打开:	;数字输	入在所?	有CPU
				没有被	** *	<del>-</del>			<del></del>	
F	数字 I/O	MD0 输入		为数字》 有被关院	喻入脚, ₹	<b>尤上</b> 拉	<b>电阻;</b> 委	双字输 人	.在所有(	CPU状
_	USB I/O *7	USB 端口	-	-	UE	US	US	US	US	US
G	数字 I/O *6	GPIO	IS	ΙE	СР	НС	IS	HS	IS	HS
Н	数字 I/O	SW调试功能引脚	IS	IP *5	PC	IP	IP	IP	IP	IP
		GPIO	-	-	PC	HC	IS	HS	IS	HS
		NMI 中断	-	-	ΙP	ΙP	ΙP	-	-	-
I	数字 I/O	WKUP0输入使能	-	-	ΙP	ΙP	ΙP	ΙP	ΙP	IP
		GPIO	IS	ΙE	PC	НС	IS	-	-	-
	模拟输入 *3	模拟输入	模拟输	入在所4	有CPU划	态下都	使能			
		WKUP输入使能	-	-	ΙP	ΙP	ΙP	ΙP	IP	IP
J	┃  数字 I/O *4	外部中断输入使能	-	-	ΙP	ΙP	ΙP	GS	IS	GS
	数子  /O 4 	GPIO	-	-	PC	HC	IS	HS	IS	HS
		其它	-	-	PC	НС	IS	GS	IS	GS
		CEC引脚	-	-	CP	CP	CP	CP	CP	CP
		WKUP输入使能	-	-	ΙP	ΙP	ΙP	ΙP	ΙP	IP
K	  数字	I2C 从机使能	-	-	PC	HC	ΙP	GS	IS	GS
"	数于 1/0	I2C 从机使能	-	-	PC	HC	ΙP	GS	IS	GS
		GPIO	IS	ΙE	PC	HC	IS	HS	IS	HS
		其它	-	_	PC	НС	IS	GS	IS	GS

表中术语的意义解释如下。

#### 类型

表明如"4. 引脚功能一览表"中"引脚列表"所示的引脚状态类型。

### 所选引脚的功能

表明用户程序所选择的的引脚功能。

### CPU 状态

表明下列所示的 CPU 状态。



- (1) 复位状态。CPU 由于供电电压过低或者上电复位而被初始化。
- (2) 复位状态。CPU 在上电复位完成后,由于外部复位 INITX 输入信号或系统初始化过程而被初始化。
- (3) 运行模式或者睡眠模式状态。 计时器模式,实时时钟模式或者停止模式状态。
- (5) 特机模式控制寄存器(STB\_CTL)中,待机模式引脚电平设置比特(SPL)被设置为"1"。
- (6) 深度待机停止模式或者深度待机实时时钟模式。 待机模式控制寄存器(STB\_CTL)中,待机模式引脚电平设置比特(SPL)被设置为"0"。
- (7) 深度待机停止模式或者深度待机实时时钟模式。待机模式控制寄存器(STB\_CTL)中,待机模式引脚电平设置比特(SPL)被设置为"1"。
  - 从深度待机模式唤醒后的运行模式。
- (8) I/O 状态保持功能(CONTX)被固定为"1"。

#### 每个引脚的状态

引脚状态列中, 状态符号的意义如下所示。

- IS 数字输出无效 (高阻)。上拉电阻关闭。数字输入关闭并且输入被固定在"0"。
- IE 数字输出无效 (高阻)。上拉电阻关闭。数字输入未关闭。
- IP 数字输出无效 (高阻)。上拉电阻由 PCR 寄存器设定。数字输入未关闭。
- IE/IS 数字输出无效 (高阻)。上拉电阻关闭。当晶振停止的情况下,数字输入关闭; 当晶振工作时,数字输入不关闭。
  - 晶振处于工作状态。但是在某些 CPU 工作模式下可能会被停止。
- OE 请查看外设功能手册中"低功耗模式"一章中的详细描述。
- OS 晶振停止状态(高阻)。
- UE USB I/O 功能由 USB 控制器控制。
- US USB I/O 功能无效(高阻)。
- PC 数字输出和上拉电阻由 GPIO 或者相关外设寄存器控制。数字输入未关闭。
- CP 数字输出和上拉电阻由 GPIO 或者相关外设寄存器控制。上拉电阻关闭:数字输入未关闭。
- HC 数字输出和上拉电阻保持了在进入当前 CPU 状态之前的状态。数字输入未关闭。
- HS 数字输出和上拉电阻保持了在进入当前 CPU 状态之前的状态。数字输入关闭。
- GS 数字输出和上拉电阻保持了在进入当前 CPU 状态之前相应 GPIO 功能的状态。数字输入关闭。

#### 补充提示

补充提示如下。



- \*1 在此类型中,当内部晶振功能被选中,数字输出将无效 (高阻)。上拉电阻关闭,数字输入关闭并且输入被固定在"0"。
- \*2 在此类型中, 当数字 I/O 功能被选中, 内部晶振功能将无效。
- \*3 在此类型中,当模拟输入功能被选中,数字输入将无效 (高阻)。 上拉电阻关闭,数字输入关闭并且输入被固定在"0"。
- \*4 在此类型中, 当数字 I/O 功能被选中,模拟输入功能将无效。
- \*5 在此情况下, PCR 寄存器将被初始化为"1", 上拉电阻打开。
  - 在此类型中,当数字 I/O 功能被选中,USB I/O 功能将无效。
- \*6 此引脚不带上拉电阻。
- \*7 在此类型中, 当 USB I/O 功能被选中, 数字输出将无效 (高阻)。数字输入关闭并且输入被固定在"0"。



# 11. 电气特性

### 11.1 绝对最大额定值

····	符号	额	定值	单位	备注
	1/1 7	最小	最大	平世	<b>一</b>
电源电压* <sup>1, *2</sup>	$V_{CC}$	$V_{\rm SS}$ - $0.5$	V <sub>SS</sub> + 4.6	V	
模拟基准电压* <sup>1, *3</sup>	AVRH	V <sub>SS</sub> - 0.5	V <sub>SS</sub> + 4.6	V	
输入电压* <sup>1</sup>	Vı	V <sub>SS</sub> - 0.5	V <sub>CC</sub> + 0.5 (≤ 4.6 V)	V	
		$V_{\rm SS}$ - $0.5$	V <sub>SS</sub> + 6.5	V	耐 5V
模拟引脚输入电压*1	V <sub>IA</sub>	V <sub>SS</sub> - 0.5	V <sub>CC</sub> + 0.5 (≤ 4.6 V)	V	
输出电压*1	Vo	V <sub>SS</sub> - 0.5	Vcc + 0.5 (≤ 4.6 V)	V	
L 电平最大输出电流* <sup>4</sup>	I <sub>OL</sub>	-	10	mA	4 mA 类型
L 电平平均输出电流* <sup>5</sup>	I <sub>OLAV</sub>	-	4	mA	4 mA 类型
L 电平最大总输出电流	ΣI <sub>OL</sub>	-	100	mA	
L 电平平均总输出电流* <sup>6</sup>	∑l <sub>OLAV</sub>	-	50	mA	
H 电平最大输出电流*4	I <sub>ОН</sub>	-	- 10	mA	4 mA 类型
H 电平平均输出电流*5	I <sub>OHAV</sub>	-	- 4	mA	4 mA 类型
H 电平平均输出电流* <sup>5</sup>	Σl <sub>OH</sub>	-	- 100	mA	
H 电平最大总输出电流	∑l <sub>OHAV</sub>	-	- 50	mA	
H 电平平均总输出电流* <sup>6</sup>	P <sub>D</sub>	-	200	mW	
功耗	T <sub>STG</sub>	- 55	+ 150	°C	

- \*1: 这些参数基于 V<sub>SS</sub>= 0V 条件。
- \*2: V<sub>CC</sub> 不可低于 V<sub>SS</sub> 0.5V。
- \*3: 确保接通电源时, 电压不超过 Vcc+ 0.5 V。
- \*4: 最大输出电流为单一引脚的峰值。
- \*5: 平均输出电流为在 100 ms 内流经单一引脚的平均电流。
- \*6: 平均总输出电流为在 100 ms 内流经所有引脚的平均电流。

#### <*警告*>

- 如在半导体器件上施加的负荷(电压、电流、温度等)超过绝对最大额定值,将会导致该器件永久损坏。请勿超过上述绝对最大额定值。



#### 11.2 推荐工作条件

 $(V_{SS} = 0.0V)$ 

参数	符号	条件		Ĺ	单位	备注
<b>多</b> 数	10 2	本口	最小	最大	辛匹	番任
   电源电压	V <sub>CC</sub>	_	1.65 * <sup>3</sup>	3.6	V	
七体七年	VCC	_	3.0	3.6	V	*1
<b>基制 井外 4. 广</b>	AVRH	-	2.7	$V_{CC}$	V	V <sub>CC</sub> ≥ 2.7 V
模拟基准电压			V <sub>CC</sub>	V <sub>CC</sub>	V	$V_{CC} < 2.7 \text{ V}$
	AVRL	-	VSS	VSS	V	
滤波电容器	Cs	-	1	10	μF	用于内部 regulator* <sup>2</sup>
工作温度	Та	-	- 40	+ 105	°C	

<sup>\*1:</sup> P81/UDP0 和 P80/UDM0 引脚用作 USB (UDP0, UDM0) 时。

### <*警告*>

- 1. 为确保半导体器件的正常工作,须满足所推荐的运行环境或条件。器件在所推荐的环境或条件下运行时,其全部电气特性均可得 到保证。
- 2. 请务必在所推荐的工作环境或条件范围内使用该半导体器件。如超出上述范围使用,可能会影响该器件的可靠性并导致故障。
- 3. 本公司对本数据手册中记载的使用、工作条件或组合不作任何保证。
- 4. 如用户欲在所列条件之外使用器件,请务必事先联系销售代表。

<sup>\*2:</sup> 滤波电容器的连接参见"9. 芯片使用注意事项"中"C 引脚"。

<sup>\*3:</sup> 低于或高于最小电源电压/中断检测电压时,只有内置高速 CR (包括主 PLL)或内置低速 CR 的指令执行和低电压检测功能可运行。



### 11.3 DC 特性

### 11.3.1 貓定电流

<i>11.3.1 额定</i> 度 符号			HCLK 频率*4		直	单位	备注												
(引脚名称)		宋作		典型*1	最大*2	<b>平</b> 仏	<b>金</b> 注												
		8 MHz 外部时钟输入,打开 PLL *8	8 MHZ	1.4	2.7														
		执行 NOP 代码	20 MHZ	2.6	4.1	mA	*3												
		内置高速 CR 停止 所有外部时钟被 CKENx 停止	40 MHZ	3.9	5.6														
		8 MHz 外部时钟输入,打开 PLL *8	8 MHZ	1.3	2.6														
	运行模式,执行	执行基准检测代码	20 MHZ	2.3	3.8	mA	*3												
	Flash 内的代码	内置高速 CR 停止 PCLK1 停止	40 MHZ	3.4	5.1														
		8 MHz 晶振,打开 PLL *8	8 MHZ	1.6	3.0														
		执行 NOP 代码	20 MHZ	2.8	4.4	mA	*3, *9												
		内置高速 CR 停止 所有外部时钟被 CKENx 停止	40 MHZ	4.1	5.9	l IIIA	3, 9												
	运行模式,执行	8 MHz 外部时钟输入,打开 PLL *8	8 MHZ	1.0	2.1														
Icc	RAM 内的代	执行 NOP 代码	20 MHZ	1.7	2.9	mA	*3												
(VCC)	码	内置高速 CR 停止 所有外部时钟被 CKENx 停止	40 MHZ	2.7	4.0														
	运行模式,执行 Flash 内的代码	8 MHz 外部时钟输入,打开 PLL *8 执行 NOP 代码 内置高速 CR 停止 所有外部时钟被 CKENx 停止	40 MHZ	1.6	3.1	mA	*3,*6,*7												
		内置高速 CR <sup>'5</sup> 执行 NOP 代码 所有外部时钟被 CKENx 停止	8 MHZ	1.1	2.4	mA	*3												
	运行模式,执行 Flash 内的代码													模式, 执行 数	32 kHZ	240	1264	μA	*3
		内置低速 CR 执行 NOP 代码 所有外部时钟被 CKENx 停止	100 kHZ	246	1271	μA	*3												
		OMIL 이 했다! (나선) - ++ 표 모니 *8	8 MHZ	0.8	1.9														
		<b>8 MHz</b> 外部时钟输入,打开 PLL *8 所有外部时钟被 CKENx 停止	20 MHZ	1.3	2.4	mA	*3												
			40 MHZ	1.8	3.0														
lccs	休眠模式	内置高速 CR <sup>*5</sup> 所有外部时钟被 CKENx 停止	8 MHZ	0.6	1.7	mA	*3												
(VCC)		32kHz 晶振 所有外部时钟被 CKENx 停止	32 kHZ	237	1261	μA	*3												
		内置低速 CR <sup>*5</sup> 所有外部时钟被 CKENx 停止	100 kHZ	238	1262	μA	*3												

\*1 :T<sub>A</sub>=+25°C,V<sub>CC</sub>=3.3V \*2 : T<sub>A</sub>=+105°C,V<sub>CC</sub>=3.6V

\*3: 所有端口固定

\*4: PCLK0 设置为 8 分频

\*5:通过调节将频率设置为 8 MHz

\*6: Flash 同步设置为 FRWTR.RWT=111 且 FSYNDN.SD=1111

\*7: VCC=1.65V

\*8: HCLK=8MHz 时, PLL 关闭

\*9: When IMAINSEL bit(MOSC\_CTL:IMAINSEL) is "10" (default).



	符号				值		
参数	(引脚名 称)		条件	典型	最大	单位	备注
			Ta=25°C Vcc=3.3 V	12.4	52.4	μΑ	*1, *2
	I <sub>CCH</sub> (VCC)	停止模式	Ta=25°C Vcc=1.65 V	12.0	52.0	μΑ	*1, *2
			Ta=105°C Vcc=3.6 V	-	597	μΑ	*1, *2
	I <sub>CCT</sub> (VCC)	副定时器模式	Ta=25℃ Vcc=3.3 V 32 kHz 晶振	15.6	55.6	μΑ	*1, *2
电源电流			Ta=25℃ Vcc=1.65 V 32 kHz 晶振	15.0	55.0	μΑ	*1, *2
			Ta=105℃ Vcc=3.6 V 32 kHz 晶振	-	601	μΑ	*1, *2
	I <sub>CCR</sub> (VCC)		Ta=25℃ Vcc=3.3 V 32 kHz 晶振	13.2	53.2	μΑ	*1, *2
		RTC 模式	Ta=25℃ Vcc=1.65 V 32 kHz 晶振	12.7	52.7	μΑ	*1, *2
			Ta=105℃ Vcc=3.6 V 32 kHz 晶振	-	598	μΑ	*1, *2

<sup>\*1:</sup> 所有端口固定。LVD 关闭。闪存关闭。

<sup>\*2:</sup> When CALDONE bit(CAL\_CTL:CALDONE) is "1". In case of "0", Bipolar Vref current is added.



ما المالية	符号		Ann. Act		,	值		友 Xit
参数	(引脚 名称)		条件		典型	最大	单位	备注
				Ta=25°C Vcc=3.3 V	0.58	1.85	μA	*1, *2
			RAM 关闭	Ta=25°C Vcc=1.65 V	0.56	1.83	μA	*1, *2
	I <sub>CCHD</sub>	深度待机		Ta=105°C Vcc=3.6 V	-	46	μA	*1, *2
	(VCC)	停止模式		Ta=25°C Vcc=3.3 V	0.78	6.6	μA	*1, *2
			RAM 开启	Ta=25°C Vcc=1.65 V	0.76	6.6	μΑ	*1, *2
电源电				Ta=105°C Vcc=3.6 V	-	88	μΑ	*1, *2
流				Ta=25°C Vcc=3.3 V	1.16	2.4	μΑ	*1, *2
			RAM 关闭	Ta=25°C Vcc=1.65 V	1.15	2.4	μΑ	*1, *2
	I <sub>CCRD</sub>	深度待机		Ta=105°C Vcc=3.6 V	-	46	μΑ	*1, *2
	(VCC)	RTC 模式	RAM 开启	Ta=25°C Vcc=3.3 V	1.37	7.2	μΑ	*1, *2
				Ta=25°C Vcc=1.65 V	1.35	7.2	μA	*1, *2
				Ta=105°C Vcc=3.6 V	-	88	μΑ	*1, *2

<sup>\*1:</sup> 所有端口固定。LVD 关闭。

<sup>\*2:</sup> When CALDONE bit(CAL\_CTL:CALDONE) is "1". In case of "0", Bipolar Vref current is added.



### LVD 电流

(V<sub>CC</sub>=1.65V  $\sim$  3.6V, V<sub>SS</sub>= 0V, T<sub>A</sub>=- 40°C  $\sim$  +105°C)

参数	符号	引脚名 称	条件	ĺ	值		备注
多数	111 75	称	<b>米</b> 什	典型	最大	单位	<b>甘</b> 仁
低电压检测电路		VCC	VCC 运行时	0.15	0.3	μΑ	产生复位时
(LVD) 电源电流	ICCLVD	VCC	色11円	0.10	0.3	μΑ	产生中断时

### Bipolar Vref 电流

(V<sub>CC</sub>=1.65V  $\sim$  3.6V, V<sub>SS</sub>= 0V, T<sub>A</sub>=- 40°C  $\sim$  +105°C)

参数	符号	引脚名	条件	值		单位	久注
多数	11 5	称		典型		平位	<b>金</b> 社
Bipolar Vref 电流	I <sub>CCBGR</sub>	VCC	运行时	100	200	μΑ	

#### 闪存电流

(V<sub>CC</sub>=1.65V  $\sim$  3.6V, V<sub>SS</sub>= 0V, T<sub>A</sub>=- 40°C  $\sim$  +105°C)

ſ	参数	符号	引脚名	条件	值		单位	备注
	少奴	11) 7	称	**	典型	最大	中区	<b>一</b>
	闪存写入/擦除电 流	Iccflash	VCC	写入/擦除时	4.4	5.6	mA	

### A/D 转换器电流

(V<sub>CC</sub>=1.65V  $\sim$  3.6V, V<sub>SS</sub>= 0V, T<sub>A</sub>=- 40°C  $\sim$  +105°C)

参数	符号	引脚名	条件		i	单位	备注	
少以	10 7	称	T XX	典型	最大	单	<b>番在</b>	
电源电流	I <sub>CCAD</sub>	VCC	运行时	0.5	0.75	mA		
基准电源电流			AVRH	运行时	0.69	1.3	mA	AVRH=3.6 V
(AVRH)	ICCAVRH	AVKII	停止时	0.1	1.3	μΑ		

### **外**设电**流消耗**

 $(V_{CC} = 3.3V, T_A = 25^{\circ}C)$ 

时钟模式	外设	条件		频率 (MHz)		单位	备注
的矿铁八	7F KZ	<b>Ж</b> Т	8	20	40	辛匹	<b>第</b> 任
	GPIO	所有端口运行时	0.05	0.12	0.23		
HCLK	DSTC	2ch 运行时	0.02	0.06	0.10	mA	
	USB	1ch 运行时	0.13	0.13	0.13	mA	*1
	基本定时器	4ch 运行时	0.02	0.05	0.10		
	ADC	1unit 运行时	0.04	0.10	0.21		
PCLK1	多功能串口	1ch 运行时	0.01	0.03	0.06	mA	
	多功能串口-I2S	1ch 运行时	0.02	0.05	0.08		
	智能卡接口	1ch 运行时	0.04	0.08	0.18		

<sup>\*1</sup> USB 自身使用 48MHz 的时钟。



### 11.3.2 引脚特性

(V<sub>CC</sub> = 1.65V  $\sim$  3.6V, V<sub>SS</sub>= 0V, T<sub>A</sub>=- 40°C  $\sim$  +105°C)

参数	符号	引脚名称	条件		值		单位	备注
	13 3	3174.19.43.	2011	最小	典型	最大	, , , , , ,	<b>A</b> (12
H 电平输入电压		CMOS 迟滞 输入引脚,	V <sub>CC</sub> ≥ 2.7 V	V <sub>CC</sub> × 0.8	_	V <sub>CC</sub> +0.3	V	
(迟滞输入)	$V_{IHS}$	MD0、MD1	$V_{CC}$ < 2.7 V	V <sub>CC</sub> × 0.7		100 10.0	•	
		耐 5V 输入	$V_{CC} \ge 2.7 \text{ V}$	$V_{CC} \times 0.8$	_	V <sub>SS</sub> +5.5	V	
		引脚	V <sub>CC</sub> < 2.7 V	V <sub>CC</sub> × 0.7	_	V <sub>SS</sub> +3.3	V	
		CMOS 迟滞 输入引脚,	V <sub>CC</sub> ≥ 2.7 V	V <sub>SS</sub> - 0.3	_	V <sub>CC</sub> × 0.2	V	
L 电平输入电压 (迟滞输入)	$V_{ILS}$	MD0、MD1	V <sub>CC</sub> < 2.7 V	100 111		V <sub>CC</sub> × 0.3	-	
		耐 5V 输入	V <sub>CC</sub> ≥ 2.7 V	.,	-	V <sub>CC</sub> × 0.2	.,	
		引脚	V <sub>CC</sub> < 2.7 V	V <sub>SS</sub> - 0.3	-	V <sub>CC</sub> × 0.3	V	
H 电平输出电压	$V_{OH}$	4 mA 类型	$V_{CC} \ge 2.7 \text{ V},$ $I_{OH} = -4 \text{ mA}$	V <sub>CC</sub> - 0.5	_	V <sub>CC</sub>	V	
	VOR	1111八人主	$V_{CC}$ < 2.7 V, $I_{OH}$ = - 2 mA	V <sub>CC</sub> - 0.45		• 00	·	
L 电平输出电压	$V_{OL}$	4 mA 类型	$V_{CC} \ge 2.7 \text{ V},$ $I_{OL} 4 \text{ mA}$ $V_{CC} < 2.7 \text{ V},$ $I_{OL} = 2 \text{ mA}$	V <sub>SS</sub>	-	0.4	V	
输入漏电流	I <sub>IL</sub>	-	-	- 5	-	+ 5	μΑ	
上拉电阻值	D	上拉引脚	V <sub>CC</sub> ≥ 2.7 V	21	33	48	kΩ	
工14 円 円1目	$R_{PU}$	工177.21 134	V <sub>CC</sub> < 2.7 V	-	-	88	K77	
输入电容	C <sub>IN</sub>	除 VCC, VSS, AVRH 以外	-	-	5	15	pF	



# 11.4 AC 特性


### 11.4.1 主时钟输入特性

(V<sub>CC</sub>= 1.65V  $\sim$  3.6V, V<sub>SS</sub>= 0V, T<sub>A</sub>=- 40°C  $\sim$  +105°C)

<b>⇔₩</b>	<i>₩</i> . □.	引脚名	及糾	ſ	直	74 th	₩ 7 <del>1</del> -	
参数	符号	称	条件	最小	最大	単位	备注	
			V <sub>CC</sub> ≥ 2.7V	8	48	MHz	连接晶振时	
   输入频率	F <sub>CH</sub>		$V_{CC} < 2.7V$	8	20	IVII IZ	足技能派司	
加リスク火干	I CH		-	8	48	MHz	使用外部时钟时	
输入时钟周期	t <sub>CYLH</sub>	X0, X1	-	20.83	125 ns		使用外部时钟时	
输入时钟脉宽	-		Pwh/tcylh, Pwl/tcylh	45	55	%	使用外部时钟时	
输入时钟上升/下降时 间	t <sub>CF,</sub> t <sub>CR</sub>		-	-	5	ns	使用外部时钟时	
	F <sub>CM</sub>	-	-	-	40.8	MHz	主时钟	
内部工作时钟 <sup>*1</sup> 频率	Fcc	-	-	-	40.8	MHz	基本时钟 (HCLK/FCLK)	
内部工作时钟 观率	F <sub>CP0</sub>	-	-	-	40.8	MHz	APB0 总线时钟* <sup>2</sup>	
	F <sub>CP1</sub>	-	-	-	40.8	MHz	APB1 总线时钟* <sup>2</sup>	
	t <sub>CYCCM</sub>	-	-	24.5	-	ns	基本时钟 (HCLK/FCLK)	
   内部工作时钟 <sup>*1</sup> 周期	t <sub>cycc</sub>	-	-	24.5	-	ns	APB0 总线时钟* <sup>2</sup>	
Nath-Talenata /山州	t <sub>CYCP0</sub>	-	-	24.5	-	ns	APB1 总线时钟* <sup>2</sup>	
	t <sub>CYCP1</sub>	-	-	24.5	-	ns	连接晶振时	

<sup>\*1:</sup> 有关各内部工作时钟的详细资料,请参照"FM0+系列外设手册""时钟"一章。

<sup>\*2:</sup> 有关各外设连接的 APB 总线的详细资料,请参照 "8. 框图"






### 11.4.2 *副时钟输入特性*

(V<sub>CC</sub>= 1.65V  $\sim$  3.6V, V<sub>SS</sub>= 0V, T<sub>A</sub>=- 40°C  $\sim$  +105°C)

会粉				单位	备注			
<b>少</b> 蚁	11 <del>2</del>	称	<b>深</b> 什	最小	典型	最大	<del>平</del> 位	<b>一</b>
输入频率	f		-	-	32.768	-	kHz	连接晶振时
- 1111 / 1/2// 1111 / 1/2// 1111 / 1/2// 1111 / 1/2// 1111 / 1/2// 1111 / 1/2//	T <sub>CL</sub>	V0.4	-	32	1	100	kHz	使用外部时钟时
输入时钟周期	t <sub>CYLL</sub>	X0A, X1A	-	10	-	31.25	μs	使用外部时钟时
输入时钟脉宽	1		Pwh/tcyll, Pwl/tcyll	45	ı	55	%	使用外部时钟时

有关所使用的晶振器,请参见"7.芯片使用注意事项"中"副晶振"。





### 11.4.3 内置 CR 振荡特性

### 内置高速 CR

(V<sub>CC</sub>= 1.65V  $\sim$  3.6V, V<sub>SS</sub>= 0V, T<sub>A</sub>=- 40°C  $\sim$  +105°C)

参数	符号	条件		值		单位	备注	
<b>少</b> 数	10.2	<b>余</b> 件	最小	典型	最大	半世		
叶仙梅萝	<b>F</b>	Ta = - 10°C to + 105°C,	7.92	8	8.08	MHz	调节后*1	
时钟频率 FCRH		Ta = - 40°C to + 105°C,	7.84	8	8.16	MHz	Ni	
频率稳定时间	t <sub>CRWT</sub>	-	-	-	300	μs	*2	

<sup>\*1:</sup> 使用闪存内 CR 调节区的值作为频率调节值使用时。

### 内置低速 CR

(V<sub>CC</sub>= 1.65V  $\sim$  3.6V, V<sub>SS</sub>=A0V, T<sub>A</sub>=- 40°C  $\sim$  +105°C)

参数	符号	条件		值		单位	备注
多效	17) 7	<b>*</b> T	最小	标准	最大	中区	<b>番</b> 在
时钟频率	f <sub>CRL</sub>	-	50	100	150	kHz	

<sup>\*2:</sup> 该时间为从设置调节值到高速 CR 时钟频率稳定之间的一段时间。设置了调节值后,经过频率稳定所需时间后可将高速 CR 时钟作为源时钟。




#### 11.4.4 主 PLL 的工作条件(主时钟用作 PLL 的输入时钟时)

 $(V_{CC}$ = 1.65V  $\sim$  3.6V,  $V_{SS}$ = 0V,  $T_A$ =- 40°C  $\sim$  +105°C)

参数	符号	值			单位	备注
<b>少</b> 效	117.5	最小	典型	最大	平位	<b>一</b>
PLL 振荡稳定等待时间* <sup>1</sup> (锁定时间)	t <sub>LOCK</sub>	50	-	-	μs	
PLL 输入时钟频率	F <sub>PLLI</sub>	8	-	16	MHz	
PLL 倍频率	-	5	-	18	倍频	
PLL 模块振荡时钟频率	F <sub>PLLO</sub>	75	-	150	MHz	
主 PLL 时钟频率* <sup>2</sup>	F <sub>CLKPLL</sub>	-	-	40	MHz	
USB 时钟频率* <sup>3</sup>	F <sub>CLKSPLL</sub>	-	-	48	MHz	

<sup>\*1:</sup> 等待时间为 PLL 晶振稳定所需的时间。

- \*2: 有关主 PLL 时钟 (CLKPLL) 的详细资料,请参照"FM0+系列外设手册中"中"时钟"一章。
- \*3: 有关主 USB 时钟的详细资料,请参照"FM0+系列外设手册-通信模块部分"中"USB 时钟产生器"一章。



#### 11.4.5 主 PLL 的工作条件(内置高速 CR 时钟用作主 PLL 的输入时钟时)

 $(V_{CC}$ = 1.65V  $\sim$  3.6V,  $V_{SS}$ = 0V,  $T_A$ =- 40°C  $\sim$  +105°C)

\$\frac{1}{2}\$	<i>⁄</i> ∕⁄⁄ □	值			34 £3.	אני אל
参数	符号	最小	典型	最大	单位	备注
PLL 振荡稳定等待时间* <sup>1</sup> (锁定时间)	t <sub>LOCK</sub>	50	-	-	μs	
PLL 输入时钟频率	F <sub>PLLI</sub>	7.84	8	8.16	MHz	
PLL 倍频率	-	9	-	18	倍频	
PLL 模块振荡时钟频率	F <sub>PLLO</sub>	75	-	150	MHz	
主 PLL 时钟频率* <sup>2</sup>	F <sub>CLKPLL</sub>	-	-	40.8	MHz	

<sup>\*1:</sup> 等待时间为 PLL 晶振稳定的时间。

\*2: 有关主 PLL 时钟 (CLKPLL) 的详细资料,请参照"FM0+系列外设手册"中"时钟"一章

#### 注意事项:

- 对于主 PLL 源时钟,务必输入频率经过调整的高速 CR 时钟 (CLKHC)。

设置 PLL 倍频率时,请考虑内置高速 CR 时钟的精确度并防止主时钟超过最大频率。



### 11.4.6 复位输入特性


 $(V_{CC} = 1.65 \text{ V} \sim 3.6 \text{ V}, V_{SS} = 0 \text{ V}, T_{A} = -40 ^{\circ}\text{C} \sim +105 ^{\circ}\text{C})$ 

参数	符号	引脚名称	条件	Ô	1	单位	备注
少奴	10 3 31,04121141	2011	最小	最大	1  -	H 177	
复位输入时间	t <sub>INITX</sub>	INITX	•	500	ı	ns	

### 11.4.7 上电复位时序

 $(V_{CC} = 1.65 \text{ V} \sim 3.6 \text{ V}, V_{SS} = 0 \text{ V}, T_{A} = -40 ^{\circ}\text{C} \sim +105 ^{\circ}\text{C})$ 

参数	符号	引脚名称	值	•	单位	备注
多效	10 7	10 7   71,044,121,121		最大	平位	<b>一</b>
电源上升时间	tvccr		0	-	ms	
电源切断时间	t <sub>OFF</sub>	VCC	1	-	ms	VCC < 0.2V
上电复位释放时间	t <sub>PRT</sub>		0.43	3.4	ms	



术语

□VCC 最小值:推荐工作条件的最小 V<sub>CC</sub>。

□VDH 最小值:低电压检测复位的最低检测电压。参见"11.7低压检测特性"。




### 11.4.8 基本定时器输入时序

### 定时器输入时序

(V<sub>CC</sub>= 1.65V  $\sim$  3.6V, V<sub>SS</sub>= 0V, T<sub>A</sub>=- 40°C  $\sim$  +105°C)


参数	符号	引脚名称 条件 —		值		单位	备注
多数	111 2	71 104 10 10	本口	最小	最大	4-12	用红
输入脉宽	t <sub>TIWH</sub> ,t <sub>TIWL</sub>	TIOAn/TIOBn(用 作 ECK、TIN 时)	-	2t <sub>CYCP</sub>	-	ns	



### 触发输入时序

(V<sub>CC</sub>= 1.65V  $\sim$  3.6V, V<sub>SS</sub>= 0V, T<sub>A</sub>=- 40°C  $\sim$  +105°C)

参数	符号	引脚名称	条件	<u></u> 最小	最大	单位	备注
输入脉宽	t <sub>TRGH</sub> ,t <sub>TRGL</sub>	TIOAn/TIOBn(用 作 TGIN 时)	-	2t <sub>CYCP</sub>	-	ns	



### 注意事项:

- t<sub>CYCP</sub> 指 APB 总线时钟的周期。 有关连接到基本定时器的 APB 总线序号,请参见"8.框图"。



### 11.4.9 CSIO/SPI/UART 时序


# CSIO (SPI=0, SCINV=0)


(V<sub>CC</sub>= 1.65V  $\sim$  3.6V, V<sub>SS</sub>= 0V, T<sub>A</sub>=- 40°C  $\sim$  +105°C)

参数	符号	引脚名	条件	V <sub>cc</sub> < 2		V <sub>CC</sub> ≥ 2.7 V		单位
多奴	10 3	称	TI XK	最小	最大	最小	最大	<del>平</del> 位
串行时钟周期	tscyc	SCKx		4 t <sub>CYCP</sub>	-	4 t <sub>CYCP</sub>	-	ns
SCK↓→SOT 延迟时间	t <sub>SLOVI</sub>	SCKx, SOTx		- 30	+ 30	- 20	+ 20	ns
SIN → SCK↑ 建立时间	t <sub>IVSHI</sub>	SCKx, SINx	主控模式	50	-	36	-	ns
SCK↑→SIN 保持时间	t <sub>SHIXI</sub>	SCKx, SINx		0	-	0	-	ns
串行时钟 L 脉宽	t <sub>SLSH</sub>	SCKx		2 t <sub>CYCP</sub> - 10	-	2 t <sub>CYCP</sub> - 10	ı	ns
串行时钟 H 脉宽	t <sub>SHSL</sub>	SCKx		t <sub>CYCP</sub> + 10	-	t <sub>CYCP</sub> + 10	-	ns
SCK↓→SOT 延迟时间	t <sub>SLOVE</sub>	SCKx, SOTx	11 目標 4	-	50	ı	30	ns
SIN → SCK↑ 建立时间	t <sub>IVSHE</sub>	SCKx, SINx	从属模式	10	-	10	-	ns
SCK↑→SIN 保持时间	t <sub>SHIXE</sub>	SCKx, SINx		20	-	20	-	ns
SCK 下降时间	tF	SCKx		-	5	-	5	ns
SCK 上升时间	tR	SCKx		-	5	-	5	ns

- 上述 AC 特性为时钟同步模式下的特性。
- t<sub>CYCP</sub> 指 APB 总线时钟周期。有关连接到多功能串口的 APB 总线序号,请参见"8.框图。"
- 这些特性仅适用于重定位端口号相同时。例如,不适用于 SCKx\_0 和 SOTx\_1 组合。
- 外部负载电容 CL=30 pF










### CSIO (SPI=0, SCINV=1)


 $(V_{CC}$ = 1.65 V ~ 3.6 V,  $V_{SS}$ = 0 V,  $T_A$ =- 40°C ~ +105°C)

参数	符号	引脚 名称	条件	V <sub>cc</sub> < 2.7V		V <sub>CC</sub> ≥ 2.7V		单位
多效	10 3	名称	本门	最小	最大	最小	最大	平匹
串行时钟周期	t <sub>SCYC</sub>	SCKx		4 t <sub>CYCP</sub>	ı	4 t <sub>CYCP</sub>	ı	ns
SCK↑→SOT 延迟时间	t <sub>SHOVI</sub>	SCKx, SOTx		- 30	+ 30	- 20	+ 20	ns
SIN → SCK ↓ 建立时间	t <sub>IVSLI</sub>	SCKx, SINx	主控模式	50	-	36	-	ns
SCK↓→SIN 保持时间	t <sub>SLIXI</sub>	SCKx, SINx		0	-	0	-	ns
串行时钟 L 脉宽	t <sub>SLSH</sub>	SCKx		2 t <sub>CYCP</sub> - 10	-	2 t <sub>CYCP</sub> - 10	-	ns
串行时钟 H 脉宽	t <sub>SHSL</sub>	SCKx		t <sub>CYCP</sub> + 10	-	t <sub>CYCP</sub> + 10	-	ns
SCK↑→SOT 延迟时间	tshove	SCKx, SOTx		-	50	-	33	ns
SIN → SCK ↓ 建立时间	t <sub>IVSLE</sub>	SCKx, SINx	从属模式	10	-	10	-	ns
SCK↓→SIN 保持时间	t <sub>SLIXE</sub>	SCKx, SINx		20	-	20	-	ns
SCK 下降时间	tF	SCKx		-	5	-	5	ns
SCK 上升时间	tR	SCKx		-	5	-	5	ns

- 上述 AC 特性为时钟同步模式下的特性。
- t<sub>CYCP</sub> 指 APB 总线时钟的周期。有关连接到多功能串口的 APB 总线序号,请参见"8.框图。"
- *这些特性仅适用于重定位端口号相同时。例如,不适用于* SCKx\_0 和 SOTx\_1 组合。
- 外部负载电容 CL=30 pF










### SPI (SPI=1, SCINV=0)


 $(V_{CC}$ = 1.65 V ~ 3.6 V,  $V_{SS}$ = 0 V,  $T_A$ =- 40°C ~ +105°C)

参数	符号	引脚	条件	V <sub>cc</sub> < 2		V <sub>cc</sub> ≥ 2		单位
多女	10 2	名称	本丁	最小	最大	最小	最大	平匹
串行时钟周期	t <sub>SCYC</sub>	SCKx		4 t <sub>CYCP</sub>	-	4 t <sub>CYCP</sub>	-	ns
SCK↑→SOT 延迟时间	t <sub>SHOVI</sub>	SCKx, SOTx		- 30	+ 30	- 20	+ 20	ns
SIN → SCK ↓ 建立时间	t <sub>IVSLI</sub>	SCKx, SINx	主控模式	50	-	36	-	ns
SCK↓→SIN 保持时间	t <sub>SLIXI</sub>	SCKx, SINx		0	-	0	-	ns
SOT → SCK ↓ 延迟时间	t <sub>SOVLI</sub>	SCKx, SOTx		2 t <sub>CYCP</sub> - 30	ı	2 t <sub>CYCP</sub> - 30	-	ns
串行时钟 L 脉宽	t <sub>SLSH</sub>	SCKx		2 t <sub>CYCP</sub> - 10	ı	2 t <sub>CYCP</sub> - 10	ı	ns
串行时钟 H 脉宽	t <sub>SHSL</sub>	SCKx		t <sub>CYCP</sub> + 10	1	t <sub>CYCP</sub> + 10	ı	ns
SCK↑→SOT 延迟时间	t <sub>SHOVE</sub>	SCKx, SOTx		-	50	-	33	ns
SIN → SCK ↓ 建立时间	t <sub>IVSLE</sub>	SCKx, SINx	从属模式	10	ı	10	-	ns
SCK↓→SIN 保持时间	t <sub>SLIXE</sub>	SCKx, SINx		20	-	20	ı	ns
SCK 下降时间	tF	SCKx		-	5	-	5	ns
SCK 上升时间	tR	SCKx		-	5	-	5	ns

- 上述 AC 特性为时钟同步模式下的特性。
- t<sub>CYCP</sub> 指 APB 总线时钟的周期。有关连接到多功能串口的 APB 总线序号,请参见"8.框图。"
- *这些特性仅适用于重定位端口号相同时。例如,不适用于* SCKx\_0 和 SOTx\_1 组合。
- 外部负载电容 C<sub>L</sub>=30 pF










### SPI (SPI=1, SCINV=1)


 $(V_{CC} = 1.65V \sim 3.6V, V_{SS} = 0V, T_{A} = -40^{\circ}C \sim +105^{\circ}C)$ 

参数	符号	引脚	条件	V <sub>cc</sub> < 2		V <sub>cc</sub> ≥ 2		单位
多效	10 2	名称	本口	最小	最大	最小	最大	平匹
串行时钟周期	t <sub>SCYC</sub>	SCKx		4 t <sub>CYCP</sub>	-	4 t <sub>CYCP</sub>	-	ns
SCK↓→SOT 延迟时间	t <sub>SLOVI</sub>	SCKx, SOTx		- 30	+ 30	- 20	+ 20	ns
SIN → SCK↑ 建立时间	t <sub>IVSHI</sub>	SCKx, SINx	主控模式	50	-	36	-	ns
SCK↑→SIN 保持时间	t <sub>SHIXI</sub>	SCKx, SINx		0	-	0	-	ns
SOT → SCK↑ 延迟时间	t <sub>sovні</sub>	SCKx, SOTx		2 t <sub>CYCP</sub> - 30	-	2 t <sub>CYCP</sub> - 30	-	ns
串行时钟 L 脉宽	t <sub>SLSH</sub>	SCKx		2 t <sub>CYCP</sub> - 10	ı	2 t <sub>CYCP</sub> - 10	ı	ns
串行时钟 H 脉宽	t <sub>SHSL</sub>	SCKx		t <sub>CYCP</sub> + 10	-	t <sub>CYCP</sub> + 10	-	ns
SCK↓→SOT 延迟时间	tslove	SCKx, SOTx		-	50	-	33	ns
SIN → SCK↑ 建立时间	t <sub>IVSHE</sub>	SCKx, SINx	从属模式	10	-	10	-	ns
SCK↑→SIN 保持时间	t <sub>SHIXE</sub>	SCKx, SINx		20	-	20	-	ns
SCK 下降时间	tF	SCKx		-	5	-	5	ns
SCK 上升时间	tR	SCKx		-	5	-	5	ns

- 上述 AC 特性为时钟同步模式下的特性。
- t<sub>CYCP</sub> 指 APB 总线时钟周期。有关连接到多功能串口的 APB 总线序号,请参见"8.框图。"
- *这些特性仅适用于重定位端口号相同时。例如,不适用于* SCKx\_0 和 SOTx\_1 组合。
- 外部负载电容 C<sub>L</sub>=30 pF









### 使用 CSIO/SPI 芯片选择时 (SCINV=0, CSLVL=1)

 $(V_{CC} = 1.65V \sim 3.6V, V_{SS} = 0V, T_A = -40^{\circ}C \sim +105^{\circ}C)$ 

参数	符号	条件	V <sub>CC</sub> < 2.7 V		V <sub>cc</sub> ≥ 2	单位	
	11) 7	<b>*</b> T	最小	最大	最小	最大	<del>字</del> 匹
SCS↓→SCK↓ 建立时间	t <sub>CSSI</sub>		(*1)-50	(*1)+0	(*1)-50	(*1)+0	ns
SCK↑→SCS↑ 保持时间	t <sub>CSHI</sub>	主控模式	(*2)+0	(*2)+50	(*2)+0	(*2)+50	ns
SCS 取消时间	t <sub>CSDI</sub>		(*3)-50	(*3)+50	(*3)-50	(*3)+50	ns
SCS↓→SCK↓ 建立时间	t <sub>CSSE</sub>		3t <sub>CYCP</sub> +30	-	3t <sub>CYCP</sub> +30	-	ns
SCK↑→SCS↑ 保持时间	t <sub>CSHE</sub>		0	-	0	-	ns
SCS 取消时间	tcsde	从属模式	3t <sub>CYCP</sub> +30	-	3t <sub>CYCP</sub> +30	-	ns
SCS↓→SOT 延迟时间	t <sub>DSE</sub>		-	55	-	40	ns
SCS↑→SOT 延迟时间	t <sub>DEE</sub>		0	-	0	-	ns


<sup>\*1:</sup> CSSU 值 × 串行芯片选择时钟周期。


- t<sub>CYCP</sub> 指 APB 总线时钟的周期。有关连接到多功能串口的 APB 总线序号,请参见"8.框图。"
- 有关 CSSU、CSHD、CSDS 和串行芯片选择工作时钟的信息,请参见"FM0 + 系列外设手册。"
- 这些特性仅保证相同的重定位端口号。例如,这些特性不保证 SCKx\_0 和 SCSIx\_1 的组合。
- 外部负载电容 C<sub>L</sub>=30pF 时。

<sup>\*2:</sup> CSHD 值 × 串行芯片选择时钟周期。

<sup>\*3:</sup> CSDS 值 × 串行芯片选择时钟周期。不考虑 CSDS 值设置,串行芯片选择引脚从无效到重新有效期间需要 5t<sub>CYCP</sub> 或更多时间。









### 使用 CSIO/SPI 芯片选择时 (SCINV=1, CSLVL=1)

 $(V_{CC} = 1.65V \sim 3.6V, V_{SS} = 0V, T_A = -40^{\circ}C \sim +105^{\circ}C)$ 

				· ·				
参数	符号	条件	V <sub>cc</sub> <	V <sub>cc</sub> <2.7 V		V <sub>CC</sub> ≥ 2.7 V		
	17 2	<b>承</b> 任	最小	最大	最小	最大	单位	
SCS↓→SCK↑ 建立 时间	t <sub>CSSI</sub>		(*1)-50	(*1)+0	(*1)-50	(*1)+0	ns	
SCK↓→SCS↑ 保持 时间	t <sub>CSHI</sub>	主控模式	(*2)+0	(*2)+50	(*2)+0	(*2)+50	ns	
SCS 取消时间	t <sub>CSDI</sub>		(*3)-50	(*3)+50	(*3)-50	(*3)+50	ns	
SCS↓→SCK↑ 建立 时间	t <sub>CSSE</sub>		3t <sub>CYCP</sub> +30	-	3t <sub>CYCP</sub> +30	-	ns	
SCK↓→SCS↑ 保持 时间	t <sub>CSHE</sub>		0	-	0	-	ns	
SCS 取消时间	t <sub>CSDE</sub>	从属模式	3t <sub>CYCP</sub> +30	-	3t <sub>CYCP</sub> +30	-	ns	
SCS↓→SOT 延迟时 间	t <sub>DSE</sub>		-	55	-	43	ns	
SCS↑→SOT 延迟时 间	t <sub>DEE</sub>		0	-	0	-	ns	


<sup>\*1:</sup> CSSU 值 × 串行芯片选择时钟周期。


- t<sub>CYCP</sub> 指 APB 总线时钟的周期。有关连接到多功能串口的 APB 总线序号,请参见"8.框图。"
- 有关 CSSU、CSHD、CSDS 和串行芯片选择时序工作时钟的信息,请参见"FM0 + 系列外设手册。"
- 这些特性仅保证相同的重定位端口号。例如,这些特性不保证 SCKx\_0 和 SCSIx\_1 的组合。
- 外部负载电容 CL=30pF 时。

<sup>\*2:</sup> CSHD 值 × 串行芯片选择时钟周期。

<sup>\*3:</sup> CSDS 值 × 串行芯片选择时钟周期。不考虑 CSDS 值设置,串行芯片选择引脚从无效到重新有效期间需要 5tcycp 或更多时间。









### 使用 CSIO/SPI 芯片选择时 (SCINV=0, CSLVL=0)

 $(V_{CC} = 1.65V \sim 3.6V, V_{SS} = 0V, T_A = -40^{\circ}C \sim +105^{\circ}C)$ 

Δ W.	Andre 177	And And	V <sub>cc</sub> <	2.7 V	V <sub>cc</sub> ≥	2.7 V	鱼
参数	符号	条件	SCS↑→SCK↓ 建立时间	SCS↑→SCK↓ 建立时间	SCS↑→SCK↓ 建立时间	SCS↑→SCK↓ 建立时间	单 位
SCS↑→SCK↓ 建立时间	t <sub>CSSI</sub>		(*1)-50	(*1)+0	(*1)-50	(*1)+0	ns
SCK↑→SCS↓ 保持时间	t <sub>CSHI</sub>	主控模式	(*2)+0	(*2)+50	(*2)+0	(*2)+50	ns
SCS 取消时间	t <sub>CSDI</sub>		(*3)-50	(*3)+50	(*3)-50	(*3)+50	ns
SCS↑→SCK↓ 建立时间	t <sub>CSSE</sub>		3t <sub>CYCP</sub> +30	-	3t <sub>CYCP</sub> +30	-	ns
SCK↑→SCS↓ 保持时间	t <sub>CSHE</sub>		0	-	0	-	ns
SCS 取消时间	t <sub>CSDE</sub>	从属模式	3t <sub>CYCP</sub> +30	-	3t <sub>CYCP</sub> +30	-	ns
SCS↑→SOT 延迟时间	t <sub>DSE</sub>		-	55	-	40	ns
SCS↓→SOT 延迟时间	t <sub>DEE</sub>		0	-	0	-	ns


<sup>\*1:</sup> CSSU 值 × 串行芯片选择时钟周期。


- t<sub>CYCP</sub> 指 APB 总线时钟的周期。有关连接到多功能串口的 APB 总线序号,请参见"8.框图。"
- 有关 CSSU、CSHD、CSDS 和串行芯片选择时序工作时钟的信息,请参见"FM0 + 系列外设手册。"
- 这些特性仅保证相同的重定位端口号。例如,这些特性不保证 SCKx\_0 和 SCSIx\_1 的组合。
- 外部负载电容 CL=30pF 时。

<sup>\*2:</sup> CSHD 值 × 串行芯片选择时钟周期。

<sup>\*3:</sup> CSDS 值 × 串行芯片选择时钟周期。不考虑 CSDS 值设置,串行芯片选择引脚从无效到重新有效期间需要 5t<sub>CYCP</sub> 或更多时间。









### 使用 CSIO/SPI 芯片选择时 (SCINV=1, CSLVL=0)

 $(V_{CC} = 1.65V \sim 3.6V, V_{SS} = 0V, T_A = -40^{\circ}C \sim +105^{\circ}C)$ 

参数	符号	<b>V</b> <sub>cc</sub> < 2.7 V		2.7 <b>V</b>	V <sub>cc</sub> ≥ 2	2.7 <b>V</b>	单位
<b>少</b> 蚁	11) 7	<b>*</b> T	最小	最大	最小	最大	<del>平</del> 匹
SCS↑→SCK↑ 建立时间	t <sub>CSSI</sub>		(*1)-50	(*1)+0	(*1)-50	(*1)+0	ns
SCK↓→SCS↓ 保持时间	t <sub>CSHI</sub>	主控模式	(*2)+0	(*2)+50	(*2)+0	(*2)+50	ns
SCS 取消时间	t <sub>CSDI</sub>		(*3)-50	(*3)+50	(*3)-50	(*3)+50	ns
SCS↑→SCK↑ 建立时间	t <sub>CSSE</sub>		3t <sub>CYCP</sub> +30	-	3t <sub>CYCP</sub> +30	-	ns
SCK↓→SCS↓ 保持时间	t <sub>CSHE</sub>		0	-	0	-	ns
SCS 取消时间	t <sub>CSDE</sub>	从属模式	3t <sub>CYCP</sub> +30	-	3t <sub>CYCP</sub> +30	-	ns
SCS↑→SOT 延迟时间	t <sub>DSE</sub>		-	55	-	40	ns
SCS↓→SOT 延迟时间	t <sub>DEE</sub>		0	-	0	-	ns


<sup>\*1:</sup> CSSU 值 × 串行芯片选择时钟周期。


- t<sub>CYCP</sub> 指 APB 总线时钟的周期。有关连接到多功能串口的 APB 总线序号,请参见"8.框图。"
- 有关 CSSU、CSHD、CSDS 和串行芯片选择时序工作时钟的信息,请参见"FM0+系列外设手册。"
- *这些特性仅保证相同的重定位端口号。例如,这些特性不保证* SCKx\_0 和 SCSIx\_1 的组合。
- 外部负载电容 CL=30pF 时。

<sup>\*2:</sup> CSHD 值 × 串行芯片选择时钟周期。

<sup>\*3:</sup> CSDS 值 × 串行芯片选择时钟周期。不考虑 CSDS 值设置,串行芯片选择引脚从无效到重新有效期间需要 5t<sub>CYCP</sub> 或更多时间。










# UART 外部时钟输入 (EXT=1)

(V<sub>CC</sub>=1.65V  $\sim$  3.6V, V<sub>SS</sub>= 0V, T<sub>A</sub>=- 40°C  $\sim$  +105°C)

参数	符号	条件	ħ	Ī	单位	备注
	111 77	<b>**</b> T	最小	最大	平位	田仁
串行时钟 L 脉宽	t <sub>SLSH</sub>		t <sub>CYCP</sub> +10	-	ns	
串行时钟 H 脉宽	t <sub>SHSL</sub>	C =20pE	t <sub>CYCP</sub> +10	-	ns	
SCK 下降时间	t <sub>F</sub>	C <sub>L</sub> =30pF	-	5	ns	
SCK 上升时间	t <sub>R</sub>		-	5	ns	






#### 11.4.10 外部输入时序

 $(V_{CC} = 1.65V \sim 3.6V, V_{SS} = 0V, T_{A} = -40^{\circ}C \sim +105^{\circ}C)$ 

参数	符号	引脚名称	条件	<u>值</u> 最小	最大	単位	备注
输入脉宽	t <sub>INH</sub> , t <sub>INL</sub>	ADTGx	-	2 t <sub>CYCP</sub> * <sup>1</sup>	-	ns	A/D 转换器触发输入
		INT00 to INT08,	*2	2 t <sub>CYCP</sub> +100* <sup>1</sup>	-	ns	
		INT12, INT13, INT15, NMIX	*3	500	-	ns	外部中断,NMI
		WKUPx	*4	500	-	ns	深度待机唤醒

- \*1: tcycp 是指 APB 总线时钟周期。有关多功能计时器以及外部中断控制器连接的 APB 总线序号,请参见"8.框图"。
- \*2: 运行模式和休眠模式时
- \*3: 计时器模式、RTC 模式和停止模式时
- \*4: 深度待机 RTC 模式和深度待机停止模式时






#### 11.4.11 I<sup>2</sup>C 时序/I2C 从机时序

 $(V_{CC} = 1.65V \sim 3.6V, V_{SS} = 0V, T_{A} = -40^{\circ}C \sim +105^{\circ}C)$ 

参数	符号	条件	标准	<b>模式</b>	高速	<b>莫式</b>	单位	备注
<b>多</b> 数	11 5	<b>米</b> 什	最小	最大	最小	最大	位	番在
SCL 时钟频率	$f_{SCL}$		0	100	0	400	kHz	
(重复)启动条件保持时间 SDA↓→ SCL↓	t <sub>HDSTA</sub>		4.0	-	0.6	ı	μs	
SCL 时钟 L 宽	$t_{LOW}$		4.7	-	1.3	-	μs	
SCL 时钟 H 宽	t <sub>HIGH</sub>		4.0	-	0.6	-	μs	
(重复)启动建立时间 SCL↑ → SDA↓	t <sub>SUSTA</sub>	C <sub>L</sub> =30pF, _	4.7	-	0.6	-	μs	
数据保持时间 SCL ↓ → SDA ↓ ↑	t <sub>HDDAT</sub>	R=(V <sub>P</sub> /I <sub>OL</sub> )* <sup>1</sup>	0	3.45* <sup>2</sup>	0	0.9*3	μs	
数据建立时间 SDA↓↑→ SCL↑	t <sub>SUDAT</sub>		250	-	100	ı	ns	
停止条件建立时间 SCL↑→SDA↑	t <sub>SUSTO</sub>		4.0	-	0.6	ı	μs	
停止条件和启动条件之间的 总线空闲时间	t <sub>BUF</sub>		4.7	-	1.3	-	μs	
噪声过滤器	t <sub>SP</sub>	-	2t <sub>CYCP</sub> *4	-	2t <sub>CYCP</sub> *4	-	ns	

- \*1: R 是指 SCL 和 SDA 总线上的上拉电阻,CL 是指 SCL 和 SDA 总线上的负载电容。V<sub>P</sub> 是指上拉电阻的电源电压,I<sub>OL</sub> 是指 V<sub>OL</sub> 保证电流。
- \*2: 最大 t<sub>HDDAT</sub> 至少必须满足的条件是,从机将 SCL 信号保持在 L (t<sub>LOW</sub>) 的时间不会延长。
- \*3: 高速模式  $I^2C$  总线芯片可用于标准模式  $I^2C$  总线系统,但必须满足  $t_{SUDAT} \geq 250~ns$  的要求。
- \*4:  $t_{CYCP}$ F 是指 APB 总线时钟周期。有关  $I^2$ C 连接的 APB 总线序号,请参见"8. 框图"。使用标准模式时,请将 APB 总线时钟设置在 2MHz 或以上。使用高速模式时,请将 APB 总线时钟设置在 8MHz 或以上。






## 11.4.12 I2S 时序(多功能串口-I2S 时序)

(V<sub>CC</sub>= 1.65V  $\sim$  3.6V, V<sub>SS</sub>= 0V, T<sub>A</sub>=- 40°C  $\sim$  +105°C)

参数	符号	引脚名称	<del>条件</del>	V <sub>cc</sub> <		Vcc≥	2.7V	单位
<b>多</b> 数	111 4	刀砰在你	承什	最小	最大	最小	最大	平位
MI2SCK 最大频率*1	f <sub>MI2SCK</sub>	MI2SCKx		-	6.144	-	6.144	MHz
I <sup>2</sup> S 时钟周期* <sup>1</sup>	t <sub>ICYC</sub>	MI2SCKx		4t <sub>CYCP</sub>	-	4t <sub>CYCP</sub>	-	ns
I <sup>2</sup> S 时钟占空比	Δ	MI2SCKx		45%	55%	45%	55%	
MI2SCK↓→MI2SWS 延迟时间	t <sub>SWDT</sub>	MI2SCKx , MI2SWS x		-30	+30	-20	+20	ns
MI2SCK↓→MI2SDO 延迟时间	t <sub>SDDT</sub>	MI2SCKx , MI2SDO x	C <sub>L</sub> =30pF	-30	+30	-20	+20	ns
MI2SDI→MI2SCK↑ 建立时间	t <sub>DSST</sub>	MI2SCKx , MI2SDIx		50	1	36	-	ns
MI2SCK↑→MI2SDI 保持时间	t <sub>SDHT</sub>	MI2SCKx , MI2SDIx		0	-	0	-	ns
MI2SCK 下降时间	$t_{F}$	MI2SCKx		-	5	-	5	ns
MI2SCK 上升时间	t <sub>R</sub>	MI2SCKx		-	5	-	5	ns

\*1:  $I^2S$  时钟应满足 PCLK ( $t_{ICYC}$ ) 倍频,并且其频率低于  $f_{MI2SCK}$ 。详细信息请参见外围资源手册通信模块部分的  $I^2S$  一章。




#### MI2SMCK 输入特性

 $(V_{CC} = 1.65 \text{ V to } 3.6 \text{ V}, V_{SS} = 0 \text{ V}, T_{A} = -40^{\circ}\text{C to } +105^{\circ}\text{C})$ 

参数	符号	引脚名称	条件	<u>值</u> 最小		单位	备注
输入频率	f <sub>CHS</sub>	MI2SMCK	-	-	12.288	MHz	
输入时钟周期	tcylhs	-	-	81.3	-	ns	
输入时钟脉宽	-	-	P <sub>WHS</sub> /t <sub>CYLHS</sub> P <sub>WLS</sub> /t <sub>CYLHS</sub>	45	55	%	当使用外部时钟 时



输入时钟上升和下降时间	t <sub>CFS</sub>	-	-	-	5	ns	当使用外部时钟 时
-------------	------------------	---	---	---	---	----	--------------



## MI2SMCK 输出特性

 $(V_{CC}$ = 1.65 V to 3.6 V,  $V_{SS}$ = 0 V,  $T_{A}$ =- 40°C to +105°C)

参数	符号	引脚名称	条件	値 最小 撮大		单位	备注
输出频率	£	MI2SMCK		-	25	MHz	V <sub>CC</sub> ≥ 2.7 V
- 湘 古 <u> </u>	†chs	WIIZSWICK	-	-	20	MHz	V <sub>CC</sub> < 2.7 V



## 11.4.13 智能卡接口特性

 $(V_{CC}=1.65 \text{ V} \sim 3.3 \text{ V}, V_{SS}=0 \text{ V}, T_{A}=-40 ^{\circ}\text{C} \sim +105 ^{\circ}\text{C})$ 

参数	符号	引脚名称	条件	ſī	i	单位	备注
少	17) 7	刀砂石小	赤丁	最小	最大	平位	甘仁
输出上升时间	t <sub>R</sub>	ICx_VCC,ICx_ RST,ICx_CLK,I		4	20	ns	
输出下降时间	t <sub>F</sub>	Cx_DATA	C <sub>L</sub> =30pF	4	20	ns	
输出时钟频率	$f_{CLK}$	ICx CLK		-	20	MHz	
占空比	Δ	ICX_CLK		45%	55%		

■当用作智能卡阅读功能时,必须对  $ICx_CIN$  引脚使用外部上拉电阻(20  $k\Omega$  to 50  $k\Omega$ )。




#### 11.4.14 SW-DP 时序

(V<sub>CC</sub>= 1.65V  $\sim$  3.6V, V<sub>SS</sub>= 0V, T<sub>A</sub>=- 40°C  $\sim$  +105°C)

参数	符号	引脚名 称	条件	最小	<u>重</u>	单位	备注
SWDIO 建立时间	tsws	SWCLK, SWDIO	-	15	<b>-</b>	ns	
SWDIO 保持时间	t <sub>swн</sub>	SWCLK, SWDIO	-	15	-	ns	
SWDIO 延迟时间	t <sub>SWD</sub>	SWCLK, SWDIO	-	-	45	ns	

# 注意事项:

- 外部负载电容 C<sub>L</sub>=30pF





#### 11.5 12 位 A/D 转换器

#### A/D 转换器的电气特性(初值)

(V<sub>CC</sub>=1.65V  $\sim$  3.6V, V<sub>SS</sub>=0V, T<sub>A</sub>=-40°C  $\sim$  +105°C)

参数	符号	可删欠粉		值		单位	备注
	如五	引脚名称	最小	典型	最大	半世	<b>金</b>
分辨率	-	-	-	-	12	bit	
积分非线性误差	-	-	- 4.5	-	4.5	LSB	
微分非线性误差	-	-	- 2.5	-	+ 2.5	LSB	
零值转换电压	$V_{ZT}$	ANxx	- 15	-	+ 15	mV	
全域转换电压	V <sub>FST</sub>	ANxx	AVRH - 15	-	AVRH + 15	mV	
			1.0	-	-		V <sub>CC</sub> ≥ 2.7 V
转换时间*1	-	-	4.0	-	-	μs	$1.8 \le V_{CC} < 2.7 V$
			10	-	-		$1.65 \le V_{CC} < 1.8 V$
			0.3	-			V <sub>CC</sub> ≥ 2.7 V
采样时间*2	Ts	-	1.2	-	10	μs	$1.8 \leq V_{CC} < 2.7 V$
			3.0	-			1.65 < V <sub>CC</sub> < 1.8 V
			50	-			V <sub>CC</sub> ≥ 2.7 V
比较时钟周期* <sup>3</sup>	Tcck	-	200	-	1000	ns	1.8 ≤ V <sub>CC</sub> < 2.7 V
			500	-			1.65 ≤ V <sub>CC</sub> < 1.8 V
操作等待时间	Tstt	-	-	-	1.0	μs	
模拟输入电容	C <sub>AIN</sub>	-	-	-	7.5	pF	
					2.2		V <sub>CC</sub> ≥ 2.7 V
模拟输入电阻	R <sub>AIN</sub>	-	-	-	5.5	kΩ	$1.8 \le V_{CC} < 2.7 V$
					10.5		1.65 ≤ V <sub>CC</sub> < 1.8 V
通道间不均衡	-	-	-	-	4	LSB	
模拟端口输入漏电流	-	ANxx	-	-	5	μΑ	
模拟输入电压	-	ANxx	V <sub>SS</sub>	-	AVRH	V	
世界古匠	_	AVRH	2.7	_	V <sub>CC</sub>	V	VCC ≥ 2.7V
基准电压			Vcc				VCC < 2.7V
	- 1. 比松叶包 (4.)	AVRL	$V_{SS}$	-	$V_{SS}$	V	

<sup>\*1:</sup> 转换时间=采样时间 (ts)+比较时间 (tc)。

根据以下条件计算出最短转换时间:

V<sub>CC</sub>≥2.7 V 取样时间=0.3µs,比较时间=0.7µs

1.8 ≤V<sub>CC</sub><2.7 V 取样时间=1.2 µs,比较时间=2.8µs

1.65 ≤V<sub>CC</sub><1.8 V取样时间=3.0µs,比较时间=7.0µs

转换时间需满足采样时间(tss)和比较时钟周期(tcck)的具体要求。

有关采样时间和比较时钟周期的设置详情,请参见"FM0+系列外设手册模拟部分"中的"A/D 转换器"一章。

A/D 转换器的寄存器设置反映在 APB 总线时钟时序运行上。


有关 A/D 连接的 APB 总线序号,请参见"10. 框图".

基本时钟 (HCLK) 用于生成采样时间和比较时钟周期。

\*2: 需要的采样时间随外部阻抗而变化。设置依据(式 1)的计算。

\*3: 比较时间 (tc) 是根据(式 2)计算得出的。





(式 1) t<sub>S</sub>≥(R<sub>AIN</sub>+ R<sub>EXT</sub> ) × C<sub>AIN</sub> × 9

ts: 取样时间

R<sub>AIN</sub>: A/D 转换器的输入电阻=2.2kΩ, 2.7<u><</u>V<sub>CC</sub><u><</u>3.6

A/D 转换器的输入电阻=5.5kΩ, 1.8<u><</u>V<sub>CC</sub><u><</u>2.7

A/D 转换器的输入电阻=10.5kΩ, 1.65<u><</u>V<sub>CC</sub><u><</u>1.8

C<sub>AIN</sub>: A/D 转换器的输入电容=7.5pF 1.65 <u><</u>V<sub>CC</sub>≤3.6 时

R<sub>EXT</sub>: 外部电路的输出阻抗

(式 2) t<sub>C</sub>=t<sub>CCK</sub> × 14

 t<sub>C</sub>:
 比较时间

 t<sub>CCK</sub>:
 比较时钟周期




#### 12 位 A/D 转换器术语定义

■分辨率: A/D 转换器分辨出的模拟偏差的等级。

■非线性: 实际转换值**偏移直线的**误差,该直线连接器件上的零转换点 (0b00000000000 ←→0b0000000001)

和同一器件上的全面转换点 (0b11111111110←→0b1111111111)。

■微分非线性: 用一个 LSB 改变输出码所需输入电压偏移理想值的误差。



数字输出 N 的积分非线性误差=

$$\frac{-V_{NT} - \{1LSB \times (N-1) + V_{ZT}\}}{1LSB} \text{ [LSB]}$$

数字输出 N 的微分非线性误差=

$$\frac{V_{(N+1)T}-V_{NT}}{1LSB}-1 \text{ [LSB]}$$

$$1LSB = \frac{V_{FST} - V_{ZT}}{4094}$$

N: A/D 转换器的数字输出值。

 VzT
 : 数字输出由 0x000 至 0x001 变换的电压。

 VFST
 : 数字输出由 0xFFE 至 0xFFF 变换的电压。

 VNT
 : 数字输出由 0x(N-1) 至 0xN 变换的电压。




#### 11.6 USB 特性

(V<sub>CC</sub>=3.0V  $\sim$  3.6V, V<sub>SS</sub>=0V, T<sub>A</sub>=- 40°C  $\sim$  +105°C)

	<b>会</b> ₩	か ロ	引脚名	条件	ſ	直	单	友站
	参数	符号	称	余件	最小	最大	位	备注
	输入 H 电平电压	VIH		-	2.0	V <sub>CC</sub> + 0.3	V	*1
输入特性	输入 L 电平电压	VIL		-	V <sub>SS</sub> – 0.3	0.8	V	*1
	微分输入敏感度	VDI		•	0.2	-	V	*2
	微分共模范围	Vсм		-	0.8	2.5	V	*2
	输出 H 电平电压	Vон		外部下拉电阻 =15kΩ	2.8	3.6	٧	*3
	输出 L 电平电压	Vol	UDP0, UDM0	外部上拉电阻 =1.5kΩ	0.0	0.3	٧	*3
	交变电压	Vcrs	OBIIIO	-	1.3	2.0	V	*4
AA . I. dda laf	上升时间	trr		全速	4	20	ns	*5
输出特性	下降时间	tff		全速	4	20	ns	*5
	上升/下降时间匹配	tfrfm		全速	90	111.11	%	*5
	输出阻抗	ZDRV		全速	28	44	Ω	*6
	上升时间	tlr		低速	75	300	ns	*7
	下降时间	tlf		低速	75	300	ns	*7
	上升/下降时间匹配	tlrfm		低速	80	125	%	*7

- \*1: USB I/O 缓冲器的单头接收器的开关阀值电压 VIL(最大)=0.8 V, VIH(最小)=2.0 V (TTL 输入规格)。 迟滞特性可降低噪声敏感度。
- \*2: 使用微分接收器接收 USB 微分数据信号。


针对本地接地基准电平,微分数据输入在  $0.8\,V\sim2.5\,V$  的范围时,微分接收器具有  $200\,mV$  的微分输入敏感度。上述电压范围也叫做共模输入电压范围。




\*3:驱动器的驱动能力在低状态 (VoL) 为 0.3 V 以下(对于 3.6 V, 1.5 kΩ 负载),而在高状态(VoH) 为 2.8 V 或以上(对于 VSS, 1.5 kΩ 负载)

\*4: USB I/O 缓冲器的外部微分输出信号 (D+/D-) 的交叉电压范围为 1.3 V 至 2.0 V。






\*5: 图示全速微分数据信号的上升时间 (Trise) 和下降时间 (Tfall)。 由输出信号电压的 10% ~ 90% 的时间确定。 规定全速缓冲器的 Tr/Tf 比在 ±10% 以内,以使 RFI 放射最小。




\*6: 在  $90\Omega \pm 15\%$  的特性阻抗(微分模式),通过双绞线电缆屏蔽可以进行 USB 全速连接。 USB 规格规定了 USB 驱动器的输出阻抗必须在  $28\Omega \sim 44\Omega$  范围内。因此,确定了添加分立串联电阻 (Rs),以满足上述规格要求。

使用 USB I/O 时,请使用  $25\Omega\sim33\Omega$  (推荐值:  $27\Omega$ )的串联电阻 Rs 。






\*7: 规定全速微分数据信号的上升时间 (Trise) 和下降时间 (Tfall)。 由输出信号电压的  $10\% \sim 90\%$  的时间确定。




有关外部负载条件,请参见"低速负载(符合性负载)。




• 低速负载(上游端口负载)—参考1



・低速负载(下游端口负载) ―参考2



· 低速负载 (符合性负载)





# 11.7 低压检测特性

## 11.7.1 低压检测复位

 $(T_A = -40^{\circ}C \sim +105^{\circ}C)$ 

参数	2000年	符号     条件     值       最小     标准     最大		值		单位	备注
<b>多</b> 数	47 <del>2</del>			最大	中位	<b>音</b> 注	
检测电压	VDL	固定*1	1.38	1.50	1.60	<b>V</b>	电压下降时
释放电压	VDH	四尺	1.43	1.55	1.65	V	电压升高时
LVD 稳定等待时间	t <sub>LVDW</sub>	-	-	-	8160×t <sub>CY</sub>	μs	
LVD 检测延迟时间	t <sub>LVDDL</sub>	-	-	-	200	μs	

\*1: 低压检测复位的值通常为固定值。

\*2: tcycp 是指 APB1 总线时钟周期。



# 11.7.2 低压检测中断

 $(T_A = -40^{\circ}C \sim +105^{\circ}C)$ 

会樂	<i>⁄⁄⁄</i> τ. □.	<b>夕</b> 併				单位	A 79-
参数	符号	条件	最小	典型	最大	位	备注
检测电压	VDL	SVHI=00100	1.56	1.70	1.84	V	电压下降时
释放电压	VDH		1.61	1.75	1.89	V	电压上升时
检测电压	VDL	SVHI=00101	1.61	1.75	1.89	V	电压下降时
释放电压	VDH		1.66	1.80	1.94	V	电压上升时
检测电压	VDL	SVHI=00110	1.66	1.80	1.94	V	电压下降时
释放电压	VDH		1.70	1.85	2.00	V	电压上升时
检测电压	VDL	SVHI=00111	1.70	1.85	2.00	V	电压下降时
释放电压	VDH		1.75	1.90	2.05	V	电压上升时
检测电压	VDL	SVHI=01000	1.75	1.90	2.05	V	电压下降时
释放电压	VDH		1.79	1.95	2.11	V	电压上升时
检测电压	VDL	SVHI=01001	1.79	1.95	2.11	V	电压下降时
释放电压	VDH		1.84	2.00	2.16	V	电压上升时
检测电压	VDL	SVHI=01010	1.84	2.00	2.16	V	电压下降时
释放电压	VDH		1.89	2.05	2.21	V	电压上升时
检测电压	VDL	SVHI=01011	1.89	2.05	2.21	V	电压下降时
释放电压	VDH		1.93	2.10	2.27	V	电压上升时
检测电压	VDL	SVHI=01100	2.30	2.50	2.70	V	电压下降时
释放电压	VDH		2.39	2.60	2.81	V	电压上升时
检测电压	VDL	SVHI=01101	2.39	2.60	2.81	V	电压下降时
释放电压	VDH		2.48	2.70	2.92	V	电压上升时
检测电压	VDL	SVHI=01110	2.48	2.70	2.92	V	电压下降时
释放电压	VDH		2.58	2.80	3.02	V	电压上升时
检测电压	VDL	SVHI=01111	2.58	2.80	3.02	V	电压下降时
释放电压	VDH		2.67	2.90	3.13	V	电压上升时
检测电压	VDL	SVHI=10000	2.67	2.90	3.13	V	电压下降时
释放电压	VDH		2.76	3.00	3.24	>	电压上升时
检测电压	VDL	SVHI=10001	2.76	3.00	3.24	>	电压下降时
释放电压	VDH		2.85	3.10	3.35	>	电压上升时
检测电压	VDL	SVHI=10010	2.85	3.10	3.35	>	电压下降时
释放电压	VDH		2.94	3.20	3.46	٧	电压上升时
检测电压	VDL	SVHI=10011	2.94	3.20	3.46	V	电压下降时
释放电压	VDH		3.04	3.30	3.56	V	电压上升时
					8160		
LVD 稳定等待时间	$T_{LVDW}$	-	-	-	×	μs	
11/10 4人洞江江中中	+-				t <sub>CYCP</sub> *		
LVD 检测延迟时间	$T_{LVDDL}$	-	-	-	200	μs	

<sup>\*:</sup> tcycp 是指 APB1 时钟周期。



## 11.8 闪存写入/擦除特性

 $(V_{CC}=1.65V \sim 3.6V, T_{A}=-40^{\circ}C \sim +105^{\circ}C)$ 

参数	值			单位	备注		
多数	<b>/</b> / / / / / / / / / / / / / / / / / /		典型*	最大*	平位	<b>一</b>	
Sector erase time	Large sector	-	1.1	2.7		扇区擦除时间包括内部擦除前的写入时间	
Sector erase time	Small sector	-	0.3	0.9	S		
Halfword (16-bit) write time		-	30	528	μs	半字(16 位)写入时间不包括系统级开销时间	
Chip erase time		-	4.5	11.7	S	芯片擦除时间包括内部擦除前的写入时间	

<sup>\*:</sup> 典型值是装运后的值,最大值是 10,000 次擦除/写入循环时的保证值。

# **写入/擦除循**环**和数据保持**时间

写入/擦除循环	数据保持时间(年)	备注
1,000	20*	
10,000	10*	

<sup>\*:</sup> 数据经过工艺鉴定(使用 Arrhenius 公式将 85 度高温加速测试的结果转换成平均温度下的值)。



## 11.9 低功耗模式唤醒时间

#### 11.9.1 唤醒因素:中断/唤醒

低功耗模式的唤醒时间如下。该唤醒时间为从接收唤醒因子到开始程序运行之间的时间。


#### 唤醒计数时间

(V<sub>CC</sub>=1.65V  $\sim$  3.6V, T<sub>A</sub>=- 40°C  $\sim$  +105°C)

Para	meter	Cumahal	Val	ue	I I m i f	5	
Current Mode	Mode to return	Symbol	Тур	Max	Unit	Remarks	
Sleep mode	each Run Modes		4*H0	CLK	μs	When High-speed CR is enabled	
Timer mode	High-speed CR Run mode Main Run mode PLL Run mode		12*HCLK	13*HCLK	μs	When High-speed CR is enabled	
	Low-speed CR Run mode Sub Run mode		34+12*HCLK	72+13*HCLK	μs		
	High-speed CR Run mode Low-speed CR Run mode	4	34+12*HCLK	72+13*HCLK	μs		
Stop Mode	Main Run mode Sub Run mode PLL Run mode	t <sub>ICNT</sub>	34+12*HCLK +toscwT	72+13*HCLK +toscwT	μs	*2	
RTC mode	High-speed CR Run mode Low-speed CR Run mode Sub Run mode		34+12*HCLK	72+13*HCLK	μs		
	Main Run mode PLL Run mode		34+12*HCLK +toscwT	72+13*HCLK +toscwт	μs	*2	
Deep Standby RTC mode Deep Standby Stop mode	High-speed CR Run mode		43	281	μs		

<sup>\*1:</sup> 最大值取决于环境条件。

## 低功耗模式的唤醒操作示例(外部中断\*)




<sup>\*:</sup> 设置外部中断,以检测所有边缘。

Document Number: 002-02768 Rev.\*B

<sup>\*2:</sup> toscwr: 振荡器稳定时间。



## 低功耗模式的唤醒操作示例(内部资源中断\*)



低功耗模式下的唤醒因素不包括内部资源中断。

#### 注意事项:

- - 各低功耗模式下的唤醒因素不同。 请参照 FM0+系列外设手册中"低功耗模式"一章和"待机模式工作"一章。
- \_ 中断恢复时,CPU 恢复的运行模式取决于低功耗模式过渡前的状态。请参照"FM0+系列外设手册"中"低功耗模式"一章



#### 11.9.2 唤醒因素:复位

低功耗模式的唤醒时间如下。该唤醒时间为从接收唤醒因子到开始程序运行之间的时间。


## 唤醒计数时间

 $(V_{CC}$ =1.65V  $\sim$  3.6V,  $T_A$ =- 40°C  $\sim$  +105°C)

Param	Symbol	Va	Value		Remarks	
Current Mode	Mode to return	Symbol	Тур		Unit	Remarks
High-speed CR Sleep mode Main Sleep mode PLL Sleep mode			20	22	μs	When High-speed CR is enabled
Low-speed CR Sleep mode			50	106	μs	When High-speed CR is enabled
Sub Sleep mode			112	137	μs	When High-speed CR is enabled
High-speed CR Timer mode Main Timer mode PLL Timer mode	High-speed CR Run mode	t <sub>RCNT</sub>	20	22	μs	When High-speed CR is enabled
Low-speed CR Timer mode			87	159	μs	
Sub Timer mode			148	209	μs	
Stop mode RTC mode			45	68	μs	
Deep Standby RTC mode Deep Standby Stop mode			43	281	μs	


<sup>\*:</sup> 最大值取决于内置 CR 的精确度。

#### 低功耗模式的唤醒操作示例(INITX)





#### 低功耗模式的唤醒操作示例 (内部资源复位 \*)



\*: 低功耗模式下的唤醒因素不包括内部资源复位。

#### 注意事项:

- 各低功耗模式下的唤醒因素不同。 请参照 FM0+系列外设手册中"低功耗模式"一章和"待机模式工作"一章。
- 一 中断恢复时,CPU 恢复的运行模式取决于低功耗模式过渡前的状态。请参照"FM0+系列外设手册"中"低功耗模式"一章。
- 不包括上电复位/低压检测复位时间。有关上电复位/低压检测复位时间,参见"11.电气特性 11.4AC 特性 11.4.7 上电复位时序"。
- M复位唤醒时,CPU 变为高速 CR 运行模式。使用主时钟或 PLL 时钟时,有必要增加主时钟振荡稳定等待时间或主 PLL 时钟稳定等待时间。
- 内部资源复位指看门狗复位和 CSV 复位。




# **12.** 订购**信息**


部件编号	片上闪存 [Kbyte]	片上 SRAM [Kbyte]	封装	包装
S6E1C32D0AGV20000	128	16	Plastic • LQFP (0.50 mm pitch), 64 pins	货盘
S6E1C31D0AGV20000	64	12	(LQD064-02)	
S6E1C32C0AGV20000	128	16	Plastic • LQFP (0.50 mm pitch), 48 pins	货盘
S6E1C31C0AGV20000	64	12	(LQA048-02)	
S6E1C32B0AGP20000	128	16	Plastic • LQFP (0.80 mm pitch), 32 pins	货盘
S6E1C31B0AGP20000	64	12	(LQB032)	
S6E1C32D0AGN20000	128	16	Plastic • QFN64 (0.50 mm pitch), 64 pins	货盘
S6E1C31D0AGN20000	64	12	(WNS064)	
S6E1C32C0AGN20000	128	16	Plastic • QFN48 (0.50 mm pitch), 48 pins	货盘
S6E1C31C0AGN20000	64	12	(WNY048)	
S6E1C32B0AGN20000	128	16	Plastic • QFN32 (0.50 mm pitch), 32 pins	货盘
S6E1C31B0AGN20000	64	12	(WNU032)	
(待定)	128	16	WLCSP (待定)	(待定)





#### 13. 封装尺寸

#### LQB032 032 LEAD PLASTIC LOW PROFILE QUAD FLAT PACKAGE









PACKAGE	LQB032				
SYMBOL	MIN.	NOM.	MAX.		
A	_	_	1.60		
<b>A</b> 1	0.05	_	0.15		
b	0.32	0.35	0.42		
С	0.13	—	0.18		
D	9.00 BSC				
D1	7.00 BSC				
е		0.80 BSC	;		
E		9.00 BSC	;		
E1	7.00 BSC				
θ	0° - 7°				
L	0.45	0.75			
L1	1.00 REF				
12	0.25 BSC				


-	SYMBOL	TOLERANCES OF FORM AND POSITION		
1	N	32		
1	aaa	0.20		
1	bbb	0.10		
7	ccc	0.10		
٦	ddd	0.20		

#### **NOTES**

- CONTROLLING DIMENSIONS ARE IN MILLIMETERS (mm)
   DATUM PLANE H IS LOCATED AT THE BOTTOM OF THE MOLD PARTING LINE COINCIDENT WITH WHERE THE LEAD EXITS THE BODY.
- DATUMS A-B AND D TO BE DETERMINED AT DATUM PLANE H.
- ATO BE DETERMINED AT SEATING PLANE C.
- ⚠DIMENSIONS D1 AND E1 DO NOT INCLUDE MOLD PROTRUSION.
  ALLOWABLE PROTRUSION IS 0.25mm PRE SIDE.
  DIMENSIONS D1 AND E1 INCLUDE MOLD MISMATCH AND ARE DETERMINED AT DATUM PLANE H.
- ⚠ DETAILS OF PIN 1 IDENTIFIER ARE OPTIONAL BUT MUST BE LOCATED WITHIN THE ZONE INDICATED.
- ⚠REGARDLESS OF THE RELATIVE SIZE OF THE UPPER AND LOWER BODY SECTIONS, DIMENSIONS DI AND E1 ARE DETERMINED AT THE LARGEST FEATURE OF THE BODY EXCLUSIVE OF MOLD FLASH AND GATE BURRS. BUT INCLUDING ANY MISMATCH BETWEEN THE UPPER AND LOWER SECTIONS OF THE MOLDER BODY.
- ⚠DIMENSION 5 DOES NOT INCLUDE DAMBER PROTRUSION. THE DAMBAR PROTRUSION (\$) SHALL NOT CAUSE THE LEAD WIDTH TO EXCEED 5 MAXIMUM BY MORE THAN 0.08mm. DAMBAR CANNOT BE LOCATED ON THE LOWER RADIUS OR THE LEAD FOOT.
- ⚠THESE DIMENSIONS APPLY TO THE FLAT SECTION OF THE LEAD BETWEEN 0.10mm AND 0.25mm FROM THE LEAD TIP.
- 10.41 IS DEFINED AS THE DISTANCE FROM THE SEATING PLANE TO THE LOWEST POINT OF THE PACKAGE BODY.



#### LQA048-02, 48 Lead Plastic Low Profile Quad Flat Package



LQA048-02				
MIN.	NOM.	MAX.		
	_	1.70		
0.00	_	0.20		
0.17	0.22	0.27		
0.09	_	0.20		
9	9.00 BSC			
7.00 BSC.				
0.50 BSC				
9.00 BSC.				
	7.00 BSC			
0.45	0.60	0.75		
0.30	0.50	0.70		
		0.20		
<u> </u>				
<u> </u>				
<u> </u>				
48				
	MIN. — 0.00 0.17 0.09 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9	MIN. NOM.		

1.04049.03


DACKACE

#### **NOTES**

- CONTROLLING DIMENSIONS ARE IN MILLIMETERS (mm)
   DATUM PLANE H IS LOCATED AT THE BOTTOM OF THE MOLD PARTING LINE COINCIDENT WITH WHERE THE LEAD EXITS THE BODY.
- ⚠DATUMS A-B AND D TO BE DETERMINED AT DATUM PLANE H.
- TO BE DETERMINED AT SEATING PLANE C.
- ⚠DIMENSIONS D1 AND E1 DO NOT INCLUDE MOLD PROTRUSION.
  ALLOWABLE PROTRUSION IS 0.25mm PRE SIDE.
  DIMENSIONS D1 AND E1 INCLUDE MOLD MISMATCH AND ARE DETERMINED AT DATUM PLANE H.
- ⚠DETAILS OF PIN 1 IDENTIFIER ARE OPTIONAL BUT MUST BE LOCATED WITHIN THE ZONE INDICATED.
- REGARDLESS OF THE RELATIVE SIZE OF THE UPPER AND LOWER BODY SECTIONS. DIMENSIONS D1 AND E1 ARE DETERMINED AT THE LARGEST FEATURE OF THE BODY EXCLUSIVE OF MOLD FLASH AND GATE BURRS. BUT INCLUDING ANY MISMATCH BETWEEN THE UPPER AND LOWER SECTIONS OF THE MOLDER BODY.
- ⚠DIMENSION 6 DOES NOT INCLUDE DAMBER PROTRUSION. THE DAMBAR PROTRUSION (\$) SHALL NOT CAUSE THE LEAD WIDTH TO EXCEED 6 MAXIMUM BY MORE THAN 0.08mm. DAMBAR CANNOT BE LOCATED ON THE LEOWER RADIUS OR THE LEAD FOOT.
- ⚠THESE DIMENSIONS APPLY TO THE FLAT SECTION OF THE LEAD BETWEEN 0.10mm AND 0.25mm FROM THE LEAD TIP.
- 40.41 IS DEFINED AS THE DISTANCE FROM THE SEATING PLANE TO THE LOWEST POINT OF THE PACKAGE BODY.



#### LQD064-02, 64 Lead Plastic Low Profile Quad Flat Package




PACKAGE	LQD64-02				
SYMBOL	MIN.	NOM.	MAX.		
A	_	_	1.70		
A1	0.00		0.20		
b	0.17	0.22	0.27		
С	0.09		0.20		
D	1	2.00 BSC	).		
D1	10.00 BSC.				
е	0.50 BSC				
E	12.00 BSC.				
E1	1	0.00 BSC	).		
L	0.45	0.60	0.75		
L1	0.30	0.50	0.70		
aaa	_	_	0.20		
bbb	<u> </u>				
ccc	<u> </u>				
ddd	<u> </u>				
N		64			

#### NOTES

- 1. CONTROLLING DIMENSIONS ARE IN MILLIMETERS (mm)
- △ DATUM PLANE H IS LOCATED AT THE BOTTOM OF THE MOLD PARTING LINE COINCIDENT WITH WHERE THE LEAD EXITS THE BODY.
- ADATUMS A-B AND D TO BE DETERMINED AT DATUM PLANE H.
- TO BE DETERMINED AT SEATING PLANE C.
- DIMENSIONS D1 AND E1 DO NOT INCLUDE MOLD PROTRUSION.
  ALLOWABLE PROTRUSION IS 0.25mm PRE SIDE.
  DIMENSIONS D1 AND E1 INCLUDE MOLD MISMATCH AND ARE DETERMINED AT DATUM PLANE H.
- (A) DETAILS OF PIN 1 IDENTIFIER ARE OPTIONAL BUT MUST BE LOCATED WITHIN THE ZONE INDICATED.
- ⚠REGARDLESS OF THE RELATIVE SIZE OF THE UPPER AND LOWER BODY SECTIONS. DIMENSIONS D1 AND E1 ARE DETERMINED AT THE LARGEST FEATURE OF THE BODY EXCLUSIVE OF MOLD FLASH AND GATE BURRS. BUT INCLUDING ANY MISMATCH BETWEEN THE UPPER AND LOWER SECTIONS OF THE MOLDER BODY.
- ⚠ DIMENSION b DOES NOT INCLUDE DAMBER PROTRUSION. THE DAMBAR PROTRUSION (\$) SHALL NOT CAUSE THE LEAD WIDTH TO EXCEED b MAXIMUM BY MORE THAN 0.08mm. DAMBAR CANNOT BE LOCATED ON THE LOWER RADIUS OR THE LEAD FOOT.
- ★THESE DIMENSIONS APPLY TO THE FLAT SECTION OF THE LEAD BETWEEN 0.10mm AND 0.25mm FROM THE LEAD TIP.
- 10.A1 IS DEFINED AS THE DISTANCE FROM THE SEATING PLANE TO THE LOWEST POINT OF THE PACKAGE BODY.




## WNU032 VERY THIN PLASTIC QUAD FLAT NO LEAD PACKAGES





	MILLIMETER				7				
SYMBOL			` 	NOTE	DIMENSIONING AND TOLERANCING CONFORMS TO ASME Y14.5-1994.				
	MIN.	NOM.	MAX.		2. ALL DIMENSIONS ARE IN MILLIMETERS.				
Α	_	_	0.80	PROFILE	3. N IS THE TOTAL NUMBER OF TERMINALS.				
A <sub>1</sub>	0.00	_	0.05	TERMINAL HEIGHT	ADIMENSION "5" APPLIES TO METALLIZED TERMINAL AND IS MEASURED BETWEEN 0.15 AND				
D		5.00 BSC		BODY SIZE	0.30mm FROM TERMINAL TIP. IF THE TERMINAL HAS THE OPTIONAL RADIUS ON THE OTHER END OF THE TERMINAL. THE DIMENSION "O"SHOULD NOT BE MEASURED IN THAT RADIUS AREA.				
E		5.00 BSC BODY SIZE		BODY SIZE	6.ND REFER TO THE NUMBER OF TERMINALS ON D OR E SIDE.				
b	0.20	0.25	0.30	TERMINAL WIDTH	8. MAX. PACKAGE WARPAGE IS 0.05mm.				
D <sub>2</sub>	3.20 BSC			EXPOSED PAD SIZE	7. MAXIMUM ALLOWABLE BURRS IS 0.076mm IN ALL DIRECTIONS.				
E2	3.20 BSC			EXPOSED PAD SIZE	A PIN #1 ID ON TOP WILL BE LOCATED WITHIN INDICATED ZONE.				
е	0.50 BSC			TERMINAL PITCH	ASSILATERAL COPLANARITY ZONE APPLIES TO THE EXPOSED HEAT SINK SLUG AS WELL AS				
С		0.25 REF		EXPOSED PAD CHAMFER	The feature was				
L	0.35	0.40	0.45	TERMINAL LENGTH					
N		32		TERMINAL COUNT					
aaa		0.10							
bbb		0.10							
ccc		0.10							
ddd		0.05							
999		0.08							
fff		0.10			Rev. 0A				



#### WNY048 VERY THIN PLASTIC QUAD FLAT NO LEAD PACKAGES








SYMBOL	M	LLIMETER	₹	NOTE
STMBOL	MIN.	NOM.	NOM. MAX.	
Α		_	0.80	PROFILE
A1	0.00		0.05	TERMINAL HEIGHT
D	7.00 BSC			BODY SIZE
E	7.00 BSC			BODY SIZE
b	0.18	0.25	0.30	TERMINAL WIDTH
D2		4.65 BSC		EXPOSED PAD SIZE
E <sub>2</sub>		4.65 BSC		EXPOSED PAD SIZE
е	0.50 BSC			TERMINAL PITCH
С	0.30 REF			EXPOSED PAD CHAMFER
L	0.45 0.50 0.55			TERMINAL LENGTH

N	48	TERMINAL COUNT
aaa	0.10	
bbb	0.10	
ddd	0.05	
eee	0.05	
fff	0.15	

- 1. DIMENSIONING AND TOLERANCINC CONFORMS TO ASME Y14.5-1994.
- 2. ALL DIMENSIONS ARE IN MILLIMETERS.
- 3. N IS THE TOTAL NUMBER OF TERMINALS.
- ⚠DIMENSION "b" APPLIES TO METALLIZED TERMINAL AND IS MEASURED BETWEEN 0.15 AND 0.30mm FROM TERMINAL TIP.IF THE TERMINAL HAS THE OPTIONAL RADIUS ON THE OTHER END OF THE TERMINAL, THE DIMENSION "b"SHOULD NOT BE MEASURED IN THAT RADIUS AREA.
- 5.ND REFER TO THE NUMBER OF TERMINALS ON D OR E SIDE.
- 6. MAX. PACKAGE WARPAGE IS 0.05mm.
- 7. MAXIMUM ALLOWABLE BURRS IS 0.076mm IN ALL DIRECTIONS.
- ⚠PIN #1 ID ON TOP WILL BE LOCATED WITHIN INDICATED ZONE.
- $\underline{\hat{\mathbb{A}}}$  pilateral coplanarity zone applies to the exposed heat sink slug as well as the terminals.



#### WNS064 VERY THIN PLASTIC QUAD FLAT NO LEAD PACKAGES



SYMBOL	MILLIMETER			NOTE	
	MIN.	NOM.	MAX.	NOTE	1. DIMENSIONING AND TOLERANCING CONFORMS TO ASME Y14.5-1994.
					2. ALL DIMENSIONS ARE IN MILLIMETERS.
Α	_	_	0.80	PROFILE	3. N IS THE TOTAL NUMBER OF TERMINALS.
<b>A</b> 1	0.00	_	0.05	TERMINAL HEIGHT	4. DIMENSION 'b' APPLIES TO METALLIZED TERMINAL AND IS MEASURED BETWEEN 0.15 AND
D	9.00 BSC			BODY SIZE	0.30mm FROM TERMINAL TIP.IF THE TERMINAL HAS THE OPTIONAL RADIUS ON THE OTHER END OF THE TERMINAL. THE DIMENSION TO SHOULD NOT BE MEASURED IN THAT RADIUS AREA.
E	9.00 BSC			BODY SIZE	⚠ND REFER TO THE NUMBER OF TERMINALS ON D OR E SIDE.
b	0.20	0.25	0.30	TERMINAL WIDTH	6. MAX. PACKAGE WARPAGE IS 0.05mm.
D2	7.20 BSC			EXPOSED PAD SIZE	7. MAXIMUM ALLOWABLE BURRS IS 0.076mm IN ALL DIRECTIONS.
E2	7.20 BSC			EXPOSED PAD SIZE	A PIN #1 ID ON TOP WILL BE LOCATED WITHIN INDICATED ZONE.
е	0.50 BSC			TERMINAL PITCH	ABBILATERAL COPLANARITY ZONE APPLIES TO THE EXPOSED HEAT SINK SLUG AS WELL AS
С	0.50 REF			EXPOSED PAD CHAMFER	THE LEGITIFIED.
L	0.35	0.40	0.45	TERMINAL LENGTH	
N	64			TERMINAL COUNT	
aaa	0.10				
bbb	0.10				
ddd	0.05				
eee	0.05				
fff	0.15				

Rev. 0A



# 文档历史

文档标题: S6E1C3 Serise 基于 32 位 ARM® Cortex®-M0+, FM0+ Microcontroller

文档编号: 002-02768

改版	ECN	改动作者	提交日期	改动内容			
**	4905419	TEKA	09/02/2015	本文档版本号为 Rev**,译自英文版 002-00233 Rev **。			
*A	4955144	TEKA	10/9/2015	本文档版本号为 Rev*A,译自英文版 002-00233 Rev *A。			
*B	5160237	YUKT	03/04/2016	本文档版本号为 Rev*B,译自英文版 002-00233 Rev *B。			



#### Sales, Solutions, and Legal Information

#### **Worldwide Sales and Design Support**

Cypress maintains a worldwide network of offices, solution centers, manufacturer's representatives, and distributors. To find the office closest to you, visit us at Cypress Locations.

**Products** 

ARM® Cortex® Microcontrollers cypress.com/arm

Automotive cypress.com/automotive Clocks & Buffers cypress.com/clocks

Interface cypress.com/interface

Lighting & Power Control cypress.com/powerpsoc

Memory cypress.com/memory

PSoC cypress.com/psoc

Touch Sensing cypress.com/touch
USB Controllers cypress.com/usb

Wireless/RF cypress.com/wireless

**PSoC® Solutions** 

cypress.com/psoc

PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP

**Cypress Developer Community** 

Community | Forums | Blogs | Video | Training

**Technical Support** 

cypress.com/support

ARM and Cortex are the registered trademarks of ARM Limited in the EU and other countries

© Cypress Semiconductor Corporation 2015-2016. This document is the property of Cypress Semiconductor Corporation and its subsidiaries, including Spansion LLC ("Cypress"). This document, including any software or firmware included or referenced in this document ("Software"), is owned by Cypress under the intellectual property laws and treaties of the United States and other countries worldwide. Cypress reserves all rights under such laws and treaties and does not, except as specifically stated in this paragraph, grant any license under its patents, copyrights, trademarks, or other intellectual property rights. If the Software is not accompanied by a license agreement and you do not otherwise have a written agreement with Cypress governing the use of the Software, then Cypress hereby grants you under its copyright rights in the Software, a personal, non-exclusive, nontransferable license (without the right to sublicense) (a) for Software provided in source code form, to modify and reproduce the Software solely for use with Cypress hardware product units. Cypress also grants you a personal, non-exclusive, nontransferable, license (without the right to sublicense) under those claims of Cypress's patents that are infringed by the Software (as provided by Cypress, unmodified) to make, use, distribute, and import the Software solely to the minimum extent that is necessary for you to exercise your rights under the copyright license granted in the previous sentence. Any other use, reproduction, modification, translation, or compilation of the Software is prohibited.

CYPRESS MAKES NO WARRANTY OF ANY KIND, EXPRESS OR IMPLIED, WITH REGARD TO THIS DOCUMENT OR ANY SOFTWARE, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE. Cypress reserves the right to make changes to this document without further notice. Cypress does not assume any liability arising out of the application or use of any product or circuit described in this document. Any information provided in this document, including any sample design information or programming code, is provided only for reference purposes. It is the responsibility of the user of this document to properly design, program, and test the functionality and safety of any application made of this information and any resulting product. Cypress products are not designed, intended, or authorized for use as critical components in systems designed or intended for the operation of weapons, weapons systems, nuclear installations, life-support devices or systems, other medical devices or systems (including resuscitation equipment and surgical implants), pollution control or hazardous substances management, or other uses where the failure of the device or system could cause personal injury, death, or property damage ("Unintended Uses"). A critical component is any component of a device or system whose failure to perform can be reasonably expected to cause the failure of the device or system, or to affect its safety or effectiveness. Cypress is not liable, in whole or in part, and Company shall and hereby does release Cypress from any claim, damage, or other liability arising from or related to all Unintended Uses of Cypress products. Company shall indemnify and hold Cypress harmless from and against all claims, costs, damages, and other liabilities, including claims for personal injury or death, arising from or related to any Unintended Uses of Cypress products.

Cypress, the Cypress logo, Spansion, the Spansion logo, and combinations thereof, PSoC, CapSense, EZ-USB, F-RAM, and Traveo are trademarks or registered trademarks of Cypress in the United States and other countries. For a more complete list of Cypress trademarks, visit cypress.com. Other names and brands may be claimed as property of their respective owners.

Document Number: 002-02768 Rev.\*B March 4, 2016 Page 101 of 101