# Układy FPGA w zastosowaniach kosmicznych

Dawid Linowski Tomasz Rybak

#### Agenda

- Syderal Polska
- FPGA wprowadzenie
- FPGA design flow
- FPGA narzędzia
- FPGA przykład projektu w VHDL
- Elektronika w kosmosie
- FPGA w kosmosie
- Fazy rozwoju FPGA w projekcie lotnym



#### ELECTRONICS & SOFTWARE

- Firma założona w czerwcu 2016 r.
- Obecnie 15 pracowników
- Kompetencje w projektowaniu elektroniki i oprogramowania
- Współpraca z Syderal Swiss transfer technologii
- Główne obszary działań:
  - Kontrolery mechanizmów i instrumentów
  - Moduły pamięci oparte o FLASH
  - Technologie związane ze splątaniem kwantowym



### Czym jest FPGA?

#### Definicja




FPGA (Field-Programmable Gate Array) - bezpośrednio programowalna macierz bramek, rodzaj **programowalnego układu logicznego**.

Układ FPGA nie wykonuje żadnej funkcji, dopóki nie zostanie odpowiednio zaprogramowany przez projektanta. Projektowanie polega na tworzeniu połączeń między elementami logicznymi wewnątrz układu FPGA, który najczęściej jest wielokrotnie programowalny.

#### Architektura FPGA


- Konfigurowalne bloki wejścia/wyjścia
- Programowalna macierz połączeń
- Bloki logiczne
- Dedykowane bloki o określonych, specjalistycznych funkcjach:
  - o RAM
  - o CPU (ARM core, IBM PowerPC...)
  - Kontrolery pamięci DDR
  - Kontrolery PCle, Ethernet MAC,
  - Gigabitowe tranceivery,
  - Komponenty do serializacji/deserializacji danych
  - bloki MAC (Multiply Accumulate), przydatne dla wszelkich operacji DSP



https://www.ni.com/pl-pl/innovations/white-papers/08/fpga-fundamentals.html

#### Architektura FPGA

- Elementy logiczne (Logic Cluster= 12 x Logic Element)
- Pamięci wewnętrzne:
  - o ulotne (SRAM)
  - o nieulotne (PROM)
- Bloki matematyczne
- Hard IP-s (PCIe,...)




Microsemi "UG0574 User Guide RTG4 FPGA Fabric"

#### Architektura FPGA

**Podstawowy element logiczny** (LE) na przykładzie RTG4:


- 4-wejściowy LUT + przerzutnik typu D
- Można wykorzystać:
  - o sam LUT
  - sam przerzutnik
  - o oba elementy jednocześnie
- Wybór LE w FPGA, realizacja funkcji logicznej lub arytmetycznej w LUT, połączenia między LE - automatyczne podczas syntezy i "place and route"




Microsemi "UG0574 User Guide RTG4 FPGA Fabric"

#### Architektura FPGA - blok I/O

- Część cyfrowa
  - bufor wejściowy
  - bufor wyjściowy
  - bufor trójstanowy
  - przerzutnik w padzie
- Część analogowa
  - transceivery (umożliwiają PCIe, SATA, ...)



#### FPGA a pamięć konfiguracyjna




#### FPGA a pamięć konfiguracyjna

Typ pamięci konfiguracyjnej	Antifuse	Flash	SRAM
Natura programowania	Elektrycznie programowalne, połączenia tworzą się na zasadzie odwrotnej do bezpieczników	Elektrycznie programowalne tranzystory	Pamięć statyczna (macierz latchy)
Pamięć konfiguracyjna	Nieulotna	Nieulotna	Ulotna (potrzebna wewnętrzna lub zewnętrzna pamięć Flash)
Liczba możliwych programowań	Jednokrotne	Wielokrotne	Wielokrotne
Producent	Microsemi, Cobham	Microsemi, BRAVE	Xilinx, Atmel

#### FPGA a pamięć konfiguracyjna - przykłady








Microsemi RTAX2000S Microsemi RTG4 Xilinx Virtex-5QV

#### FPGA - co wyróżnia?

- Możliwość równoległego jak i sekwencyjnego przetwarzania.
- Pełen determinizm precyzyjna kontrola nad czasem przetwarzania (z wyłączeniem przejść między różnymi domenami zegarowymi).
- Duża elastyczność projektant sam tworzy "bloki sprzętowe".
- Projektowanie bardzo niskopoziomowe na poziomie bramek logicznych i połączeń między nimi.
- Często jako zamiennik układu ASIC przy produkcji małoseryjnej.


#### "Design Flow"



#### Jakie narzędzia są nam potrzebne? - Przykłady

- Kodowanie język opisu sprzętu: VHDL, Verilog, SystemC, SystemVerilog, MyHDL...
- Symulacja: Modelsim, Riviera-PRO, Active-HDL, VCS, ISE, Vivado, Quartus, GHDL, Icarus Verilog, EDA playground...
- Synteza i implementacja: Synplify, Vivado, Quartus Prime...
- Programowanie: płytka deweloperska z układem FPGA lub programator dla samego układu
- Debugowanie: Chipscope Pro (Xilinx), Identify RTL Debugger (Synopsys)

```
Ln#
      LIBRARY ieee:
      USE ieee.std logic 1164.all;
      USE ieee.numeric std.all;
    mentity weird nand is
        port (
          Clk
                  : in std logic; -- main clock
 8
          Rst n : in std logic; -- reset, active low
                 : in std logic; -- A input
 9
10
                  : in std logic; -- B input
11
          Output : out std logic -- output
12
      );
13
      end weird nand;
14
15
    Farchitecture rtl of weird nand is
16
17
        signal and output : std_logic;
18
19
    □ begin
20
21
        Output <= not and output;
22
23
        and process : process (Rst n, Clk)
24
        begin
25
         if (Rst n = '0') then
26
            and output <= '1';
27
          elsif rising edge (Clk) then
28
            and output <= A and B;
29
          end if;
30
        end process;
31
      end rtl:
```



```
Ln#
      LIBRARY ieee:
      USE ieee.std logic 1164.all;
      USE ieee.numeric std.all;
      entity weird nand is
        port (
          Clk
                  : in
                           std logic; -- main clock
 8
          Rst n : in std_logic; -- reset, active low
 9
                  : in std logic; -- A input
10
                  : in std logic; -- B input
11
          Output : out std logic -- output
12
13
      end weird nand;
14
15
    Farchitecture rtl of weird nand is
16
17
        signal and output : std logic;
18
19
    □ begin
20
21
        Output <= not and output;
22
23
        and process : process (Rst n, Clk)
24
        begin
          if (Rst n = '0') then
25
26
            and output <= '1';
27
          elsif rising edge (Clk) then
28
            and output <= A and B;
29
          end if;
30
        end process;
31
       end rtl:
```

Entity - czyli definicja elementu projektu.

```
Ln#
       LIBRARY ieee:
      USE ieee.std logic 1164.all;
      USE ieee.numeric std.all;
    entity weird nand is
        port (
                          std logic; -- main clock
                  in
                 : in std logic; -- reset, active low
                  : in std logic; -- A input
10
                         std logic; -- B input
11
          Output : out std logic -- output
12
       );
      end weird nand;
13
14
15
     architecture rtl of weird nand is
16
17
        signal and output : std logic;
18
19
     □ begin
20
21
        Output <= not and output;
22
23
        and process : process(Rst n, Clk)
24
        begin
25
          if (Rst n = '0') then
26
            and output <= '1';
27
          elsif rising edge (Clk) then
28
            and output <= A and B;
29
           end if:
30
        end process;
31
       end rtl;
```

Process - wewnątrz tego bloku instrukcje wykonywane są szeregowo.

Blok jest wywoływany przy zmianie wartości jednego z jego "parametrów" (tutaj Rst\_n i Clk, które są na tzw. "liście czułości").

Zmiana wartości sygnałów użytych wewnątrz procesu następuje dopiero po jego zakończeniu.

```
Ln#
      LIBRARY ieee:
      USE ieee.std logic 1164.all;
      USE ieee.numeric std.all;
    entity weird nand is
        port (
                          std logic; -- main clock
           Clk
                  : in
 8
          Rst n
                 : in std logic; -- reset, active low
                  : in std logic; -- A input
10
                  : in std logic; -- B input
11
          Output : out std logic -- output
12
       );
      end weird nand;
13
14
15
    architecture rtl of weird nand is
16
17
        signal and output : std logic;
18
19
    □ begin
20
21
        Output <= not and output;
22
23
        and process : process (Rst n, Clk)
24
        begin
25
          if (Rst n = '0') then
26
            and output <= '1';
27
          elsif rising edge (Clk) then
            and output <= A and B;
29
           end if:
30
        end process;
31
       end rtl:
```

Część kombinacyjna - niezależna od resetu czy zegara. Funkcja logiczna jest natychmiast wykonywana, a jej wynik przypisywany do sygnału.

```
library IEEE;
      use IEEE.std_logic_l164.all;
    E entity testbench is
      end testbench;
    E architecture to of testbench is
       component weird nand is
         port (
                           std logic; -- main clock
           Rst n : in std logic; -- reset, active low
           A : in std logic; -- A input
                  : in std logic; -- B input
           Output : out std logic -- output
15
16
       end component;
17
18
       constant C RST ON TIME
                              : time
19
       constant C CLK PERIOD
                               : time
                                         := 50 ns:
20
       signal Clk test : std logic;
       signal Rst n test : std logic;
       signal A test : std logic := '0';
       signal B_test : std_logic := '0';
       signal Out test : std logic;
26
      begin
       i dut : weird nand
29
         port map (
          Clk => Clk test,
           Rst n => Rst n test,
                   => A test,
                   => B test,
           Output => Out test
36
37
       Rst n test <= '0', '1' after C RST ON TIME;
        -- generate main 20 MHz clock
       P Clk test : process
       P main test : process
      end tb;
```

Testbench dla przykładu.

P\_Clk\_test odpowiada za generację zegara 20MHz.

P\_main\_test generuje pobudzenia testowe i weryfikuje sygnał wyjściowy.


```
library IEEE;
      use IEEE.std_logic_1164.all;
    mentity testbench is
      end testbench;
      architecture tb of testbench is
        component weird nand is
          port (
                             std logic; -- main clock
11
                  : in
                            std logic; -- reset, active low
12
                   : in
                            std logic; -- A input
                   : in
                            std logic; -- B input
14
            Output : out std_logic -- output
15
16
       end component;
17
18
        constant C RST ON TIME
                                : time
19
        constant C CLK PERIOD
                                 : time
                                          := 50 ns:
20
        signal Clk test
                         : std logic;
        signal Rst n test : std logic;
23
        signal A test
                       : std logic := '0';
        signal B_test : std_logic := '0';
        signal Out test : std logic;
26
      begin
28
        i dut : weird nand
29
         port map (
           Clk => Clk_test,
            Rst n => Rst n test,
32
                   => A test,
                   => B test,
34
            Output => Out test
35
36
37
        Rst n test <= '0', '1' after C RST ON TIME;
38
        -- generate main 20 MHz clock
       P Clk test : process
39
       P main test : process
      end tb;
```

Deklaracja komponentu - zgodnie z wcześniej przedstawioną definicją entity.

```
library IEEE;
      use IEEE.std_logic_1164.all;
    mentity testbench is
      end testbench;
    E architecture to of testbench is
        component weird nand is
          port (
                            std logic; -- main clock
11
           Rst n : in
                           std logic; -- reset, active low
                  : in std logic; -- A input
                   : in
                            std logic; -- B input
           Output : out std logic -- output
15
16
        end component;
17
18
        constant C RST ON TIME
                               : time
19
        constant C CLK PERIOD
                                : time
                                          := 50 ns:
20
        signal Clk test
                         : std logic;
        signal Rst n test : std logic;
23
        signal A test
                       : std logic := '0';
        signal B test : std logic := '0';
        signal Out test : std logic;
26
28
        i dut : weird nand
29
          port map (
                   => Clk test,
            Rst n => Rst n test,
32
                   => A test,
33
                   => B test,
34
            Output => Out test
35
36
37
        Rst n test <= '0', '1' after C RST ON TIME;
38
        -- generate main 20 MHz clock
39
       P Clk test : process
       P main test : process
      end tb:
```


Instancja - "wywołanie" komponentu w architekturze.

Można tak osadzać wiele instancji jednego komponentu.





#### **EDA** playground



#### Płyty deweloperskie



Digilent BASYS3 z Xilinx Artix-7



Trenz electronic SMF2000 z Microsemi Smartfusion2



FUTUREM2SF-EVB z Microsemi SmartFusion2




PYNQ-Z1 Python z Xilinx Zynq

#### Płytki deweloperskie



Microsemi SmartFusion2 Advanced Development Kit




RTG4 Development Board with one RT4G150 FPGA

## Elektronika w kosmosie - na co jest narażona?

#### W drodze na orbitę...

- Wibracje
- Przeciążenia



https://www.reddit.com/r/spacex/comments/7vtap9/falcon\_heavy\_test\_flight\_telemetry/

#### Na orbicie

- "Outgassing" odgazowanie
- Różnice temperatur
  - Wpływ na parametry elektryczne komponentów
  - Naprężenia materiałów
- Odprowadzanie ciepła
- Promieniowanie
- Interferencje radiowe
- Ładowanie się (elektryczne) powierzchni statku
- Spadek wydajności paneli słonecznych
- Przebicie
- Inną elektronikę...



https://www.epectec.com/pcb/wave-soldering-defects/outgassing.html



https://www.aascworld.com/wp-content/uploads/2017/10/Space-Thermal2.png


#### Promieniowanie w kosmosie

#### Pochodzenie:

- ze Słońca...
- spoza Układu Słonecznego.

#### Czym jest?

- Cząstki elementarne: głównie elektrony, protony i jony ciężkie.
- Promieniowanie wtórne:
  - Rentgenowskie powstające przez interakcje elektronów z ekranowaniem.
  - Cząstki powstałe w wyniku promieniowania jonizującego
  - Środowisko/otoczenie planet, np. dookoła Marsa, Ziemi
  - 0 ..



https://ntrs.nasa.gov/archive/nasa/casi.ntrs.nasa.gov/19990116210.pdf

#### Promieniowanie w kosmosie

Promieniowanie jest specyficzne dla **każdej misji**. Trzeba uwzględniać:

- Charakterystykę orbity i podróży w przestrzeni kosmicznej,
- Czas trwania misji,
- Możliwe do zastosowania ekranowanie,
- Dużą dynamikę zmian promieniowania, zależną od aktywności słonecznej
  - dla każdej misji nadal pozostaje wiele niepewnych wartości.

Wszystkie informacje wymienione wyżej muszą być rozważone aby przygotować zakresy promieniowania dla projektu oraz wybrać i przetestować odpowiednie komponenty EEE.

#### Skutki promieniowania w układach scalonych (Radiation Effects)

- Cumulative Effects
- Single Event Effects (SEE)
  - SEE niedestrukcyjne (soft errors; tymczasowe i można z nich wyjść):
    - Single Event Transient (SET)
      - Single Event Upset (SEU)
      - Single Event Failure Interrupt (SEFI)
  - SEE destrukcyjne (hard errors; mogą prowadzić do uszkodzenia):
    - Single Event Latchup (SEL)
    - Single Event Burnout (SEB)
    - Single Event Gate Rupture (SEGR)


#### Skutki promieniowania w FPGA - Cumulative Effects

Narażenie na pierwotne i wtórne promieniowanie powoduje stosunkowo **stałe**, **długotrwałe** zmiany w układach scalonych, np.:

- charakterystykę,
- degradację parametrów,
- ostatecznie prowadzi do utraty funkcjonalności komponentu.

#### Skutki promieniowania w FPGA - Single Event Effects (SEE)

- przyczyna: pojedyncza cząstka jonizująca
- może wywołać bardzo różne efekty.




http://www.esa.int/ESA\_Multimedia/Images/2012/12/Radiation-driven\_Single\_Event\_Effect

#### Skutki promieniowania w FPGA - Single Event Transient (SET)

- Nie jest destrukcyjne,
- chwilowy "glitch" napięciowy wewnątrz układu scalonego,
- może nie być w ogóle "zauważony",
- może prowadzić do SEU (jeśli trafi na element pamiętający), w najgorszym przypadku do SEFI,
- wrażliwość na SET rośnie z częstotliwością.

# Skutki promieniowania w FPGA - Single Event Upset (SEU)



https://www.microsemi.com/document-portal/doc\_download/132934-design-techniques-for-implementing-high-reliable-designs-using-microsemi-space-fpgas-russia-2013

- przekłamanie pojedynczego bitu w układzie pamiętającym, np. zmiana stanu przerzutnika, latcha, komórki pamięci SRAM,
- rozwiązanie: nadpisanie błędnej wartości prawidłową.

### Skutki promieniowania w FPGA - Single Event Failure Interrupt (SEFI)

- powoduje reset, zablokowanie lub inne problemy w komponentach
- zwykle pojawia się w złożonych układach z wbudowaną logiką kontroli, np. w pamięciach (SDRAM, DRAM, NOR/NAND Flash), procesorach,
- wyjście: reset lub power cycling,
- przykład z Syderal Polska: obsługa SEFI w NAND Flash.

### Skutki promieniowania w FPGA - Single Event Latchup (SEL)

- Przyczyna: niezamierzone wyzwolenie obecnego w układach CMOS pasożytniczego tyrystora (PNPN lub NPNP).
- Skutek: zatrzaśnięcie się układu w stanie zwarcia. Wysoki prąd może, ale nie musi prowadzić do uszkodzenia układu z powodu nadmiernej temperatury.
- Wyjście: power-reset układu.

- TID
- LET / LETth
- cross-section

### **TID (Total Ionising Dose):**


- Całkowita dawka promieniowania przyjęta przez układ w określonym czasie [rad - Radiation Absorbed Dose]
- W zależności od misji i orbity, typowy TID wynosi od kilku do kilkuset krad
- RTAX example: 300 krad

### **LET (Linear Energy Transfer)**

- ilość energii promieniowania jonizującego absorbowaną na jednostkowej drodze [eV/cm]
- LET rośnie ze wzrostem ładunku
- LET maleje ze wzrostem prędkości cząstki (ma mniej czasu na interakcję z materiałem)

### **LETth (Linear Energy Transfer threshold)**


- LET znormalizowane do gęstości materiału docelowego [eV-cm²/mg]
- RTAX example: LETth (SEL) > 117 MeV-cm<sup>2</sup>/mg,
   LETth (SEU) > 37 MeV-cm<sup>2</sup>/mg



https://radiologykey.com/interactions-of-particulate-radiation-with-matter/

### Cross section σ

- Fluencja cząstek: liczba cząstek przypadająca na powierzchnię [cm2]
- σ = liczba SEE / fluencja
- reprezentuje prawdopodobieństwo, że cząstka spowoduje wystąpienie SEE
- RTAX example: cross section (SEU) = 1E-9 cm<sup>2</sup>.




 $https://nepp.nasa.gov/mapId\_2008/presentations/i/01\%20-\%20Berg\_Melanie\_mapId08\_pres\_1.pdf$ 

# Jak łagodzić skutki zakłóceń? - mitigation techniques

### Mitigation techniques


- Triple Modular Redundancy (TMR)
- Error Code Correction (ECC)
- Memory scrubbing
- FSM encoding
- ..

### Local TMR: chroni przed SEU w rejestrach



ECSS-Q-HB-60-02A, Techniques for radiation effects mitigation in ASICs and FPGAs handbook

Global TMR: chroni przed SET i SEU



ECSS-Q-HB-60-02A, Techniques for radiation effects mitigation in ASICs and FPGAs handbook

- TMR sprzętowy (native TMR)
  - Microsemi: RTAX, RTG4; Xilinx: Virtex-4QV, Virtex-5QV
  - Wszystkie przerzutniki zawierają wbudowany TMR.
- TMR programowy
  - Odpowiedni atrybut dla syntezera tworzy dodatkową logikę automatycznie.
  - Więcej niż potrojenie potrzebnej logiki, pogorszenie timingów.
  - Przydaje się dla układów, które:
    - też zaliczają się do układów Radiation Tolerant
    - nie mają takiej odporności na promieniowanie, jak np. RTAX
    - nie mają sprzętowego TMR (RT ProASIC3).

Device	Actel ProASIC3 RT3PE3000L	Actel Axcelerator RTAX 2000SL
Total Dose	>58.5kRad	>300kRad
SEL Immunity	>68MeVcm²/mg	>117MeVcm²/mg
Qualification Level	MIL-STD-883 Class E (Extended flow)	MIL-STD-883 class V QML Class V qualified
Native TMR (Triple module redundancy)	No Radiation mitigation required to meet specs	Yes. All instantiated flip-flops embed native TMR.


<sup>&</sup>quot;Experience gained in Flash-based FPGA for InSight", SYDERAL

### Mitigation techniques - Error Correcting Codes

- Bit parzystości
- CRC (Cyclic Redundancy Check)
- EDAC (Error Detection and Correction)
  - Hamming codes
  - Reed-Solomon codes
  - BCH codes (Bose-Chaudhuri-Hocquenghem)

# Mitigation techniques - Hamming code


- Dokłada dodatkowe bity korekcji do bitów danych.
- Koryguje pojedynczy błąd, podwójny błąd jedynie wykrywa.
- Algorytm nieskomplikowany (XOR-s).



https://www.xilinx.com/support/documentation/application\_notes/xapp645.pdf

# Mitigation techniques - memory scrubbing

- Przeciwdziała kumulowaniu się przekłamanych bitów w pamięci
- Cykliczny: odczyt -> wykrycie przekłamania (EDAC) -> ponowne nadpisanie komórki pamięci właściwą wartością.



https://www.microsemi.com/document-portal/doc\_download/129918-ac273-using-edac-ram-for-radtolerant-rtax-s-fp gas-and-axcelerator-fpgas-app-note

## Mitigation techniques - kodowanie maszyn stanów

- Kodowanie one-hot: nie wystarcza (others clause optimized)
- Kodowanie one-hot + safe: dodatkowa logika do automatycznego resetu
   FSM, gdy z powodu zakłócenia pojawia się stan niezdefiniowany
- Hamming-3 Error Correction/Detection: automatyczna korekcja pojedynczego błędu w FSM, który pracuje dalej normalnie.

### Najważniejsze parametry na przykładzie Microsemi RTG4


- · Configuration memory upsets immunity to LET > 103 MeV.cm<sup>2</sup>/mg
- Single-event latch-up (SEL) immunity to LET > 103 MeV.cm<sup>2</sup>/mg
- SEU-hardened registers eliminate the need for triple-module redundancy (TMR)
  - Immune to single-event upsets (SEU) to LET > 37 MeV.cm<sup>2</sup>/mg
  - SEU rate < 10<sup>-12</sup> errors/bit-day (GEO Solar Min)
- SRAM has a built-in error detection and correction (EDAC)
  - Upset rate < 10<sup>-11</sup> errors/bit-day (GEO Solar Min)
  - · Single error correction and double error detection (SECDED)
- Single-event transient (SET) upset rate < 10<sup>-8</sup> errors/bit-day (GEO Solar Min) with optional SET filter
- Total ionizing dose (TID) > 100 krad

https://www.microsemi.com/product-directory/rad-tolerant-fpgas/3576-rtg4

## Podejście New Space

- Zamiast komponentów rad-hard / radiation tolerant używamy komponentów COTS
- Implementujemy w nich mitigation techniques
- W przestrzeń kosmiczną wysyłanych jest więcej egzemplarzy takiej elektroniki - redundancja na poziomie całego urządzenia a nie modułu/instrumentu.

### Space applications - FPGA Design Flow



# **BONUS**

### Obecne projekty

### Instrument Control Unit for the FLORIS, FLEX mission

- PCB design for the Power Supply and Driver modules.
- FPGA modules development and verification.
- Development of Packet Utilisation Standard (PUS) handling software.

### • Motor Controller Demonstrator (MCD), PLIIS programme

 Design of a module controlling two stepper motors based on SpaceWire RMAP interface communication. Prime contractor for the project.

### Reaction Wheel with Local Speed Control, ESA CTP

- Improvement of torque stability for the future ARIEL mission needs.
- Subcontractor to Bradford for Electronics hardware and FPGA development



Credits: ESA




MCD Breadboard

# Obecne projekty

### Flash Memory Module (FMM)

Development of flash based non-volatile memory module. Project concentrates on the FPGA development and will follow the ECSS FPGA Design Flow up to the CDR phase.

- Development of an architecture which will be scalable in terms of memory size.
- Flash memory controller implementation and test.
- Data protection implementation and test.




GAIA SDRAM-based Mass Memory Module Source: SYDERAL Swiss

# Obecne projekty

### Self-calibrating electronic controller for satellite quantum entanglement source

- The first step towards ensuring constant high-quality generation of entangled photon pairs for satellite QKD missions of the future.
- Funded by the National Centre for Research and Development
- Realisation period: September 2019 August 2022.
- Partners: University of Gdansk, Nicolaus Copernicus University Torun



Example of satellite QKD concept. Credits: http://www.2physics.com