

基于 VU9P 的 GPT-2 流水线加速器详细设计参数

硬件架构设计报告

December 11, 2025

本设计采用**全流水线均衡 (Pipeline Balancing)** 策略, 旨在使每一级流水线的处理延迟 (Latency) 保持一致, 最大化吞吐率。

- **目标器件:** Xilinx Virtex UltraScale+ VU9P (DSP total: 6840 ,URam: 270 Mb (33.7 MB), BRam: 75Mb (9 MB), IO: 40GB/s (2xddr4))。
- **模型参数:** GPT-2 (Small), $Layer = 8, H = 768, A = 12, D_h = 64, L = 26, DW = 32$ (Max) 。
- **约束:** 各级流水线的总 dsp 不大于硬件上的 Ddsp 数量; 总存储不大于片上存储; 总 IO 不大于片上 IO; 如果数据存在片上占用存储, 就不占用 IO。
- **目标:** Minimize $T = \max(\max(T_{comp}^k, T_{io}^k))$
- **结果:** 每一级的计算资源, 存储资源, 带宽资源; 总体的计算资源, 存储资源, 带宽资源; 性能; 见表。以 200MHz 为例, 性能 16.177K/s, 计算存储资源均满足约束, 带宽 0.8GB/s, 远小于约束。
- **计算过程:** 看附图

Table 1: 架构参数设计及性能分析

	计算资源数量	权重存储	数据存储 pingpangbuf	带宽
s1	8	0	192KB	输入 16bit/cycle
s2	1152	6.75MB	576KB	
s3	26	-	0	
s4	8	-	0	
s5	26	-	192KB	
s6	384	2.25MB	192KB	
s7	8	-	192KB	
s8	8	-	192KB	
s9	1536	9MB	768KB	
s10	32	-	768KB	
s11	1536	9MB	192KB	
s12	8	-	192KB	输出 16bit/cycle
总和	4732	27MB	3.375MB	32bit/cycle
batch	32		性能	32/(49152*8) num/cycle