



ISA - instruction set architecture : reg., instrucțiuni, tipuri de date, metode de adresare a memoriei

PIPELINING = un tip de paralelism la nivel de instrucțiuni
 ↳ nu putem face asta mereu deoarece apar pipeline stalls (întârzieri în conducta de date) și hazards (risici)

- 1) structural hazards = o unit de calcul este deja utilizată iar 2 instr. încearcă să acceseze ac. unitate
- 2) data hazards : datele necesare prog. pt. utilizare o instr. depinde de rezultatul unei instr. precedente
- 3) control hazards : nu știm următoarea instr., din cauza unei instr. de jmp. nu știm următoarea instr.

True Dependence (Read after write: RAW)
 II add %ebx, %ecx
 I sub %eax, %ecx
 S-a putea: $ecx = ecx - eax$ → se face înainte să i se dea nouă val.
Anti-Dependence (Write After Read: WAR)
 add %ebx, %ecx
 sub %ecx, %ebx
 $eax = ecx + ebx$ vechi sau nou?
 $ebx = ebx - ecx$ vechi sau nou?
Output Dependence (Write After Write: WAW)
 mov \$0x10, %eax } val care va fi în
 mov \$0x01, %eax } eax

! sîr. se mai complică și din cauza faptului că instr. au nec. de un nr. diferit de cicli de clk