

N32G432x8/xB数据手册

N32G432系列采用32-bit ARM Cortex-M4F内核,最高工作主频108MHz,支持浮点运算和DSP指令,集成高达128KB嵌入式加密Flash,32KB SRAM,集成丰富的高性能模拟器件,内置1个12bit 5Msps ADC,1个12bit 1Msps DAC,集成多路U(S)ART、I2C、SPI、USB、CAN等数字通信接口,内置密码算法硬件加速引擎。

关键特性

● 内核 CPU

- 一 32 位 ARM Cortex-M4 内核+FPU,单周期硬件乘除法指令,支持 DSP 指令和 MPU
- 一 内置 2KB 指令 Cache 缓存,支持 Flash 加速单元执行程序 0 等待
- 最高主频 108MHz, 135DMIPS

● 加密存储器

- 一 高达 128KByte 片内 Flash, 支持加密存储、多用户分区管理及数据保护、硬件 ECC 检查, 10 万次 擦写次数, 10 年数据保持
- 32KByte SRAM,包括 24Kbyte SRAM1(在 STOP2模式下可配置为保持)和 8Kbyte SRAM2(在 STANDBY和 STOP2模式下可配置为保持),支持硬件奇偶校验

● 低功耗管理

- STANDBY 模式: 2.5uA, 所有备份寄存器保持, IO 保持, 可选 RTC Run, 8KByte SRAM2 保持, 快速唤醒
- STOP2 模式: 6uA、RTC Run、8KByte SRAM2 和 24Kbyte SRAM1 能被配置成保持、CPU 寄存器 保持、IO 保持、快速唤醒
- 运行模式: 90uA/MHz@108MHz
- LPRUN模式: PLL 关闭, MSI 作为系统主时钟, MR 关闭, LPR 开启, USB/CAN/SAC 电源关闭, 其他外设可选

● 高性能模拟接口

- 一 1 个 12bit 5Msps ADC, 多精度可配置, 6 位模式下采样率高达 9Msps, 最多 16 个外部单端输入通道, 支持差分模式
- 1个12bit DAC,采样率1Msps
- 一 内部 2.048V 独立参考电压参考源
- 内部集成低压检测单元

財钟

- HSE: 4MHz~32MHz 外部高速晶体
- LSE: 32.768KHz 外部低速晶体
- HSI: 内部高速 RC16MHz
- MSI: 内部多速 RC100K~4MHz
- LSI: 内部低速 RC 40KHz



- 内置高速 PLL
- MCO: 支持1路时钟输出,可配置为低速或高速时钟输出

复位

- 支持上电/欠压/外部引脚复位
- 支持看门狗复位
- 最大支持 52 个 GPIOs

● 通信接口

- 5个U(S)ART接口,其中3个USART接口(支持ISO7816,IrDA,LIN),2个UART接口
- 1 个 LPUART,支持 STOP2 模式唤醒 MCU
- 2个 SPI 接口,速度高达 27Mbps,支持 I2S 通信
- 一 2个 I2C 接口,速率高达 1MHz,主从模式可配,从机模式下支持双地址响应
- 1 个 USB 2.0 全速设备接口
- 1 个 CAN 2.0A/B 总线接口
- 1个 DMA 控制器,支持 8 通道,通道源地址及目的地址任意可配
- 1 个 RTC 实时时钟,支持闰年万年历,闹钟事件,周期性唤醒,支持内外部时钟校准

● 定时计数器

- 一 2个16bit 高级定时计数器,支持输入捕获,互补输出,正交编码输入,最高控制精度9.25ns;每个定时器有4个独立的通道,其中3个通道支持6路互补PWM输出
- 一 5个16bit 通用定时计数器,每个定时器有4个独立通道,支持输入捕获/输出比较/PWM输出
- 2个16bit 基础定时计数器
- 一 1 个 16bit 低功耗定时计数器,支持双脉冲计数功能,可在 STOP2 模式下工作
- − 1 ↑ 24bit SysTick
- 1 个 7bit 窗口看门狗(WWDG)
- 1 个 12bit 独立看门狗(IWDG)

● 编程方式

- 支持 SWD/JTAG 在线调试接口
- 支持 UART 和 USB Bootloader

● 安全特性

- 一 内置密码算法硬件加速引擎
- 支持 AES、DES、TDES、SHA1/224/256、SM1、SM3、SM4 和 SM7 算法
- 一 闪存存储加密、多用户分区管理单元(MMU)
- TRNG 真随机数发生器
- CRC16/32 运算
- 支持写保护(WRP),多种读保护(RDP)等级(L0/L1/L2)



- 一 支持安全启动,程序加密下载,安全更新
- 支持外部时钟失效检测,入侵检测
- 96 位 UID 和 128 位 UCID
- 工作条件
 - 工作电压范围: 1.8V~3.6V
 - 工作温度范围: -40℃~105℃
 - ESD: ±4KV (HBM 模型), ±1KV (CDM 模型)
- 封装
 - LQFP32(7mm×7mm)
 - LQFP48(7mm×7mm)
 - LQFP64(10mm×10mm)

● 订购型号

系列	型号
N32G432x8	N32G432K8L7, N32G432C8L7, N32G432R8L7
N32G432xB	N32G432KBL7, N32G432CBL7, N32G432RBL7



目录

1	产品简介	9
	1.1 命名规则	10
	1.2 器件一览	11
2	功能简介	12
4		
	2.1 处理器内核	
	2.2 存储器	
	2.2.1 嵌入式闪存存储器(FLASH)	
	2.2.2 嵌入式SRAM	
	2.2.3 嵌套的向量式中断控制器(NVIC)	
	2.3 外部中断/事件控制器(EXTI)	
	2.4 时钟系统	
	2.5 启动模式	
	2.6 供电方案	
	2.7 复位	
	2.8 可编程电压监测器	
	2.9 电压调压器	
	2.10 低功耗模式	
	2.11 直接存储器存取(DMA)	
	2.12 实时时钟(RTC)	
	2.13 定时器和看门狗	
	2.13.1 低功耗定时器(LPTIM)	
	2.13.2 基本定时器(TIM6和TIM7)	
	2.13.3 通用定时器(TIMx)	
	2.13.4 高级控制定时器(TIM1和TIM8)	
	2.13.5 系统时基定时器(Systick)	
	2.13.6 看门狗定时器(WDG)	
	2.14 I ² C总线接口	
	2.15 通用同步/异步收发器(USART)	
	2.16 低功耗通用异步接收器(LPUART)	
	2.17 串行外设接口(SPI)	
	2.18 串行音频接口(I ² S)	
	2.19 控制器局域网络(CAN)	
	2.20 通用串行总线(USB)	
	2.21 通用输入输出接口(GPIO)	
	2.22 模拟/数字转换器(ADC)	
	2.23 数字/模拟转换(DAC)	27
	2.24 温度传感器(TS)	27
	2.25 循环冗余校验计算单元(CRC)	27
	2.26 密码算法硬件加速引擎(SAC)	27
	2.27 唯一设备序列号(UID)	28
	2.28 串行单线JTAG调试口(SWJ-DP)	28
3	引脚定义和描述	29
	3.1 封装示意图	29
	3.1.1 LQFP32	
	3.1.2 LQFP48	
	3.1.3 LQFP64	
	3.2 引脚定义	32



4	Ⅰ 电气特性	38
	4.1 测试条件	38
	4.1.1 最小和最大数值	
	4.1.2 典型数值	38
	4.1.3 典型曲线	38
	4.1.4 负载电容	38
	4.1.5 引脚输入电压	38
	4.1.6 供电方案	
	4.1.7 电流消耗测量	40
	4.2 绝对最大额定值	40
	4.3 工作条件	
	4.3.1 通用工作条件	
	4.3.2 上电和掉电时的工作条件	
	4.3.3 内嵌复位和电源控制模块特性	
	4.3.4 内置参考电压	
	4.3.5 供电电流特性	
	4.3.6 外部时钟源特性	
	4.3.7 内部时钟源特性	-
	4.3.8 从低功耗模式唤醒的时间	
	4.3.9 PLL特性	
	4.3.10 FLASH存储器特性	
	4.3.11 绝对最大值(电气敏感性)	
	4.3.12 I/O端口特性	
	4.3.13 NRST引脚特性	
	4.3.14 TIM定时器和看门狗特性	
	4.3.15 I ² C接口特性	
	4.3.16 SPI/I ² S接口特性	
	4.3.17 USB接口特性	
	4.3.18 控制器局域网络(CAN)接口特性	
	4.3.19 12位模数转换器(ADC)电气参数	
	4.3.20 内部参考源(V _{REFBUFF})电气参数	
	4.3.21 12位DAC电气参数	
	4.3.22 温度传感器(TS)特性	69
5	5 封装尺寸	70
	5.1 LQFP32(7MM x 7MM)	
	5.2 LQFP48(7MM x 7MM)	
	5.3 LQFP64(10MM x 10MM)	
_	5.4 丝印说明	
	6 版本历史	
7	7 声明	77



表目录

表 1-1	N32G432 系列资源配置	11
表 2-1	定时器功能比较	16
表 3-1	引脚定义	32
表 4-1	电压特性	40
表 4-2	电流特性	40
表 4-3	温度特性	40
表 4-4	通用工作条件	41
表 4-5	上电和掉电时的工作条件	41
表 4-6	内嵌复位和电源控制模块特性	41
表 4-7	内置参考电压	42
表 4-8	运行模式下的典型电流消耗,数据处理代码从内部闪存中运行	43
表 4-9	睡眠模式下的典型电流消耗	43
表 4-10)运行模式下的典型电流消耗,数据处理代码从内部闪存中运行	44
表 4-1	1睡眠模式下的典型电流消耗	44
表 4-12	2 停机和待机模式下的典型电流消耗	44
表 4-13	3 高速外部用户时钟特性(BYPASS 模式)	45
表 4-14	4 低速外部用户时钟特性(Bypass 模式)	45
表 4-1:	5 HSE 4~32MHz 振荡器特性 ⁽¹⁾⁽²⁾	46
表 4-10	5 LSE 振荡器特性(F _{LSE} =32.768кHz) ^{(1)(2)(4) (5)}	47
表 4-1	7 MSI 振荡器特性 ⁽¹⁾	48
表 4-18	3 HSI 振荡器特性 ⁽¹⁾⁽²⁾	49
表 4-19	9 LSI 振荡器特性 ⁽¹⁾	49
表 4-20)低功耗模式的唤醒时间	50
表 4-2	! PLL 特性	50
表 4-22	2 闪存存储器特性	50
表 4-23	3 闪存存储器寿命和数据保存期限	51
表 4-24	4 ESD 绝对最大值	51
表 4-25	5 电气敏感性	51
表 4-20	5 I/O 静态特性	52
表 4-2	7 IO 输出驱动能力特性	53
表 4-28	3 输出电压特性	53
表 4-29	9 输入输出交流特性(1)	53
表 4-30) NRST 引脚特性	55
表 4-3	l TIM1/8 特性	55



表 4-32 TIM2/3/4/5/6/7/9 特性	56
表 4-33 LPTIMER 特性	56
表 4-34 IWDG 最大和最小计数复位时间(LSI = 40ĸHz)	56
表 4-35 WWDG 最大和最小计数复位时间(APB1 PCLK1 = 27MHz)	56
表 4-36 I ² C 接口特性	57
表 4-37 SPI 特性 ⁽¹⁾	58
表 4-38 I ² S 特性 ⁽¹⁾	61
表 4-39 USB 启动时间	62
表 4-40 USB 直流特性	63
表 4-41 全速 USB 电气特性	63
表 4-42 ADC 特性	63
表 4-43 ADC 采样时间(1) (2)	65
表 4-44 ADC 精度-局限的测试条件 ⁽¹⁾⁽²⁾	66
表 4-45 V _{REFBUFF} 特性	68
表 4-46 DAC 特性 ⁽¹⁾	68
表 4-47 温度传感器特性	



图目录

图 1-1 N32G432 系列框图	9
图 1-2 N32G432 系列订货代码信息图示	
图 2-1 存储器映射图	
图 2-2 时钟树	
图 3-1 N32G432 系列 LQFP32 引脚分布	29
图 3-2 N32G432 系列 LQFP48 引脚分布	30
图 3-3 N32G432 系列 LQFP64 引脚分布	31
图 4-1 引脚的负载条件	
图 4-2 引脚输入电压	39
图 4-3 供电方案	
图 4-4 电流消耗测量方案	40
图 4-5 外部高速时钟源的交流时序图	45
图 4-6 外部低速时钟源的交流时序图	46
图 4-7 使用 8MHz 晶体的典型应用	47
图 4-8 使用 32.768KHz 晶体的典型应用	48
图 4-9 输入输出交流特性定义	54
图 4-10 建议的 NRST 引脚保护	55
图 4-11 PC 总线交流波形和测量电路 ⁽¹⁾	58
图 4-12 SPI 时序图–从模式和 CLKPHA=0	59
图 4-13 SPI 时序图–从模式和 CLKPHA=1 ⁽¹⁾	60
图 4-14 SPI 时序图–主模式 ⁽¹⁾	60
图 4-15 I ² S 从模式时序图(飞利浦协议) ⁽¹⁾	62
图 4-16 I ² S 主模式时序图(飞利浦协议) ⁽¹⁾	62
图 4-17 USB 时序:定义数据信号的上升和下降时间	63
图 4-18 ADC 精度特性	66
图 4-19 使用 ADC 典型的连接图	67
图 4-20 供电电源和参考电源去耦线路(V _{REF+} 与 V _{DDA} 相连)	67
图 5-1 LQFP32 封装尺寸	70
图 5-2 LQFP48 封装尺寸	71
图 5-3 LQFP64 封装尺寸	72
图 5-4 丝印说明	73



1产品简介

N32G432系列微控制器产品采用高性能32位ARM Cortex™-M4F内核,集成浮点运算单元(FPU)和数字信号处理(DSP),支持并行计算指令。最高工作主频108MHz,集成高达128KB片内加密存储Flash,并支持多用户分区权限管理,最大32KB嵌入式SRAM,包括8KB Retention RAM。内置一个内部高速AHB总线,两个低速外设时钟总线APB及总线矩阵,最多支持52个可复用I/Os,提供丰富的高性能模拟接口,包括1个12位5Msps ADC,多达16个外部输入通道和3个内部通道,以及1个12位1Msps DAC。同时提供多种数字通信接口,包括5个U(S)ART、1个LPUART、2个I2C、2个SPI/I2S、1个FS USB 2.0设备、1个CAN 2.0B通信接口,内置密码算法硬件加速引擎,支持多种国际和国内加密算法硬件加速。

N32G432系列产品可稳定工作于-40℃至+105℃的温度范围,供电电压1.8V至3.6V,提供多种电源模式供用户选择,符合低功耗应用的要求。该系列产品提供32/48/64引脚封装,根据不同的封装形式,芯片中的外设配置不尽相同。





图 1-1 N32G432 系列框图



图 1-2 N32G432 系列订货代码信息图示





1.2 器件一览

表 1-1 N32G432 系列资源配置

器件型号		N32G4	132K8/B	N32G4	432C8/B	N32G4	N32G432R8/B		
Flash	容量(KB)	64	128	64	128	64	128		
SRAM	¶容量(KB)	24	32	24	32	24	32		
CF	·U频率		AI	RM Cortex-M4 @	108MHz, 135DMI	PS			
工	作环境			1.8~3.6V	/-40~105°C				
	通用				5				
定时器	高级				2				
定事	基本								
	LPTIM				1				
	SPI ⁽¹⁾				2				
	I2S ⁽¹⁾				2				
_	I2C	2							
茶口	UART	2							
通讯接口	USART		2	3					
	LPUART	1							
	USB		1						
	CAN		1						
(GPIO	2	26 38		38	52			
	DMA 通道数		1x 8 Channel						
	oit ADC 通道数		1x 1x 1x 10 Channel				x nannel		
12bit DAC 通道数			1x 1 Channel						
	法支持		DES/TDES, AES, SHA1/SHA224/SHA256 SM1, SM3, SM4, SM7, CRC16/CRC32, TRNG						
安	全保护				储加密、分区保护				
	封装	LQ	FP32	LQ	FP48	LQI	FP64		

1. SPI1 和 SPI2 接口可灵活切换 SPI 模式和 I2S 音频模式。



2 功能简介

2.1 处理器内核

N32G432系列集成了最新一代嵌入式ARM CortexTM-M4F处理器,在CortexTM-M3内核的基础上强化了运算能力、新增加了浮点运算处理单元(FPU)、DSP和并行计算指令,提供1.25DMIPS/MHz的优异性能。同时其高效的信号处理能力与Cortex-M系列处理器的低功耗,低成本和易于使用的优点组合,用以满足需要控制和信号处理混合能力且易于使用的应用场景。

ARM Cortex™-M4F 32位精简指令集处理器具有优异的代码效率。

注: Cortex-M4F 向下兼容Cortex-M3代码。

2.2 存储器

N32G432系列芯片包含嵌入式加密闪存(Flash)存储器、嵌入式SRAM。




图 2-1 存储器映射图

2.2.1 嵌入式闪存存储器(FLASH)

片内集成从64K到128K字节嵌入式加密闪存(FLASH),用于存放程序和数据,页面大小2Kbyte,支持页擦除、字写、字读、半字读、字节读操作。



支持存储加密保护,写入自动加密、读出自动解密(包括程序执行操作)。

支持用户分区管理,最多可分为3个用户分区,不同用户之间不可相互访问数据(仅可执行代码)。

2.2.2 嵌入式SRAM

片内集成了一个高达32K字节的内置SRAM,包括SRAM1和SRAM2。SRAM1的最大大小为24K字节,SRAM2的最大为8K字节。在STOP2模式下,SRAM1和SRAM2可以保留数据。在STANDBY模式下,只有SRAM2可以保留数据。

2.2.3 嵌套的向量式中断控制器(NVIC)

内置嵌套的向量式中断控制器,能够处理多达66个可屏蔽中断通道(不包括16个Cortex™-M4F的中断线)和16个优先级。

- 紧耦合的NVIC能够达到低延迟的中断响应处理
- 中断向量入口地址直接进入内核
- 紧耦合的NVIC接口
- 允许中断的早期处理
- 处理晚到的较高优先级中断
- 支持中断尾部链接功能
- 自动保存处理器状态
- 中断返回时自动恢复,无需额外指令开销

该模块以最小的中断延迟提供灵活的中断管理功能。

2.3 外部中断/事件控制器(EXTI)

外部中断/事件控制器包含25个边沿检测器,用于产生中断/事件请求。每个中断线都可以独立地配置它的触发事件(上升沿或下降沿或双边沿),并能够单独地被屏蔽。有一个挂起寄存器维持所有中断请求的状态。 EXTI可以检测到脉冲宽度小于内部APB2的时钟周期。多达52个通用I/O口连接到16个外部中断线。

2.4 时钟系统

提供多种时钟供用户选择,包括内部高速RC振荡器HSI(16MHz),内部多速时钟MSI(100K~4MHz可配置),内部低速时钟LSI(40KHz),外部高速时钟HSE(4MHz~32MHz),外部低速时钟LSE(32.768KHz),PLL。

复位时内部MSI时钟被默认设置为CPU时钟,随后用户可以选择外部具有失效监控功能的HSE时钟;当检测到外部时钟失效时,它将被隔离,系统将自动地切换到MSI,如果使能了中断,软件可以接收到相应的中断。同样,在需要时可以采取对PLL时钟完全的中断管理(如当一个间接使用的外部振荡器失效时)。

MSI时钟可用于在STOP2状态下快速唤醒并执行指令,或在低功耗运行状态下为系统提供时钟,以及其他一些时钟精度低、功耗要求高的场景。

内置时钟安全系统,当用户选择开启后,可实时检测外部HSE或LSE是否失效,一旦检测到外部时钟失效, 系统将自动切换到内部时钟,并产生中断告警。


多个预分频器用于配置AHB的频率、高速APB(APB2)和低速APB(APB1)区域。AHB的最高频率是108MHz,APB2的最高频率是54MHz,APB1的最高频率为27MHz。

13 / 77

使用USB功能时,必须同时使用HSE和PLL,并且CPU频率必须为48MHz、72MHz或96MHz。



图 2-2 时钟树



2.5 启动模式

在启动时,可以通过BOOT0引脚和选项字节BOOT配置(USER2)来选择在复位后的启动模式:

- 从程序闪存存储器(FLASH Memory)启动
- 从系统存储器(System Memory)启动
- 从内部SRAM启动

启动加载程序(Bootloader)存放于系统存储器中,可以通过USART1或USB对FLASH Memory进行编程。

2.6 供电方案

- V_{DD} = 1.8V~3.6V: V_{DD}引脚为I/O引脚和内部调压器供电。
- V_{SSA}, V_{DDA} = 1.8V~3.6V: 为ADC和DAC供电。V_{DDA}和V_{SSA}必须分别连接到V_{DD}和V_{SS}。参见图4-3。



2.7 复位

POR和BOR电路集成在器件内部,这部分电路始终处于工作状态,保证系统在供电超过1.8V时稳定工作;当 VDD低于设定的阀值(VPOR/BOR)时,置芯片于复位状态,而不必使用外部复位电路。

2.8 可编程电压监测器

内置一个可编程电压监测器(PVD),它监视 V_{DD} 供电并与阀值 V_{PVD} 比较,当 V_{DD} 低于或高于阀值 V_{PVD} 时将产生中断,中断处理程序可以发出警告信息,PVD功能需要通过程序开启。关于 $V_{POR/PDR}$ 和 V_{PVD} 的值参考表4-6。

2.9 电压调压器

调压器有2个操作模式:

- 主模式,芯片运行在RUN、SLEEP模式
- 低功耗模式,芯片运行在LP RUN,LP SLEEP,STOP2和STANDBY模式

芯片复位后调压器默认处于主模式状态。

2.10 低功耗模式

N32G432系列产品支持5种低功耗模式。

■ LP-RUN模式

在LP-RUN(Low Power RUN)模式下,CPU以MSI时钟运行,执行FLASH或SRAM中的程序,并且PLL关闭。USB/CAN/算法(SAC)模块关闭,其他外设可配置。

■ SLEEP模式

在SLEEP模式下,只有CPU停止,所有外设处于工作状态并可在发生中断/事件时唤醒CPU。

■ LP-SLEEP模式

在LP-SLEEP(Low Power SLEEP)模式下,CPU停止,PLL关闭,USB/CAN/SAC模块关闭,其他外设可配置,所有IO保持与RUN模式相同的状态。

■ STOP2模式

STOP2模式基于Cortex-M4F深度睡眠模式,所有的核心数字逻辑区域电源全部关闭。主电压调节器(MR)关闭,HSE/HSI/MSI/PLL关闭。CPU寄存器保持,LSE/LSI可配置工作,所有GPIO保持,SRAM1和SRAM2可选保持,SPI,USART/UART,I2C,WWDG保持,80字节备份寄存器保持,RET域和低功耗域正常工作。

唤醒:可以通过任一配置成EXTI的信号把芯片从STOP2模式中唤醒,EXTI信号可以是外部16个EXTI信号 (I/O相关)、WKUP引脚唤醒、RTC周期性唤醒、RTC闹钟、RTC入侵、RTC时间戳、NRST复位、IWDG 复位。

■ STANDBY模式

在STANDBY模式下可以达到较低的电流消耗状态。内部的电压调压器被关闭,PLL、HSI的RC振荡器和HSE 晶体振荡器也被关闭,仅LSE和LSI可选工作;进入STANDBY模式后,主电域寄存器的内容将丢失,SRAM2 可选保持,STANDBY电路仍工作。

NRST上的外部复位信号、IWDG复位、WKUP引脚上的一个上升/下降边沿、RTC周期性唤醒、RTC闹钟、RTC时间戳或RTC入侵可以把芯片从STANDBY模式唤醒。

注:在进入STANDBY模式时,RTC、IWDG和对应的时钟可以不被停止。

2.11 直接存储器存取(DMA)

集成1个灵活的通用DMA控制器,支持8个DMA通道,可以管理存储器到存储器、外设到存储器和存储器到

电话: +86-755-86309900 传真: +86-755-86169100 邮箱: info@nationstech.com 邮编: 518057



外设的数据传输; DMA控制器支持环形缓冲区的管理,避免了控制器传输到达缓冲区结尾时所产生的中断。

每个通道都有专门的硬件DMA请求逻辑,同时可以由软件触发每个通道。可通过软件单独设置每个通道的 传输的长度、传输的源地址和目标地址。

DMA可以用于主要的外设: SPI、I2C、USART、TIMx(高级/通用/基本定时器)、DAC、I2S、ADC。

2.12 实时时钟(RTC)

RTC是一组连续运行的计数器,内置日历时钟模块,可提供万年历功能,还具有闹钟中断和周期性中断(最短2个时钟周期)功能。RTC不会被系统或电源复位源复位,当从STANDBY模式唤醒时,也不会被复位。RTC的驱动时钟可以选择为32.768KHz外部晶体振荡器、内部低功耗40KHz RC振荡器、或者高速的外部时钟经128分频任意一个时钟源。对于计时精度要求非常高的应用场景,建议使用外部32.768KHz时钟作为时钟源,同时为补偿天然晶体的时钟偏差,可以通过输出一个256Hz的信号对RTC的时钟进行校准。RTC有一个22位的预分频器用于时基时钟,默认情况下时钟为32.768kHz时,它将产生一个1秒长的时间基准。另外RTC可以用来触发低功耗状态下唤醒。

2.13 定时器和看门狗

最多2个高级控制定时器、5个普通定时器和2个基本定时器,1个低功耗定时器,以及2个看门狗定时器和1个系统嘀嗒定时器。

下表比较了高级控制定时器、普通定时器和基本定时器的功能:

定时器	分辩率	分辩率 类型 预分频系数		产生DMA 请求	捕获/比较 通道	互补输出
TIM1 TIM8	16	向上,向下, 向上/向下	1~65536之间的任 意整数	Y	4	Y
TIM2 TIM3 TIM4 TIM5 TIM9	16	向上,向下, 向上/向下	1~65536之间的任 意整数	Y	4	N
TIM6 TIM7	16	向上	1~65536之间的任 意整数	Y	0	N

表 2-1 定时器功能比较

2.13.1 低功耗定时器(LPTIM)

LPTIM是一个具有多个时钟源的16位定时器,它可以在除Standby模式之外的所有功耗模式下保持运行。 LPTIM可以在没有内部时钟源的情况下运行,可以用作"脉冲计数器"。此外,LPTIM可以将系统从低功耗模式唤醒,以极低的功耗实现"超时功能"。

主要特性:

- 16 位向上计数器
- 3 bit 预分频, 8 种分频因子(1、2、4、8、16、32、64、128)
- 多个时钟源
 - ◆ 内部时钟源: LSE, LSI, HSI, PCLK1
 - ◆ 外部时钟源:通过 LPTIM Input1 输入的外部时钟源(工作时无 LP 振荡器运行,用于脉冲计数器 应用)

16 / 77

- 16 bit 自动装载寄存器(LPTIM_ARR)
- 16 bit 比较寄存器(LPTIM_COMP)
- 连续或单触发计数模式



- 可编程软件或硬件输入触发
- 用于过滤毛刺的可编程数字滤波器
- 可配置输出(方波,PWM)
- 可配置 IO 极性
- 编码器模式
- 脉冲计数模式,支持单脉冲计数、双脉冲计数(正交和非正交)

2.13.2 基本定时器(TIM6和TIM7)

基本定时器TIM6和TIM7各包含一个16位自动装载计数器。这2个定时器是互相独立的,不共享任何资源。 基本定时器可以为通用定时器提供时间基准,特别地可以为数模转换器(DAC)提供时钟。基本定时器在芯 片内部直接连接到DAC并通过触发输出直接驱动DAC。

主要特性:

- 16位自动重载向上计数计数器。
- 16 位可编程预分频器。(分频系数可配置为 1 到 65536 之间的任意值)
- 触发 DAC 的同步电路
- 产生中断/DMA 的事件如下:
 - ◆ 更新事件

2.13.3 通用定时器(TIMx)

通用定时器(TIM2、TIM3、TIM4、TIM5和TIM9)主要用于以下场合:对输入信号进行计数、测量输入信号的脉冲宽度和产生输出波形等。

主要特性:

- 16 位自动装载计数器。(可实现向上计数、向下计数、向上/下计数)。
- 16 位可编程预分频器。(分频系数可配置为1到 65536 之间的任意值)
- TIM2、TIM3、TIM4、TIM5 和 TIM9 最多支持 4 个通道
- 通道工作模式: PWM 输出、输出比较、单脉冲模式输出、输入捕获
- 如下事件发生时产生中断/DMA:
 - ◆ 更新事件
 - ◆ 触发事件
 - ◆ 输入捕获
 - ◆ 输出比较
- 可通过外部信号控制定时器
- 多个定时器内部连接在一起,以实现定时器的同步或链接
- 增量(正交)编码器接口:用于追踪运行轨迹和解析旋转方位
- 霍尔传感器接口:用于三相电机控制
- 支持捕获内部比较器输出信号。TIM9 支持捕获内部的 HSE、LSI、和 LSE 信号。

电话: +86-755-86309900 传真: +86-755-86169100 邮箱: info@nationstech.com 邮编: 518057



2.13.4 高级控制定时器(TIM1和TIM8)

高级控制定时器(TIM1和TIM8)主要用于以下场合:对输入信号进行计数、测量输入信号的脉冲宽度和产生输出波形等。

高级定时器具有互补输出功能、死区插入和刹车功能。适用于电机控制。

主要特性:

- 16 位自动装载计数器。(可实现向上计数、向下计数、向上/下计数)。
- 16 位可编程预分频器。(分频系数可配置为 1 到 65536 之间的任意值)
- 可编程重复计数器
- TIM1 最多 6 个通道, TIM8 最多 6 个通道
- 4个捕获/比较通道,工作模式为: PWM 输出、输出比较、单脉冲模式输出、输入捕获
- 如下事件发生时产生中断/DMA:
 - ◆ 更新事件
 - ◆ 触发事件
 - ◆ 输入捕获
 - ◆ 输出比较
 - ◆ 刹车信号输入
- 死区时间可编程的互补输出
 - ◆ 对于 TIM1、TIM8, 通道 1、2、3 支持此功能
- 可通过外部信号控制定时器
- 多个定时器内部连接在一起,以实现定时器的同步或链接
- TIM1_CC5 和 TIM8_CC5 用于比较器消隐
- TIM1_CC6 用于 OPAMP1 和 OPAMP2 的输入通道切换; TIM8_CC6 可以对 OPAMP2 的输入通道切换。
- 增量(正交)编码器接口:用于追踪运行轨迹和解析旋转方位
- 霍尔传感器接口:用于三相电机控制

2.13.5 系统时基定时器(Systick)

这个定时器是专用于实时操作系统,也可当成一个标准的递减计数器。

主要特性:

- 24位的递减计数器
- 自动重加载功能
- 当计数器为0时能产生一个可屏蔽系统中断
- 可编程时钟源

2.13.6 看门狗定时器(WDG)

支持两个看门狗,独立看门狗(IWDG)和窗口看门狗(WWDG),两个看门狗提供了更高的安全性、时间的精确性和使用的灵活性。

独立看门狗(IWDG)



独立看门狗是基于一个12位的递减计数器和一个3位的预分频器,由独立的的低速RC振荡器驱动,即使主时钟发生故障它也仍然有效,可工作在STOP2模式和STANDBY模式。IWDG一旦被激活,如果不在设定的时间内喂狗(清除看门狗计数器),则在计数器计数至0x000时产生复位,它可以用于在应用程序发生问题时复位整个系统,或作为一个自由定时器为应用程序提供超时管理。通过选项字节可以配置成是软件或硬件启动看门狗。复位和低功耗唤醒可配。

窗口看门狗(WWDG)

窗口看门狗通常被用来监测,由外部干扰或不可预见的逻辑条件造成的应用程序背离正常的运行序列而产生的软件故障。除非递减计数器的值在T6位变成0前被刷新,看门狗电路在达到预置的时间周期时,会产生一个MCU复位。在递减计数器达到窗口寄存器数值之前,如果7位的递减计数器数值(在控制寄存器中)被刷新,那么也将产生一个MCU复位。这表明递减计数器需要在一个有限的时间窗口中被刷新。

主要特性:

- 窗口看门狗(WWDG)的时钟由APB1时钟分频4096得到:
- 可编程的自由运行递减计数器:
- 复位条件:
 - ◆ 当递减计数器的值小于0x40,(若看门狗被启动)则产生复位;
 - ◆ 当递减计数器在窗口外被重新装载,(若看门狗被启动)则产生复位;
 - ◆ 如果启动了看门狗并且允许中断,当递减计数器等于0x40时产生提前唤醒中断(EWINT),它可以被用于重装载计数器以避免WWDG复位。

2.14 I²C总线接口

集成最多2个独立的I2C总线接口,它提供多主机功能,控制所有I2C总线特定的时序、协议、仲裁和超时。支持多种通信速率模式(最高支持1MHz),支持DMA操作,同时与SMBus 2.0兼容。I2C模块有多种用途,包括CRC码的生成和校验、SMBus(系统管理总线—System Management Bus)和PMBus(电源管理总线-Power Management Bus)。

19 / 77

主要特性:

- 多主机功能:该模块既可做主设备也可做从设备;
- I2C主设备功能;
 - ◆ 产生时钟;
 - ◆ 产生起始和停止信号;
- I2C从设备功能;
 - ◆ 可编程的地址检测;
 - ◆ I2C接口支持7位或10位寻址,7位从模式时支持双从地址响应能力;
 - ◆ 停止位检测;
- 产生和检测7位/10位地址和广播呼叫;
- 支持不同的通讯速度;
 - ◆ 标准速度(高达100 kHz);
 - ◆ 快速(高达400 kHz);
 - ◆ 快速+(高达1MHz);
- 状态标志:



- ◆ 发送器/接收器模式标志;
- ◆ 字节传输结束标志;
- ◆ I2C总线忙标志;
- 错误标志:
 - ◆ 主模式时的仲裁丢失;
 - ◆ 地址/数据传输后的应答(ACK)错误;
 - ◆ 检测到错误的起始或停止条件:
 - ◆ 禁止拉长时钟功能时的上溢或下溢;
- 2个中断向量:
 - ◆ 1个中断用于地址/数据通讯成功;
 - ◆ 1个中断用于错误;
- 可选的拉长时钟功能
- 单字节缓冲器的DMA:
- 可配置的PEC(信息包错误检测)的产生或校验
- 发送模式中PEC值可以作为最后一个字节传输
- 用于最后一个接收字节的PEC错误校验
- 兼容SMBus 2.0
 - ◆ 25 ms时钟低超时延时
 - ◆ 10 ms主设备累积时钟低扩展时间
 - ◆ 25 ms从设备累积时钟低扩展时间
 - ◆ 带ACK控制的硬件PEC产生/校验
 - ◆ 支持地址解析协议(ARP)
- 兼容PMBus

2.15 通用同步/异步收发器(USART)

N32G432系列产品中,集成了最多5个串行收发接口,包括3个通用同步/异步收发器(USART1、USART2和USART3)和2个通用异步收发器(UART4和UART5)。这5个接口提供异步通信、支持IrDA SIR ENDEC传输编解码、多处理器通信模式、单线半双工通信模式和LIN主/从功能。

USART1、USART2和USART3接口具有硬件的CTS和RTS信号管理、兼容ISO7816的智能卡模式,与SPI通信模式类似,所有接口都可以使用DMA操作。

主要特性:

- 全双工,异步通信;
- NRZ标准格式;
- 分数波特率发生器系统,波特率可编程,用于发送和接收
- 可编程数据字长度(8位或9位)
- 可配置的停止位,支持1或2个停止位;
- LIN主发送同步断开符的能力以及LIN从检测断开符的能力,当USART硬件配置成LIN时,生成13位断

20 / 77



开符,检测10/11位断开符

- 同步传输的输出时钟;
- IRDA SIR编码器解码器,在正常模式下支持3/16位的持续时间;
- 智能卡模拟功能;
 - ◆ 智能卡接口支持ISO7816-3标准里定义的异步智能卡协议;
 - ◆ 智能卡用到的0.5和1.5个停止位;
- 单线半双工通信;
- 可配置的使用DMA的多缓冲器通信,在SRAM里利用集中式DMA缓冲接收/发送字节;
- 独立的的发送器和接收器使能位;
- 检测标志
 - 接收缓冲器满
 - ◆ 发送缓冲器空
 - ◆ 传输完成标志
- 校验控制
 - ◆ 发送校验位
 - ◆ 对接收数据进行校验
- 四个错误检测标志
 - 溢出错误
 - 噪音错误
 - ◆ 帧错误
 - ◆ 校验错误
- 10个带标志的USART中断源
 - ◆ CTS改变
 - ◆ LIN断开符检测
 - 发送数据寄存器空
 - 发送完成
 - 接收数据寄存器满
 - 检测到总线为空闲
 - 溢出错误
 - 帧错误
 - 噪音错误
 - ◆ 校验错误
- 多处理器通信,如果地址不匹配,则进入静默模式;
- 从静默模式中唤醒(通过空闲总线检测或地址标志检测)
- 模式配置:

电话: +86-755-86309900 传真: +86-755-86169100



USART模式	USART1	USART2	USART3	UART4	UART5
异步模式	支持	支持	支持	支持	支持
硬件流控制	支持	支持	支持	不支持	不支持
多缓存通讯(DMA)	支持	支持	支持	支持	支持
多处理器通讯	支持	支持	支持	支持	支持
同步模式	支持	支持	支持	不支持	不支持
智能卡	支持	支持	支持	不支持	不支持
半双工(单线模式)	支持	支持	支持	支持	支持
IrDA	支持	支持	支持	支持	支持
LIN	支持	支持	支持	支持	支持

2.16 低功耗通用异步接收器(LPUART)

片内集成了低功耗异步串行收发器(LPUART),可在STOP2状态(最大波特率9600)接收数据,并在产生中断事件后唤醒MCU。另外,通过将时钟配置为高速时钟(如APB或HSE时钟),可以作为常规的异步串口,支持更高的波特率。

主要特性:

- 提供标准异步通信位(开始、奇偶校验和停止位)
 - ◆ 生成1个起始位
 - ◆ 生成1位奇偶校验位(奇偶校验均可设置)或无奇偶校验位
 - ◆ 生成1个停止位
 - ◆ 字节从最低到最高传输
- 支持32字节接收FIFO和1字节发送FIFO
- 提供发送模式控制位
- 可编程波特率
- 全双工通信
- 支持数据通信和错误处理中断
- 可以通过两种方式访问状态位:查询或中断
- 奇偶校验错误标志
- 波特率参数寄存器
- 支持硬件流控
- 支持DMA数据传输
- 支持以下中断事件源唤醒处于STOP2状态的MCU:
 - ◆ 起始位检测
 - ◆ 接收缓冲区非空检测
 - ◆ 接收到指定的1字节数据
 - ◆ 接收到指定的4字节数据

2.17 串行外设接口(SPI)

片内集成2个SPI接口,SPI允许芯片与外部设备以半/全双工、同步、串行方式通信。此接口可以被配置成主模式,并为外部从设备提供通信时钟(SCK)。接口还能以多主配置方式工作。它可用于多种用途,包括使用

22 / 77



一条双向数据线的双线单工同步传输,还可使用CRC校验的可靠通信。

主要特性:

- 3线全双工同步传输;
- 带或不带第三根双向数据线的双线单工同步传输;
- 8或16位传输帧格式选择:
- 主或从操作:
- 支持多主模式:
- 8个主模式波特率预分频系数(最大为f_{PCLK}/2);
- 从模式频率(最大为f_{PCLK}/2);
- 主模式和从模式的快速通信:
- 主模式和从模式下均可以由软件或硬件进行NSS管理: 主/从操作模式的动态改变:
- 可编程的时钟极性和相位;
- 可编程的数据顺序, MSB在前或LSB在前:
- 可触发中断的专用发送和接收标志;
- SPI总线忙状态标志;
- 支持可靠通信的硬件CRC:
 - ◆ 在发送模式下,CRC值可以被作为最后一个字节发送;
 - ◆ 在全双工模式中对接收到的最后一个字节自动进行CRC校验:
- 可触发中断的主模式故障、过载以及CRC错误标志
- 支持DMA功能的单字节发送和接收缓冲器:产生发送和接受请求
- 接口最高速度: 27Mbps

2.18 串行音频接口(I²S)

I²S是一种3引脚的同步串行接口通讯协议,器件集成2个标准的I²S接口(与SPI复用),可以工作于主或从模式,这2个接口可以配置为16位、24位或32位传输,亦可配置为输入或输出通道,支持音频采样频率从8KHz到96KHz。它支持四种音频标准,包括飞利浦I²S标准,MSB和LSB对齐标准,以及PCM标准。

它在半双工通讯中,可以工作在主和从2种模式下。当它作为主设备时,通过接口向外部的从设备提供时钟信号。

23 / 77

主要特性:

- 单工通信(仅发送或接收);
- 主或者从操作;
- 8位线性可编程预分频器,获得精确的音频采样频率(8KHz到96KHz);
- 数据格式可以是16位,24位或者32位;
- 音频信道固定数据包帧为16位(16位数据帧)或32位(16、24或32位数据帧);
- 可编程的时钟极性(稳定态);
- 从发送模式下的下溢标志位和主/从接收模式下的溢出标志位;
- 16位数据寄存器用来发送和接收,在通道两端各有一个寄存器;



- 支持的I²S协议:
 - ◆ I²S飞利浦标:
 - ◆ MSB对齐标准(左对齐);
 - ◆ LSB对齐标准(右对齐);
 - ◆ PCM标准(16位通道帧上带长或短帧同步或者16位数据帧扩展为32位通道帧);
- 数据方向总是MSB在先;
- 发送和接收都具有DMA能力;
- 主时钟可以输出到外部音频设备,比率固定为256xFs(Fs为音频采样频率)

2.19 控制器局域网络(CAN)

集成1路CAN总线接口,兼容2.0A和2.0B(主动)规范,位速率高达1Mbps。它可以接收和发送11位标识符的标准帧,也可以接收和发送29位标识符的扩展帧。

主要特性:

- 支持CAN协议2.0A和2.0B主动模式:
- 波特率最高可达1Mbps;
- 支持时间触发通信功能
- 发送
 - ◆ 3个发送邮箱
 - ◆ 发送报文的优先级特性可软件配置
 - ◆ 记录发送SOF时刻的时间戳
- 接收
 - ◆ 3级深度的2个接收FIFO
 - ◆ 可变的过滤器组:
 - ◆ 有14个过滤器组
 - ◆ 标识符列表
 - ◆ FIFO溢出处理方式可配置
 - ◆ 记录接收SOF时刻的时间戳
- 时间触发通信模式
 - ◆ 禁止自动重传模式
 - ◆ 16位自由运行定时器
 - ◆ 可在最后2个数据字节发送时间戳
- 管理
 - ◆ 中断可屏蔽
 - ◆ 邮箱占用单独1块地址空间,便于提高软件效率

2.20 通用串行总线(USB)

片内嵌入了符合全速USB设备(12Mbit/s)标准的全速USB兼容设备控制器。端点可由软件配置,具有挂起/唤

电话: +86-755-86309900 传真: +86-755-86169100 邮箱: info@nationstech.com 邮编: 518057



醒功能。USB专用48MHz时钟直接由内部PLL产生。

主要特性:

- 符合USB2.0全速设备技术规范
- 可配置1到8个USB端点
- CRC(循环冗余校验)生成/校验、反向不归零(NRZI)编码/解码和位填充
- 批量/同步端点的双缓冲机制
- 支持USB挂起/唤醒操作
- 帧锁定时钟脉冲产生
- 集成USB DP信号线上拉1.5K电阻(用户可通过软件控制使能或禁用)

2.21 通用输入输出接口(GPIO)

支持最多52个GPIO,共被分为4组(GPIOA/GPIOB/GPIOC/GPIOD),其中GPIOA、GPIOB、GPIOC和GPIOD 每组16个端口。每个GPIO引脚都可以由软件配置成输出(推挽或开漏)、输入(带或不带上拉或下拉)或 复用的外设功能端口,多数GPIO引脚都与数字或模拟的复用外设共用,有的I/O引脚还与时钟引脚复用;除 了具有模拟输入功能的端口,其它所有的GPIO引脚都有大电流通过能力。

主要特性:

- GPIO端口的每个位可以由软件分别配置成多种模式:
 - ◆ 输入浮空:
 - ◆ 输入上拉(弱上拉);
 - ◆ 输入下拉(弱下拉);
 - ◆ 模拟输入;
 - ◆ 开漏输出;
 - ◆ 推挽式输出;
 - ◆ 推挽复用功能;
 - ◆ 开漏复用功能。
- 通用 I/O(GPIO)
 - ◆ 复位期间和刚复位后,复用功能未开启,除 BOOT0(BOOT0 为输入下拉), NRST 引脚外, I/O 端口被配置成模拟输入模式;
 - ◆ 复位后,与调试系统关联的引脚默认状态为使能 SWD-JTAG, JTAG 引脚被置于输入上拉或下拉模式:
 - ✓ JTDI 置于上拉模式;
 - ✓ JTCK 置于下拉模式:
 - ✓ JTMS 置于上拉模式;
 - ✓ NJTRST 置于上拉模式;
 - ◆ 当作为输出配置时,写到输出数据寄存器上的值输出到相应的 I/O 引脚。可以以推挽模式或开漏模式输出

电话: +86-755-86309900 传真: +86-755-86169100 邮箱: info@nationstech.com 邮编: 518057



- 单独的位设置或位清除功能:
- 外部中断/唤醒: 所有端口都有外部中断能力,为了使用外部中断线,端口必须配置成输入模式;
- 复用功能: (使用默认复用功能前必须对端口位配置寄存器编程)
- GPIO 锁定机制,锁定机制允许冻结 IO 配置。当在一个端口位上执行了锁定(LOCK)程序,在下一次复位之前,将不能再更改端口位的配置。

2.22 模拟/数字转换器(ADC)

器件支持1个12位5Msps采样率的逐次比较型ADC,支持单端输入和差分输入,可测量16个外部和3个内部信号源。

主要特性:

- 支持12位、10位、8位、6位分辨率可配置
 - ◆ 12bit分辨率下最高采样速率5.14MSPS
 - ◆ 10bit分辨率下最高采样速率6MSPS
 - ◆ 8bit分辨率下最高采样速率7.2MSPS
 - ◆ 6bit分辨率下最高采样速率9MSPS
- ADC时钟源分为工作时钟源、采样时钟源和计时时钟源
 - ◆ 可配置AHB_CLK作为工作时钟源,最高可到108MHz
 - ◆ 可配置PLL作为采样时钟源,最高可到72MHz,支持分频1,2,4,6,8,10,12,16,32,32,64,128,256
 - ◆ 可配置AHB CLK作为采样时钟源,最高可到72MHz,支持分频1,2,4,6,8,10,12,16,32
 - ◆ 计时时钟用于内部计时功能,频率必须配置成1MHz
- 支持定时器触发ADC采样
- 支持2.048V内部参考电压V_{REFBUFFER}
- 转换结束、注入转换结束和发生模拟看门狗事件时产生中断
- 单次和连续转换模式
- 从通道0到通道N的自动扫描模式
- 支持自校准
- 带内嵌数据一致性的数据对齐
- 采样间隔可以按通道分别编程
- 规则转换和注入转换均有外部触发选项
- 间断模式
- ADC供电要求: 1.8V到3.6V
- ADC输入范围: V_{REF-} ≤ V_{IN} ≤ V_{REF+}
- ADC可以使用DMA操作,规则通道转换期间有DMA请求产生。
- 模拟看门狗功能,可以非常精准地监视一路、多路或所有选中的通道,当被监视的信号超出预置的阀值 时,将产生中断。

电话: +86-755-86309900 传真: +86-755-86169100 邮箱: info@nationstech.com 邮编: 518057



2.23 数字/模拟转换(DAC)

片内集成了数模转换器(DAC),它是一个12位数字输入和电压输出数模转换器,具有内置Buffer的输出通道。DAC可以通过V_{DDA}或V_{REFBUFFER}作为参考源。

主要特性:

- 内置Buffer的输出通道
- 可配置的8/12位输出
- 12位模式下可配置数据左对齐或右对齐
- 同步更新功能
- 生成噪声波
- 生成三角波
- 支持DMA功能
- 外部事件触发转换

2.24 温度传感器(TS)

温度传感器产生一个随温度线性变化的电压,转换范围在1.8V <V_{DDA}< 3.6V之间。温度传感器在内部被连接到ADC IN17的输入通道上,用于将温度传感器的输出转换到数字数值。

2.25 循环冗余校验计算单元(CRC)

集成CRC32和CRC16功能,循环冗余校验(CRC)计算单元是根据固定的生成多项式得到任一CRC计算结果。在众多的应用中,基于CRC的技术被用于验证数据传输或存储的一致性。在EN/IEC 60335-1标准的范围内,它提供了一种检测闪存存储器错误的手段,CRC计算单元可以用于实时地计算软件的签名,并与在链接和生成该软件时产生的签名对比。

主要特性:

- CRC16: 支持多项式 X¹⁶ + X¹⁵ + X² + 1
- CRC32: 支持多项式 X³² + X²⁶ + X²³ + X²² + X¹⁶ + X¹² + X¹¹ + X¹⁰ + X⁸ + X⁷ + X⁵ + X⁴ + X² + X + 1
- CRC16 计算时间: 1 个 AHB 时钟周期(HCLK)
- CRC32 计算时间: 1 个 AHB 时钟周期(HCLK)
- 循环冗余计算初始值可配置
- 支持 DMA 模式

2.26 密码算法硬件加速引擎(SAC)

内嵌算法硬件加速引擎,支持多种国际算法及国家密码对称密码算法和杂凑密码算法加速,相较于纯软件 算法而言能极大的提高加解密速度。

27 / 77

硬件支持的算法如下:

- 支持 DES 对称算法
 - ◆ 支持 DES 和 3DES 加解密运算
 - ◆ TDES 支持 2KEY 和 3KEY 模式
 - ◆ 支持 CBC 和 ECB 模式



- 支持 AES 对称算法
 - ◆ 支持 128bit/192bit/256bit 密钥长度
 - ◆ 支持 CBC、ECB、CTR 模式
- 支持 SHA 杂凑算法
 - ◆ 支持 SHA1/SHA224/SHA256
- 支持 MD5 摘要算法
- 支持对称式国密 SM1、SM4、SM7 算法以及 SM3 杂凑算法

2.27 唯一设备序列号(UID)

N32G432系列产品内置两个不同长度的唯一设备序列号,分别为96位的UID(Unique device ID)和128位的UCID(Unique Customer ID),这两个设备序列号存放在闪存存储器的系统配置块中,它们所包含的信息在出厂时编写,并保证对N32G432系列任意一个微控制器在任何情况下都是唯一的,用户应用程序或外部设备可以通过CPU或JTAG/SWD接口读取,不可被修改。

UID为96位,通常用来做为序列号或作为密码,在编写闪存时,将此唯一标识与软件加解密算法相结合,进一步提高代码在闪存存储器内的安全性。它还可用于激活具有安全功能的Secure Bootloader程序。

UCID为128位,遵守国民技术芯片序列号定义,它包含芯片生产及版本相关信息。

2.28 串行单线JTAG调试口(SWJ-DP)

内嵌ARM的SWJ-DP接口,结合了JTAG和串行单线调试接口,可以实现串行单线调试接口或JTAG接口的连接。JTAG的JTMS和JTCK信号分别与SWDIO和SWCLK共用引脚,JTMS脚上的一个特殊的信号序列用于在JTAG-DP和SW-DP间切换。

电话: +86-755-86309900 传真: +86-755-86169100 邮箱: info@nationstech.com 邮编: 518057

28 / 77



- 3 引脚定义和描述
- 3.1 封装示意图

3.1.1 **LQFP32**

图 3-1 N32G432 系列 LQFP32 引脚分布






图 3-2 N32G432 系列 LQFP48 引脚分布






图 3-3 N32G432 系列 LQFP64 引脚分布






表 3-1 引脚定义

LQFP32	LQFP48	LQFP64	引脚名称(复位后)	类型⑴	I/O 结构 ⁽²⁾	Fail-safe ⁽⁴⁾ 支持	复用功能 ^⑶	可选功能
1	1	1	VDD	S	-	-	-	-
-	2	2	PC13-TAMPER- RTC ⁽⁷⁾	I/O	TTa	Yes	TIM1_CH1N EVENTOUT	TAMP1-RTC RTC_OUT WKUP2
-	3	3	PC14- OSC32_IN	I/O	TTa	Yes	-	OSC32_IN
-	4	4	PC15- OSC32_OUT	I/O	TTa	Yes	-	OSC32_OUT
2	5	5	PD14-OSC_IN	I/O	ТТа	No	USART2_TX I2C2_SDA TIM1_CH3N	OSC_IN
3	6	6	PD15-OSC_OUT	I/O	TTa	No	USART2_RX I2C2_SCL	OSC_OUT
4	7	7	NRST	I	-	-	-	-
-	1	8	PC0 ⁽⁷⁾	I/O	ТТа	Yes	I2C1_SCL LPTIM_IN1 EVENTOUT	ADC_IN11 ⁽⁶⁾
-	-	9	PC1 ⁽⁷⁾	I/O	TTa	Yes	LPTIM_OUT I2C1_SDA EVENTOUT	ADC_IN12 ⁽⁶⁾
-	-	10	PC2 ⁽⁷⁾	I/O	ТТа	Yes	EVENTOUT LPTIM_IN2	ADC_IN13 ⁽⁶⁾
-	-	11	PC3 ⁽⁷⁾	I/O	ТТа	Yes	LPTIM_ETR EVENTOUT	ADC_IN14 ⁽⁶⁾
-	8	12	VSSA/VREF-	S	-	-	-	-
5	9	13	VDDA/VREF+	S	-	-	-	-
6	10	14	PA0	I/O	ТТа	Yes	USART2_CTS LPUART_RX TIM2_CH1 TIMER2_ETR TIM5_CH1 TIM8_ETR SPI1_MISO I2S1_MCK EVENTOUT	ADC_IN1 ⁽⁵⁾ WKUP1 TAMP2-RTC
7	11	15	PA1	I/O	TTa	Yes	USART2_RTS LPUART_TX TIM5_CH2 TIM2_CH2 EVENTOUT	ADC_IN2 ⁽⁵⁾
8	12	16	PA2	I/O	TTa	Yes	USART2_TX TIM5_CH3 TIM2_CH3 I2C2_SDA EVENTOUT	ADC_IN3
9	13	17	PA3	I/O	TTa	Yes	USART2_RX LPUART_RX TIM5_CH4 I2C2_SCL EVENTOUT	ADC_IN4 ⁽⁵⁾
_	-	18	VSS	S	-	-	-	
L-	-	19	VDD	S	-	-	-	-
10	14	20	PA4	I/O	ТТа	No	USART2_CK LPUART_TX I2C1_SCL SPI1_NSS	DAC_OUT ADC_IN5 ⁽⁵⁾



			民技术					
LQFP32	LQFP48	LQFP64	引脚名称(复位后)	类型 (1)	I/O 结构 ⁽²⁾	Fail-safe ⁽⁴⁾ 支持	复用功能 ^⑶	可选功能
							I2S1_WS USART1_TX EVENTOUT	
11	15	21	PA5	I/O	TTa	Yes	SPI1_SCK I2C1_SDA I2S1_CK USART1_RX EVENTOUT	ADC_IN6 ⁽⁶⁾
12	16	22	PA6	I/O	TTa	Yes	LPUART_CTS SPI1_MISO I2S1_MCK TIM8_BKIN TIM3_CH1 TIM1_BKIN EVENTOUT	ADC_IN7 ⁽⁶⁾
13	17	23	PA7	I/O	TTa	Yes	SPI1_MOSI I2S1_SD TIM1_CH1N TIM8_CH1N TIM3_CH2 EVENTOUT	ADC_IN8 ⁽⁶⁾
-	-	24	PC4 ⁽⁷⁾	I/O	TTa	Yes	LPUART_TX I2C1_SCL EVENTOUT	ADC_IN15 ⁽⁶⁾
-	-	25	PC5	I/O	TTa	Yes	LPUART_RX I2C1_SDA EVENTOUT	ADC_IN16 ⁽⁶⁾
14	18	26	PB0	I/O	TTa	Yes	TIM1_CH2N TIM3_CH3 TIM8_CH2N UART4_TX EVENTOUT	ADC_IN9 ⁽⁶⁾
15	19	27	PB1 ⁽⁷⁾	I/O	TTa	Yes	LPUART_RTS TIM1_CH3N TIM3_CH4 TIM8_CH3N UART4_RX EVENTOUT	ADC_IN10 ⁽⁶⁾
-	20	28	PB2	I/O	ТТа	Yes	LPTIM_OUT TIM9_ETR EVENTOUT	
-	21	29	PB10	I/O	TTa	Yes	USART3_TX LPUART_TX I2C2_SCL TIM2_CH3 EVENTOUT	-
-	22	30	PB11 ⁽⁷⁾	I/O	TTa	Yes	USART3_RX LPUART_RX I2C2_SDA TIM2_CH4 EVENTOUT	-
16	23	31	VSS	S	-	-	-	-
-	24	32	VDD	S	-	-	-	-
-	25	33	PB12 ⁽⁷⁾	I/O	TTa	Yes	SPI2_NSS I2S2_WS I2C2_SMBA USART3_CK	-



_		ш	民技术					
LQFP32	LQFP48	LQFP64	引脚名称(复位后)	朱 型 ⁽¹⁾	1/0 结构 ⁽²⁾	Fail-safe ⁽⁴⁾ 支持	复用功能 ⁽³⁾	可选功能
							TIM1_BKIN LPUART_RTS TIM9_CH1 EVENTOUT	
-	26	34	PB13 ⁽⁷⁾	I/O	ТТа	Yes	SPI2_SCK I2S2_CK USART3_CTS I2C2_SCL LPUART_CTS TIM1_CH1N TIM9_CH2 EVENTOUT	-
-	27	35	PB14	I/O	TTa	Yes	SPI2_MISO I2S2_MCK TIM1_CH2N USART3_RTS I2C2_SDA LPUART_RTS TIM9_CH3 EVENTOUT UART4_TX	-
-	28	36	PB15 ⁽⁷⁾	I/O	TTa	Yes	UART4_RX SPI2_MOSI I2S2_SD TIM1_CH3N TIM9_CH4 EVENTOUT	-
-	-	37	PC6 ⁽⁷⁾	I/O	TTa	Yes	SPI2_NSS I2S2_WS TIM8_CH1 TIM3_CH1 EVENTOUT	-
-	-	38	PC7 ⁽⁷⁾	I/O	TTa	Yes	SPI2_SCK I2S2_CK TIM3_CH2 TIM8_CH2 EVENTOUT	-
-	1	39	PC8 ⁽⁷⁾	I/O	ТТа	Yes	SPI2_MISO I2S2_MCK TIM8_CH3 TIM3_CH3	-
-	1	40	PC9 ⁽⁷⁾	I/O	TTa	Yes	SPI2_MOSI I2S2_SD TIM3_CH4 TIM8_CH4 EVENTOUT	-
18	29	41	PA8 ⁽⁷⁾	I/O	ТТа	Yes	USART1_CK I2C2_SMBA TIM1_CH1 I2C2_SDA SPI1_NSS I2S1_WS MCO EVENTOUT	WKUP0 TAMP3-RTC
19	30	42	PA9 ⁽⁷⁾	I/O	TTa	Yes	USART1_TX I2C2_SCL TIM1_CH2 EVENTOUT	-
20	31	43	PA10 ⁽⁷⁾	I/O	ТТа	Yes	USART1_RX I2C2_SDA	-



_			民技术			, , , , , , , , , , , , , , , , , , , ,		
LQFP32	LQFP48	LQFP64	引脚名称(复位后)	类型 (1)	1/0 结构 ⁽²⁾	Fail-safe ⁽⁴⁾ 支持	复用功能 ⁽³⁾	可选功能
							SPI1_SCK SPI2_SCK I2S1_CK I2S2_CK TIM1_CH3 EVENTOUT	
21	32	44	PA11	I/O	TTa	No	USART1_CTS SPI2_MISO I2S2_MCK CAN_RX TIM1_CH4 EVENTOUT	USB_DM
22	33	45	PA12	I/O	TTa	No	USART1_RTS SPI2_MOSI I2S2_SD CAN_TX TIM1_ETR EVENTOUT	USB_DP
23	34	46	PA13 ⁽⁷⁾	I/O	ТТа	Yes	SWDIO-JTMS SPI2_NSS I2S2_WS EVENTOUT	
-	35	47	VSS	S	-	-	-	-
-	36	48	VDD	S	-	-	-	-
24	37	49	PA14 ⁽⁷⁾	I/O	ТТа	Yes	SWCLK-JTCK USART2_CK I2C1_SDA	
25	38	50	PA15	I/O	ТТа	Yes	JTDI USART2_CTS I2C1_SCL SPI2_NSS I2S2_WS TIM2_CH1 TIM2_ETR EVENTOUT	-
-	-	51	PC10 ⁽⁷⁾	I/O	TTa	Yes	USART3_TX UART4_TX LPUART_TX EVENTOUT	-
-	-	52	PC11 ⁽⁷⁾	I/O	ТТа	Yes	USART3_RX UART4_RX LPUART_RX EVENTOUT	-
-	-	53	PC12 ⁽⁷⁾	I/O	TTa	Yes	USART3_CK UART5_TX EVENTOUT	-
-	-	54	PD2 ⁽⁷⁾	I/O	ТТа	Yes	TIM3_ETR UART5_RX LPUART_RTS EVENTOUT	-
26	39	55	PB3	I/O	TTa	Yes	USART2_RTS SPI1_SCK I2S1_CK TIM2_CH2 JTDO-SWO EVENTOUT	-
27	40	56	PB4	I/O	TTa	Yes	USART2_TX SPI1_MISO I2S1_MCK	-



	1		HXIX/N		ı	1		
LQFP32	LQFP48	LQFP64	引脚名称(复位后)	※型 (1)	I/O 结构 ⁽²⁾	Fail-safe ⁽⁴⁾ 支持	复用功能 ^⑶	可选功能
							TIM3_CH1	
							UART5_TX	
							EVENTOUT	
							NJTRST	
-							USART2_RX	
				I/O	TTa	Yes	I2C1_SMBA	
							SPI1_MOSI	
		57	PB5				I2S1_SD	
28	41						TIM3_CH2	-
							UART5_RX	
							LPTIM_IN1	
-						-	EVENTOUT	
							USART1_TX	
							LPUART_TX	
			PB6 ⁽⁷⁾				I2C1_SCL	
							SPI1_NSS	
20	40	~ 0		1/0	mm.	3.7	I2S1_WS	
29	42	58		I/O	TTa	Yes	TIM1_CH2N	-
							TIM4_CH1	
							SPI2_SCK	
							I2S2_CK	
			ļ				LPTIM_ETR	
							EVENTOUT	
			PB7	I/O	ТТа	Yes	USART1_RX	-
		59					LPUART_RX	
							I2C1_SDA	
30	43						TIM4_CH2	
							EVENTOUT	
							LPTIM_IN2	
							PVD_IN	
31	44	60	BOOT0/PD0 ⁽⁷⁾	I/O	TTa	Yes		-
							I2C1_SCL	
							CAN_RX	
_	45	61	PB8 ⁽⁷⁾	I/O	ТТа	Yes	TIM4_CH3	
-	45	01	1 D 8 · /	1/0	114	168	USART1_TX	-
							UART5_TX	
L							EVENTOUT	
							I2C1_SDA	
		62	PB9 ⁽⁷⁾	I/O	ТТа	Yes	CAN_TX	
-	46						TIM4_CH4	-
							UART5_RX	
							EVENTOUT	
32	47	63	VSS	S	-	-	-	-
-	48	64	VDD	S	-	-	-	-
]	<u> </u>			

- 1. I = 输入, O = 输出, S = 电源。
- 2. TTa: 3.3V标准IO。
- 3. 此类复用功能能够由软件配置到其他引脚上(如果相应的封装型号有此引脚),详细信息请参考N32G432xx系列用户手册的复用功能VO 章节和调试设置章节。
- 4. Fail-safe 指当芯片没有电源输入时,在10 上加输入高电平,不会存在输入高电平灌入芯片,从而导致电源上有一定电压,并消耗电流的现象。

36 / 77

- 5. 对应的ADC 通道为快速通道,支持最大采样率5.14 MSPS(12Bit)。
- 6. 对应的ADC 通道为慢速通道,支持最大采样率 4.23 MSPS(12Bit)。
- 7. 引脚上可容忍最大不超过5V 电压。





4 电气特性

4.1 测试条件

除非特别说明,所有电压的都以Vss为基准。

4.1.1 最小和最大数值

除非特别说明,在生产线上通过对100%的产品在环境温度TA=25°C下执行的测试,所有最小和最大值将在 最坏的环境温度、供电电压和时钟频率条件下得到保证。

在每个表格下方的注解中说明为通过综合评估、设计仿真和/或工艺特性得到的数据,不会在生产线上进行 测试; 在综合评估的基础上, 最小和最大值是通过样本测试后, 取其平均值再加减三倍的标准分布(平均±3Σ) 得到。

4.1.2 典型数值

除非特别说明,典型数据是基于T_A=25°C和V_{DD}=3.3V。这些数据未经测试,仅用于用户的设计指导。

4.1.3 典型曲线

除非特别说明,这些典型曲线未经测试,仅用于用户的设计指导。

4.1.4 负载电容

测量引脚参数时的负载条件如图4-1所示。

MCU PIN C=30pF

图 4-1 引脚的负载条件


4.1.5 引脚输入电压

引脚上输入电压的测量方式如图4-2所示。

电话: +86-755-86309900 传真: +86-755-86169100




图 4-2 引脚输入电压



4.1.6 供电方案

图 4-3 供电方案




注意: 电容连接方式请参考硬件设计指南。VREF只供给ADC和DAC。



4.1.7 电流消耗测量

图 4-4 电流消耗测量方案



4.2 绝对最大额定值

加在器件上的载荷如果超过"绝对最大额定值"列表(表4-1,表4-2,表4-3)中给出的值,可能会导致器件永久 性地损坏。这里只是给出能承受的最大载荷,并不意味在此条件下器件的功能性操作无误。器件长期工作在 最大值条件下会影响器件的可靠性。

符号 描述 最小值 最大值 单位 外部主供电电压(包含VDDA和VDD)(1) V_{DD}- V_{SS} -0.3 4.0 V V_{IN} 在其它引脚上的输入电压(2) $V_{SS} - 0.3$ $V_{DD} + 0.3\,$ 不同供电引脚之间的电压差 $|\Delta V_{DDx}|$ 50 mV $\mid V_{SSX}\text{-}\ V_{SS}\mid$ 不同接地引脚之间的电压差 50 ESD静电放电电压(人体模型) 见4.3.11章节 $V_{ESD(HBM)}$

表 4-1 电压特性

- 所有的电源(VDD, VDDA)和地(VSS, VSSA)引脚必须始终连接到外部允许范围内的供电系统上。 1.
- VIN不应超过其最大值,电流特性参考表4-2。 2.

表 4-2 电流特性

符号	描述	最大值(1)	单位
I_{VDD}	经过V _{DD} /V _{DDA} 电源线的总电流(供应电流) ⁽¹⁾⁽⁴⁾	200	
I _{VSS}	经过Vss地线的总电流(流出电流)(1)(4)	200	
т	任意I/O和控制引脚上的输出灌电流	12	A
I_{IO}	任意I/O和控制引脚上的输出电流	-12	mA
$I_{INJ(PIN)}^{}(2)(3)$	NRST引脚的注入电流	-5/0	
	其他引脚的注入电流	±5	

- 所有的电源(VDD, VDDA)和地(Vss, VssA)引脚必须始终连接到外部允许范围内的供电系统上。 1.
- 当VIN>VDD时,有一个正向注入电流;当 VIN<VSS 时,有一个反向注入电流。IINJ (PIN)不应超过其最大值,电压特 2. 性参考表4-1。
- 反向注入电流会干扰器件的模拟性能。参考4.3.19节。 3.
- 发生最大电流时,允许VDD最大的压降为0.1VDD。

表 4-3 温度特性

符号	描述	数值	单位
T_{STG}	储存温度范围	-40 ~ + 125	$^{\circ}$
T_J	最大结温度	125	$^{\circ}$



4.3 工作条件

4.3.1 通用工作条件

表 4-4 通用工作条件

符号	参数	条件	最小值	最大值	单位
f _{HCLK}	内部AHB时钟频率	-	0	108	
f_{PCLK1}	内部APB1时钟频率	-	0	27	MHz
f _{PCLK2}	内部APB2时钟频率	-	0	54	
V_{DD}	标准工作电压	-	1.8	3.6	V
V_{DDA}	模拟部分工作电压	必须与V _{DD} ⁽¹⁾ 相同	1.8	3.6	V
T_{A}	环境温度(温度标号7)	-	-40	105	$^{\circ}$
TJ	结温度范围	后缀版本7	-40	125	$^{\circ}$ C

建议使用相同的电源为Vpp和Vppa供电,在上电和正常操作期间,Vpp和Vppa之间最多允许有300mV的差别。

4.3.2 上电和掉电时的工作条件

下表中给出的参数是依据表4-4列出的环境温度下测试得出。

表 4-5 上电和掉电时的工作条件

符号	参数	条件	最小值	最大值	单位
	VDD上升速率	电源电压从0升到V _{DD}	20	8	us/V
t _{VDD}	V _{DD} 下降速率	电源电压从VDD降到0	80	∞	μs/ v

4.3.3 内嵌复位和电源控制模块特性

下表中给出的参数是依据表4-4列出的环境温度下和VDD供电电压下测试得出。

表 4-6 内嵌复位和电源控制模块特性

符号	参数	条件	最小值	典型值	最大值	单位
		PVD0_rising	2.1	2.15	2.2	V
		PVD0_falling	2	2.05	2.1	V
		PVD1_rising	2.25	2.3	2.35	V
		PVD1_falling	2.15	2.2	2.25	V
		PVD2_rising	2.4	2.45	2.5	V
		PVD2_falling	2.3	2.35	2.4	V
	可编程的电压检测器的	PVD3_rising	2.55	2.6	2.65	V
V_{PVD}	电平选择	PVD3_falling	2.45	2.5	2.55	V
		PVD4_rising	2.7	2.75	2.8	V
		PVD4_falling	2.6	2.65	2.7	V
		PVD5_rising	2.85	2.9	2.95	V
		PVD5_falling	2.75	2.8	2.85	V
		PVD6_rising	2.95	3	3.05	V
		PVD6_falling	2.85	2.9	2.95	V
V _{PVDhyst} (1)	PVD迟滞	-	-	100	-	mV
		POR0	1.6	1.64	1.68	V
V_{BOR}	VDD上电/下电	PDR0	1.58	1.62	1.66	V

国民技术股份有限公司 Nations Technologies Inc.

地址:深圳市南山区高新北区宝深路 109 号国民技术大厦 电话: +86-755-86309900 传真: +86-755-86169100



符号	参数	条件	最小值	典型值	最大值	单位
	复位阀值	POR1	2.05	2.1	2.15	V
		PDR1	1.95	2	2.05	V
		POR2	2.25	2.3	2.35	V
		PDR2	2.15	2.2	2.25	V
		POR3	2.55	2.6	2.65	V
		PDR3	2.45	2.5	2.55	V
		POR4	2.85	2.9	2.95	V
		PDR4	2.75	2.8	2.85	V
Trsttempo ⁽¹⁾	复位持续时间	-	-	0.15	-	ms

1. 由设计保证,不在生产中测试。

4.3.4 内置参考电压

下表中给出的参数是依据表4-4列出的环境温度下和VDD供电电压下测试得出。

表 4-7 内置参考电压

符号	参数	条件	最小值	典型值	最大值	单位
V _{REFINT}	内置参考电压	$-40~^{\circ}\text{C} < T_A < +~105~^{\circ}\text{C}$	1.164	1.20	1.236	V
$T_{S_vrefint}$ ⁽¹⁾	当读出内置参照电压时, ADC的采样时间	-	-	5.1	10 ⁽²⁾	μs

- 最短的采样时间是通过应用中的多次循环得到。
- 由设计保证,不在生产中测试。

4.3.5 供电电流特性

电流消耗是多种参数和因素的综合指标,这些参数和因素包括工作电压、环境温度、I/O引脚的负载、产品 的软件配置、工作频率、I/O脚的翻转速率、程序在存储器中的位置以及执行的代码等。

电流消耗的测量方法说明,详见图4-4。

本节中给出的所有运行模式下的电流消耗测量值,都是在执行一套精简的代码。

4.3.5.1 最大电流消耗

微控制器处于下列条件:

- 所有的I/O引脚都处于输入模式,并连接到一个静态电平上——Vpp或Vss(无负载)。
- 所有的外设都处于关闭状态,除非特别说明。
- 闪存存储器的访问时间调整到所能运行的最快频率(0~32MHz时为0个等待周期,32~64MHz时为1个等 待周期,64MHz~96 MHz时为2个等待周期,96MHz~108MHz时为3个等待周期)。

42 / 77

- 指令预取功能开启(提示:这个参数必须在设置时钟和总线分频之前设置)。
- 当开启外设时: f_{PCLK1} = f_{HCLK}/4, f_{PCLK2} = f_{HCLK}/2。

表4-8和表4-9中给出的参数,是依据表4-4列出的环境温度下和VDD供电电压下测试得出。

电话: +86-755-86309900 传真: +86-755-86169100 邮箱: info@nationstech.com 邮编: 518057



表 4-8 运行模式下的典型电流消耗,数据处理代码从内部闪存中运行

Art. 17	<u>حــــ بالال</u>	Arr follows		典型值(1)	36 ().		
符号	参数	条件	f _{HCLK}	VDD=3.3V, $T_A = 105$ °C	単位		
		外部时钟,使能所	108MHz	13			
				外部的研,便能例 有外设	72MHz	9.5	
$I_{DD}^{(2)}$	运行模式下	1,71 🗴	36MHz	6.4	mA		
-55	的供应电流	的供应电流	外部时钟,关闭所	108MHz	9.6		
		新部时钾,天闭所 有外设			72MHz	7.4	
			36MHz	5.2			
		内部时钟,使能所	64MHz	6.0			
$I_{DD}^{(3)}$	运行模式下	有外设	32MHz	3.8	A		
1DD ⁽³⁾	的供应电流	内部时钟,关闭所	64MHz	4.0	mA		
		有外设	32MHz	2.5			

- 1. 由综合评估结果保证,不在生产中测试。
- 2. 在Rang0模式下(MR=1.1V), 当f_{HCLK} > 8MHz时使能PLL。
- 3. 在Rang1模式下(MR=1.0V), 当f_{HCLK} > 8MHz时使能PLL。

表 4-9 睡眠模式下的典型电流消耗

<i>h</i> =	↔₩ -	タル	f _{HCLK}	典型值(1)	** **
符号	一 	参数 条件 f _{HCLK}		$V_{DD} = 3.3V, T_A = 105^{\circ}C$	单位
		ΔI →pp.↓ <i>P</i> ↓	108MHz	8.9	
		外部时钟,使能所有 外设	72MHz	7.0	
$I_{DD}^{(2)}$	睡眠模式下 的供应电流	7100	36MHz	5.2	mA
IDD		供应电流 外部时钟,关闭所有 外设	108MHz	5.7	IIIA
			72MHz	5.0	
		分成	36MHz	4.0	
		内部时钟,使能所有	64MHz	4.2	
T (3)	睡眠模式下	外设	32MHz	2.5	A
$I_{DD}^{(3)}$	的供应电流	的供应电流 内部时钟,关闭所有	64MHz	2.2	mA
		外设		32MHz	1.6

- 1. 由综合评估结果保证,不在生产中测试。
- 2. 在Rang0模式下(MR=1.1V),当f_{HCLK} > 8MHz时使能PLL。
- 3. 在Rang1模式下(MR=1.0V), 当f_{HCLK}>8MHz时使能PLL。

4.3.5.2 典型电流消耗

MCU处于下述条件:

- 所有的I/O引脚都处于输入模式,并连接到一个静态电平上——V_{DD}或V_{SS}(无负载)。
- 所有的外设都处于关闭状态,除非特别说明。
- 闪存存储器的访问时间调整到所能运行的最快频率(0~32MHz时为0个等待周期,32~64MHz时为1个等待周期,64MHz~96 MHz时为2个等待周期,96MHz~108MHz时为3个等待周期)。
- 环境温度和V_{DD}供电电压条件列于表4-4。
- 指令预取功能开启(提示: 这个参数必须在设置时钟和总线分频之前设置)。当开启外设时: f_{PCLK1}=f_{HCLK}/4, f_{PCLK2}=f_{HCLK}/2, f_{ADCCLK}=f_{HCLK}/4。

43 / 77



表 4-10 运行模式下的典型电流消耗,数据处理代码从内部闪存中运行

符号	es net.	参数条件		典型值	典型值(1)		
	参 奴		f _{HCLK}	使能所有外设	关闭所有外设	単位	
		108MHz	11.5	8.4			
$I_{DD}^{(2)}$		运行模式下的供 应电流 外部时钟	72MHz	8.4	6.3	mA	
)-12 -13 OIL		36MHz	5.3	4.3		
$I_{DD}^{(3)}$	运行模式下的供 应电流	运行模式下的供	内部时钟	64MHz	5.9	3.7	m A
IDD		內部的钾	32MHz	3.3	2.3	mA	

- 典型值是在TA=25℃、VDD=3.3V时测试得到。 1.
- 2. 在Rang0模式下(MR=1.1V), 当fHCLK > 8MHz时使能PLL。
- 3. 在Rang1模式下(MR=1.0V), 当fHCLK > 8MHz时使能PLL。

表 4-11 睡眠模式下的典型电流消耗

符号	参数	参数 条件 f _{HCLK}		典型值	34 12.		
			多数 家件 Inclk		使能所有外设(2)	关闭所有外设	单位
	I _{DD} ⁽³⁾ 睡眠模式下的供	垂眠模式下的供 应电流 外部时钟	108MHz	7.8	4.7		
$I_{DD}^{(3)}$			72MHz	6.0	3.9	mA	
) <u></u>		36MHz	4.1	3.0		
T(4)	睡眠模式下的供	睡眠模式下的供	64MHz	3.8	2.0	A	
$I_{DD}^{(4)}$	应电流			32MHz	2.3	1.4	mA

- 典型值是在TA=25℃、VDD=3.3V时测试得到。 1.
- 当ADC开启时会增加0.2mA(1MSPS)额外电流消耗。在应用环境中,这部分电流只有在开启ADC(设置ADC_CTRL2.ON位) 时才会增加。
- 在Rang0模式下(MR=1.1V), 当fHCLK > 8MHz时使能PLL。 3.
- 在Rang1模式下(MR=1.0V), 当fHCLK > 8MHz时使能PLL。

4.3.5.3 低功耗模式电流消耗

微控制器处于下列条件:

- 所有的I/O引脚都处于输入模式,并连接到一个静态电平上——V_{DD}或V_{SS}(无负载)。
- 所有的外设都处于关闭状态,除非特别说明。

表 4-12 停机和待机模式下的典型电流消耗

			典型	道 ⁽¹⁾	
符号	参数	条件	$V_{DD} = 3.3 \text{ V}$ $T_A = 25 \text{ °C}$	$V_{DD} = 3.3 \text{ V}$ $T_A = 105 \text{ °C}$	单位
DD CTODA	停机模式2(STOP2)下 的供应电流	外部低速时钟开启,RTC运行,SRAM2保持,所有I/O状态保持,独立看门狗关闭	6 ⁽¹⁾		
		低速内部RC振荡器和独立看门狗开启	2.6(1)	7.6 ⁽¹⁾	4
I _{DD_STANDBY}	待机模式(STANDBY) 下的供应电流	低速内部RC振荡器开启,独立看门狗关 闭	2.5(1)	7.5 ⁽¹⁾	μА
		低速内部RC振荡器和独立看门狗关闭, 低速振荡器和RTC关闭	2.4(1)	7.3 ⁽¹⁾	



1. 由综合评估结果保证,不在生产中测试。

4.3.6 外部时钟源特性

4.3.6.1 外部高速时钟源(HSE)

下表中给出的特性参数是使用一个高速的外部时钟源测得,环境温度和供电电压符合表4-4的条件。

符号 条件 典型值 最大值 单位 参数 最小值 用户外部时钟频率(1) 32 f_{HSE_ext} 1 8 MHz V_{HSEH} OSC_IN输入引脚高电平电压 $0.8~V_{DD}$ V_{DD} V VHSEL OSC_IN输入引脚低电平电压 $0.3\ V_{DD}$ V_{SS} OSC_IN高或低的时间⁽¹⁾ tw(HSE) 16 ns $t_{r(HSE)}$ OSC_IN上升或下降的时间⁽¹⁾ 20 $t_{f(HSE)} \\$ 占空比 $DuCy_{(HSE)} \\$ 45 55 % $I_{\rm L}$ OSC_IN输入漏电流 $V_{SS}\!\!\leq\!\!V_{IN}\!\!\leq\!\!V_{DD}$ ± 1 μΑ

表 4-13 高速外部用户时钟特性(Bypass 模式)

1. 由设计保证,不在生产中测试。




图 4-5 外部高速时钟源的交流时序图

4.3.6.2 外部低速时钟源(LSE)

下表中给出的特性参数是使用一个低速的外部时钟源测得,环境温度和供电电压符合表4-4的条件。

符号	参数	条件	最小值	典型值	最大值	单位
f_{LSE_ext}	用户外部时钟频率(1)		0	32.768	1000	KHz
V_{LSEH}	OSC32_IN输入引脚高电平电压		0.7 V _{DD}	-	V_{DD}	V
V _{LSEL}	OSC32_IN输入引脚低电平电压		Vss	1	200	mV
tw(LSE)	OSC32_IN高或低的时间 ⁽¹⁾	-	450	-	1	***
$t_{r(LSE)}$ $t_{f(LSE)}$	OSC32_IN上升或下降的时间 ⁽¹⁾		-	-	50	ns
DuCy _(LSE)	占空比	-	30	-	70	%


表 4-14 低速外部用户时钟特性(Bypass 模式)



符号	参数	条件	最小值	典型值	最大值	单位
$I_{\rm L}$	OSC32_IN输入漏电流	$V_{SS}\!\leq V_{IN}\!\leq V_{DD}$	-	-	±1	μΑ

1. 由设计保证,不在生产中测试。

图 4-6 外部低速时钟源的交流时序图



使用一个晶体/陶瓷谐振器产生的高速外部时钟

高速外部时钟(HSE)可以使用一个4~32MHz的晶体/陶瓷谐振器构成的振荡器产生。本节中所给出的信息是基于使用下表中列出的典型外部元器件,通过综合特性评估得到的结果。在应用中,谐振器和负载电容必须尽可能地靠近振荡器的引脚,以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数(频率、封装、精度等),请咨询相应的生产厂商。(这里提到的晶体谐振器就是我们通常说的无源晶振)


符号	参数	条件	最小值	典型值	最大值	单位
f _{OSC_IN}	振荡器频率	-	4	8	32	MHz
R_{F}	反馈电阻	-	-	160	-	ΚΩ
i2	HSE驱动电流	V _{DD} = 3.3V, V _{IN} = V _{SS} 30 pF负载	-	1.5	-	mA
g_{m}	振荡器的跨导	启动	-	10	-	mA/V
t _{SU(HSE)} (3)	启动时间(8M晶体)	V _{DD} 是稳定的	-	3	-	ms

表 4-15 HSE 4~32MHz 振荡器特性(1)(2)

- 1. 谐振器的特性参数由晶体/陶瓷谐振器制造商给出。
- 2. 由设计保证,不在生产中测试。
- 3. t_{SU(HSE)}是启动时间,是从软件使能HSE开始测量,直至得到稳定的8MHz振荡这段时间。这个数值是在一个标准的晶体谐振器上测量得到,它可能因晶体制造商的不同而变化较大。



图 4-7 使用 8MHz 晶体的典型应用



- 1. REXT数值由晶体的特性决定。典型值为Rs的5至6倍。
- 2. 对于CL1和CL2,建议使用优质陶瓷介质容器,并选择符合要求的晶体或谐振器。通常CL1和CL2具有相同的参数。晶体制造商通常将负载电容参数作为CL1和CL2的串联组合给出。选择CL1和CL2时,应考虑PCB和MCU引脚的电容。

使用一个晶体/陶瓷谐振器产生的低速外部时钟

低速外部时钟(LSE)可以使用一个32.768kHz的晶体/陶瓷谐振器构成的振荡器产生。本节中所给出的信息是基于使用表4-16中列出的典型外部元器件,通过综合特性评估得到的结果。在应用中,谐振器和负载电容必须尽可能地靠近振荡器的引脚,以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数(频率、封装、精度等),请咨询相应的生产厂商。(这里提到的晶体谐振器就是我们通常说的无源晶振)

注意:对于 C_{L1} 和 C_{L2} ,建议使用高质量的瓷介电容器,并挑选符合要求的晶体或谐振器。通常 C_{L1} 和 C_{L2} 具有相同参数。晶体制造商通常以 C_{L1} 和 C_{L2} 的串行组合给出负载电容的参数。

负载电容CL由下式计算: $C_L = C_{L1} \times C_{L2} / (C_{L1} + C_{L2}) + C_{stray}$,其中 C_{stray} 是引脚的电容和PCB板或PCB相关的电容。

例如: 如果选择了一个负载电容 $C_L=6pF$ 的谐振器并且 $C_{stray}=2pF$,则 $C_{L1}=C_{L2}=8pF$ 。


表 4-16 LSE 振荡器特性(fLSE=32.768kHz)(1)(2)(4) (5)

符号	参数	条件	最小值	典型值	最大值	单位
R_{F}	反馈电阻	-	ı	5	1	$M\Omega$
g _m	振荡器的跨导	-	1	15	-	μA/V
t _{SU(LSE)} (3)	启动时间	V _{DD} 是稳定的	1	2	-	S

- 1. 由设计保证,不在生产中测试。
- 2. 请参阅本表格顶部的注意事项部分。
- 3. tsu(LSE)是启动时间,是从软件使能LSE开始测量,直至得到稳定的32.768KHz振荡这段时间。这个数值是在一个标准的晶体谐振器上测量得到,它可能因晶体制造商的不同而变化较大。
- 4. 请参考LSE晶体选型指南。
- 5. 为保证晶体工作稳定性,晶体工作时,相邻管脚不要翻转。



图 4-8 使用 32.768KHz 晶体的典型应用



4.3.7 内部时钟源特性

下表中给出的特性参数是使用环境温度和供电电压符合表4-4的条件测量得到。

4.3.7.1 多速内部(MSI)RC振荡器

表 4-17 MSI 振荡器特性⁽¹⁾

符号	参数	条件	最小值	典型值	最大值	单位
	Range 0		-	100	-	KHz
	Range 1		-	200	-	KHz
	Range 2		-	400	-	KHz
作号 f _{MSI} ΔτΕΜΡ (MSI) (2) ΔνDD(MSI) (3) IDD(MSI) (3)	Range 3	出厂校准后的 MSI 频率,在 V _{DD} = 3.3V 和 T _A = 27 °C 时完成	-	800	-	KHz
	Range 4	3.3 V /H IA = 27 C H) /L/X	-	1	-	MHz
	Range 5		-	2	-	MHz
	Range 6		3.96	4	4.1	MHz
Δ_{TEMP} (MSI) $^{(2)}$	MSI 振荡器频率随温	$T_A=0$ to 85 °C	-	±1%@4M ±1.2%@100k	-	%
	度漂移	T _A = -40 to 105 °C	-	±2%@4M ±3%@100k	-	%
$\Delta_{VDD}(MSI)^{(2)}$	MSI 振荡器频率漂移 超过 V _{DD} (参考为 3V)	Range 0, V= 1.8V _{DD} 至 3.6V	-	0.5 / - 1.5	-	%
		Range 6, V= 1.8V _{DD} 至 3.6V	-	0.5 / - 5	-	%
		Range 0 /100k	-	20	-	μ_{S}
		Range 1 /200k	-	12	-	μs
		Range 2 /400k	-	8	-	μ_{S}
$t_{SU}(MSI)^{(3)}$	MSI 振荡器起振时间	Range 3 /800k	-	6	-	μ_{S}
		Range 4 /1M	-	10	-	μs
		Range 5 /2M	-	7	-	μ_{S}
		Range 6 /4M	-	6	-	μ_{S}
		Range 0 /100k	-	1.0	-	μΑ
		Range 1 /200k	-	1.2	-	μА
		Range 2 /400k	-	1.8	-	μΑ
$I_{DD}(MSI)^{(3)}$	MSI 振荡器功耗	Range 3 /800k	-	3.2	-	μΑ
		Range 4 /1M	-	6	-	μΑ
		Range 5 /2M	-	9	-	μΑ
		Range 6 /4M	-	16	-	μА

48 / 77

1. VDD = 3.3V, TA = -40 ~ 105℃, 除非另有说明。



- 2. 这个偏差范围是振荡器校准后的偏差。
- 3. 由设计保证,不在生产中测试。

4.3.7.2 高速内部(HSI)RC振荡器

表 4-18 HSI 振荡器特性(1)(2)

符号	参数	条件	最小值	典型值	最大值	单位
f_{HSI}	频率	V _{DD} =3.3V, T _A = 25℃,校准后	15.84 ⁽³⁾	16 ⁽³⁾	16.16 ⁽³⁾	MHz
		V _{DD} =3.3V, T _A = -40~105℃, 温度漂移	-2.5	-	2.5	
ACC _{HSI}	HSI振荡器的精度	V _{DD} =3.3V, T _A = -10~85℃, 温度漂移	-1.5 ⁽⁴⁾	-	1.0 ⁽⁴⁾	%
		V _{DD} =3.3V, T _A = 0~70℃, 温度漂移	-1.2 ⁽⁴⁾	1	0.7 ⁽⁴⁾	
t _{SU(HSI)}	HSI振荡器启动时间	-	-	-	5.0	μs
ī	HCI任港思山封		-	80 ⁽⁵⁾	100 ⁽⁵⁾	
$I_{\mathrm{DD(HSI)}}$	HSI振荡器功耗	-	-	135(4)	160(4)	μΑ

- 1. V_{DD} = 3.3V, T_A = -40~105℃, 除非特别说明。
- 2. 由设计保证,不在生产中测试。
- 3. 经过Reflow后频率会存在漂移,最大漂移值约为+1.6%。
- 4. 适用于F版及F版以后的版本。
- 5. 适用于F版之前的版本。

4.3.7.3 低速内部(LSI)RC振荡器

表 4-19 LSI 振荡器特性⁽¹⁾

符号	参数	条件	最小值	典型值	最大值	单位
f _{LSI} ⁽²⁾	输出频率	25℃校准, V _{DD} =3.3V	38	40	42	KHz
		$V_{DD} = 1.8 \text{ V to } 3.6 \text{ V},$ $T_A = -40 \sim 105 ^{\circ}\text{C}$	30	40	60	KHz
tsu(lsi) ⁽²⁾	LSI振荡器启动时间	-	-	40	80	μs
$I_{DD(LSI)}^{(2)}$	LSI振荡器功耗	-	-	0.12	-	μΑ

- 1. V_{DD} = 3.3V, T_A = -40~105℃, 除非特别说明。
- 2. 由设计保证,不在生产中测试。

4.3.8 从低功耗模式唤醒的时间

表4-20列出的唤醒时间是在一个8MHz的HSI RC振荡器的唤醒阶段测量得到。唤醒时使用的时钟源依当前的操作模式而定:

49 / 77

- STOP2或STANDBY模式: 时钟源是RC振荡器
- SLEEP模式:时钟源是进入睡眠模式时所使用的时钟

所有的时间是使用环境温度和供电电压符合表4-4的条件测量得到。



表 4-20 低功耗模式的唤醒时间

符号	参数	典型值	单位
twusleep(1)	从SLEEP模式唤醒	10	HCLK(2)
twusleep(1)	从Low-Power SLEEP模式唤醒	10	HCLK ⁽²⁾
twulprun ⁽¹⁾	从Low-Power RUN模式唤醒	5.5	μs ⁽²⁾
twustop2 ⁽¹⁾	从STOP2模式唤醒	12	(2)
twustdby(1)	从STANDBY模式唤醒	50	μs ⁽²⁾

- 1. 唤醒时间的测量是从唤醒事件开始至用户程序读取第一条指令。
- 2. MSI=4MHz时获得唤醒时间。如果MSI在其他档位,唤醒时间会增加。

4.3.9 PLL特性

表4-21列出的参数是使用环境温度和供电电压符合表4-4的条件测量得到。

表 4-21 PLL 特性

				n	
符号	参数	最小值	典型值	最大值(1)	単位
f	PLL PFD输入时钟 ⁽²⁾	4	8	32	MHz
f_{PLL_IN}	PLL输入时钟占空比	40	50	60	%
f_{PLL_OUT}	PLL 输出时钟 ⁽²⁾	32	-	108	MHz
t_{LOCK}	PLL Ready 指示信号输出时间 ⁽³⁾	-	-	150	μs
Jitter	RMS cycle-to-cycle jitter @108MHz ⁽¹⁾	-	6	-	ps
Ipll	Operating Current of PLL @108MHz VCO frequency. (1)	-	448	-	μΑ

- 1. 由综合评估结果保证,不在生产中测试。
- 2. 需要注意使用正确的配置系数,从而根据PLL输入时钟频率使得f_{PLL_OUT}处于允许范围内。
- 3. 由设计保证,不在生产中测试。

4.3.10 FLASH存储器特性

除非特别说明,所有特性参数是在T_A = -40~105℃得到。

表 4-22 闪存存储器特性

符号	参数	条件	最小值(1)	典型值(1)	最大值(1)	单位
tprog	32位的编程时间	$T_A = -40 \sim 105 ^{\circ}\text{C}$	-	100	-	μs
t_{ERASE}	页(2K字节)擦除时间	$T_A = -40 \sim 105 ^{\circ}\text{C}$	-	2	20	ms
t_{ME}	整片擦除时间	$T_A = -40 \sim 105 ^{\circ}\text{C}$	-	ı	100	ms
	供电电流	读模式, f _{HCLK} = 108MHz, 3个等待周期, V _{DD} = 3.3V	-	-	3.42	mA
I_{DD}		写模式, f _{HCLK} = 108MHz, V _{DD} = 3.3V	-	-	6.5	mA
		擦除模式, f _{HCLK} = 108MHz, V _{DD} = 3.3V	-	1	4.5	mA
		掉电/停止模式, V _{DD} = 3.3~3.6V	-	-	0.035	μΑ
Vprog	编程电压	-	1.8	-	3.6	V

1. 由设计保证,不在生产中测试。



表 4-23 闪存存储器寿命和数据保存期限

符号	参数	条件	最小值(1)	单位
N_{END}	寿命(注:擦写次数)	T _A = -40~105°C(尾缀为7)	100	Kcycle
		$10 \text{ kcycle}^{(2)}$ at $T_A = 85^{\circ}\text{C}$	30	
t_{RET}	数据保存期限	10 kcycle ⁽²⁾ at T _A = 105°C	20	Years
		10 kcycle ⁽²⁾ at T _A = 125°C	10	

- 由综合评估结果保证,不在生产中测试。 1.
- 在整个温度范围内进行循环

4.3.11 绝对最大值(电气敏感性)

基于三个不同的测试(ESD, LU),使用特定的测量方法,对芯片进行强度测试以决定它的电气敏感性方面的 性能。

静电放电(ESD)

静电放电(一个正的脉冲然后间隔一秒钟后一个负的脉冲)施加到所有样品的所有引脚上,其大小与芯片上的 电源引脚数 (3 x (n+1) 个电源引脚) 有关。本测试符合MIL-STD-883K Method 3015.9/ESDA/JEDEC JS -002-2018标 准。

表 4-24 ESD 绝对最大值

符号	参数	条件	类型	最大值(1)	单位
V _{ESD(HBM)}	静电放电电压(人体模型)	T _A = +25 °C, 符合MIL-STD-883K Method 3015.9	2	4000	V
V _{ESD(CDM)}	静电放电电压(充电设备模型)	T _A = +25 °C, 符号ESDA/JEDEC JS -002-2018	II	1000	V

1. 由综合评估结果保证,不在生产中测试。

静态栓锁

为了评估栓锁性能,需要在6个样品上进行2个互补的静态栓锁测试:

- 为每个电源引脚,提供超过极限的供电电压。
- 在每个输入、输出和可配置的I/O引脚上注入电流。

这个测试符合JEDEC78E集成电路栓锁标准。

表 4-25 电气敏感性

	符号	参数	条件	类型
	LU 静态栓锁类	热大	T _A ⁽¹⁾ = +85 °C,符合JEDEC78E	II 类A
		护 态性似矢	T _A ⁽²⁾ = +25 °C,符合JEDEC78E	II ÇA

- 1. 适用于F版及F版以后的版本。
- 适用于F版之前的版本。

4.3.12 I/O端口特性

通用输入/输出特性

除非特别说明,下表列出的参数是按照表4-4的条件测量得到。所有的I/O端口都是兼容CMOS和TTL。

电话: +86-755-86309900 传真: +86-755-86169100



表 4-26 I/O 静态特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{IL}	输入低电平电压	TTL端口	Vss	-	0.8	
V _{IH}	输入高电平电压		2	-	$V_{ m DD}$	V
V _{IL}	输入低电平电压	CMOC ^{AU} III	Vss	-	0.35V _{DD}	
V_{IH}	输入高电平电压	CMOS端口	0.65V _{DD}	-	V_{DD}	
V _{hys}	施密特触发器电压迟滞(1)(5)	-	0.1	-	-	V
**	安安性無事 明中 正知無(1)(6)	V _{DD} =3.3V/2.5V	0.2	-	-	3.7
V _{hys}	施密特触发器电压迟滞(1)(6)	V _{DD} =1.8V	$0.1V_{DD}$	-	-	V
$I_{ m lkg}$	输入漏电流(2)	$V_{DD} = Maximum$ $V_{PAD} = 0$ 更以 $V_{PAD} = V_{DD}$	-1	-	+1	μΑ
Ilkg ,fail-safe	输入漏电流 ⁽³⁾	$V_{DD} = 0$, $V_{PAD} = 3.63V$ $\overrightarrow{\text{DV}}$ $VDD < V_{PAD}$	-1	-	+1	μΑ
		$V_{DD}=3.3V,V_{IN}=V_{SS}$	90	-	170(190 ⁽⁷⁾)	
R_{PU}	弱上拉等效电阻(4)	V_{DD} =2.5V, V_{IN} = V_{SS}	95	-	310	ΚΩ
		$V_{DD}=1.8V,V_{IN}=V_{SS}$	135	-	500	
		$V_{DD}=3.3V,V_{IN}=V_{DD}$	75(90 ⁽⁷⁾)	-	235(200 ⁽⁷⁾)	ΚΩ
R_{PD}	弱下拉等效电阻(4)	$V_{DD}=2.5V,V_{IN}=V_{DD}$	85	-	315	
		$V_{DD}=1.8V,V_{IN}=V_{DD}$	120	-	495	
Cio	I/O引脚的电容	-	-	5	-	pF

- 1. 施密特触发器开关电平的迟滞电压。由综合评估结果保证,不在生产中测试。
- 2. 如果在相邻引脚有反向电流倒灌,则漏电流可能高于最大值。
- 3. 不支持fail-safe的GPIO包括PD14、PD15、PA11、PA12、PA4、PB2。
- 4. 上拉和下拉电阻是由一个可开关的PMOS/NMOS实现。
- 5. 适用于F版及F版以后的版本。
- 6. 适用于F版之前的版本。
- 7. 适用于F版及F版以后的版本

所有I/O端口都是CMOS和TTL兼容(不需软件配置),它们的特性考虑了多数严格的CMOS工艺或TTL参数:

● 对于VIH:

- -如果VDD是介于[1.8V~3.08V]; 使用CMOS特性但包含TTL。
- -如果VDD是介于[3.08V~3.60V]; 使用TTL特性但包含CMOS。
- 对于VIL:
 - -如果VDD是介于[1.8V~2.28V]; 使用TTL特性但包含CMOS。
 - -如果VDD是介于[2.28V~3.60V]; 使用CMOS特性但包含TTL。

输出驱动电流

GPIO(通用输入/输出端口)可以吸收或输出多达+/-12mA电流。在用户应用中,I/O 引脚的数量必须确保驱动电流不超过4.2节中给出的绝对最大额定值。

输出电压

除非特别说明,表4-28列出的参数是使用环境温度和VDD供电电压符合表4-4的条件测量得到。所有的I/O端



表 4-27 IO 输出驱动能力特性

Drive class	$I_{OH}^{(1)}$, V_{DD} =3.3V	$I_{OL}^{(1)}$, V_{DD} =3.3V	$I_{OH}^{(1)}$, V_{DD} =2.5V	$I_{OL}^{(1)}$, V_{DD} =2.5V	I _{OH} ⁽¹⁾ , V _{DD} =1.8V	I _{OL} ⁽¹⁾ , V _{DD} =1.8V	单位
2	-2	2	-1.5	1.5	-1.2	1.2	mA
4	-4	4	-3	3	-2.5	2.5	mA
8	-8	8	-7	7	-5	5	mA
12	-12	12	-11	11	-7.5	7.5	mA

1. 由设计保证,不在生产中测试。

表 4-28 输出电压特性

符号	参数	条件	最小值	最大值	单位
		$V_{DD} = 3.3 \text{ V},$ $I_{OL}^{(3)} = 2\text{mA}, 4\text{mA}, 8\text{mA}, \text{and } 12\text{mA}$	V_{SS}	0.4	
$V_{OL}^{(1)}$	输出低电平	$V_{DD} = 2.5 \text{ V},$ $I_{OL}^{(3)} = 1.5 \text{mA}, 3 \text{mA}, 7 \text{mA}, \text{ and } 11 \text{mA}$	$ m V_{SS}$	0.4	
		$V_{DD} = 1.8 \text{ V},$ $I_{OL}^{(3)} = 1.2 \text{mA}, 2.5 \text{mA}, 5 \text{mA}, \text{ and } 7.5 \text{mA}$	$ m V_{SS}$	0.2 * V _{DD}	v
		$V_{DD} = 3.3 \text{ V},$ $I_{OH}^{(3)} = -2\text{mA}, -4\text{mA}, -8\text{mA}, \text{ and } -12\text{mA}$	2.4	$V_{ m DD}$	
V _{OH} ⁽²⁾	输出高电平	$V_{DD} = 2.5 \text{ V},$ $I_{OH}^{(3)} = -1.5 \text{mA}, -3 \text{mA}, -7 \text{mA}, \text{ and } -11 \text{mA}$	2	$V_{ m DD}$	
		$V_{DD} = 1.8 \text{ V},$ $I_{OH}^{(3)} = -1.2 \text{mA}, -2.5 \text{mA}, -5 \text{mA}, \text{ and } -7.5 \text{mA}$	0.8 * V _{DD}	$V_{ m DD}$	

- 1. 芯片吸收的电流Iro必须始终遵循表4-2中给出的绝对最大额定值,同时Iro的总和(所有I/O脚和控制脚)不能超过Ivss。
- 2. 芯片输出的电流Iro必须始终遵循表4-2中给出的绝对最大额定值,同时Iro的总和(所有I/O脚和控制脚)不能超过Ivpb。
- 3. 实际驱动能力见表 4-27。

输入输出交流特性

输入和输出交流特性的定义和数值在图4-9和表4-29给出。

除非特别说明,表4-29列出的参数是使用环境温度和供电电压符合表4-4的条件测量得到。

表 4-29 输入输出交流特性(1)

GPIOx_DS.DSy[1:0] 配置	符号	参数	条件	最小值	最大值	单位
			$C_L = 5pF, V_{DD} = 3.3V$	-	75	
	f _{max(IO)out}	最大频率(2)	$C_L = 5pF, V_{DD} = 2.5V$	Ī	50	MHz
			$C_L = 5pF, V_{DD} = 1.8V$		30	
		输出延时	$C_L = 5pF, V_{DD} = 3.3V$	•	3.66	
00	$t_{(IO)out}$		$C_L = 5pF, V_{DD} = 2.5V$	-	4.72	ns
(2mA)		(A to pad)	$C_L = 5pF, V_{DD} = 1.8V$	ı	7.12	
	t _{(IO)in} 输入延时 (pad to Y)		$C_L = 50 fF, V_{DD} = 2.97 V,$			
		L(IO)in	$V_{DDD} = 0.81V$		1.2	ns
			Input characteristics at 1.8V	_		113
			and 2.5V are derated			
		最大频率(2)	$C_L = 10pF, V_{DD} = 3.3V$	_	90	
	f _{max(IO)out}		$C_L = 10 pF, V_{DD} = 2.5 V$		60	MHz
			$C_L = 10 pF, V_{DD} = 1.8 V$		40	
		输出延时	$C_L = 10pF, V_{DD} = 3.3V$		3.5	
10	$t_{(IO)out}$	(A to pad)	$C_L = 10 pF, V_{DD} = 2.5 V$	-	4.5	
(4mA)		(A to pau)	$C_L = 10pF, V_{DD} = 1.8V$		6.74	
			$C_L = 50 fF, V_{DD} = 2.97 V,$			ns
	taov	输入延时	$V_{\rm DDD} = 0.81 V$	_	1.2	
	L(IO)in	$t_{(IO)in}$ (pad to Y)	Input characteristics at 1.8V	-	1.2	
			and 2.5V are derated			
01	f _{max(IO)out}		$C_L = 20pF, V_{DD} = 3.3V$	-	75	MHz



GPIOx_DS.DSy[1:0] 配置	符号	参数	条件	最小值	最大值	单位
(8mA)		最大频率(2)	$C_L = 20 pF, V_{DD} = 2.5 V$ $C_L = 20 pF, V_{DD} = 1.8 V$		50 30	
	t _{(IO)out}	输出延时 (A to pad)	$C_L = 20pF, V_{DD} = 1.8V$ $C_L = 20pF, V_{DD} = 3.3V$ $C_L = 20pF, V_{DD} = 2.5V$ $C_L = 20pF, V_{DD} = 1.8V$	-	3.42 4.73 6.53	
	t _{(IO)in}	输入延时 (pad to Y)	$C_L = 50 \mathrm{fF}, V_{DD} = 2.97 \mathrm{V},$ $V_{DDD} = 0.81 \mathrm{V}$ Input characteristics at 1.8V and 2.5V are derated	-	1.2	ns
			$C_L = 30pF, V_{DD} = 3.3V$		75	
	f _{max(IO)out} 最	f _{max(IO)out} 最大频率 ⁽²⁾	$C_L = 30pF, V_{DD} = 2.5V$		50	MHz
			$C_L = 30pF, V_{DD} = 1.8V$	•	30	
11		40.11.75.11	$C_L = 30pF, V_{DD} = 3.3V$	-	3.34	
11 (12mA)	$t_{(IO)out}$	输出延时 (A to pad)	$C_L = 3pF, V_{DD} = 2.5V$	-	4.26	
		(11 to pau)	$C_L = 3pF$, $V_{DD} = 1.8V$	-	6.34	ns
	t _{(IO)in}	输入延时 (pad to Y)	$\begin{split} C_L = 50 \text{fF}, V_{DD} = 2.97 \text{V}, \\ V_{DDD} = 0.81 \text{V} \\ \text{Input characteristics at } 1.8 \text{V} \\ \text{and } 2.5 \text{V are derated} \end{split}$	-	1.2	115

- 1. I/O端口的驱动能力可以通过GPIOx_DS.DSy[1:0]配置。参见N32G432用户手册中有关GPIO端口驱动能力配置寄存器的说明。
- 2. 最大频率在图4-9中定义。

EXTERNAL OUTPUT on CL

Maximum frequency is achieved if $(t_r+t_t)<=(2/3)T$ and if the duty cycle is (45-55%) when loaded by CL specified in the table "I/O AC characteristics"

图 4-9 输入输出交流特性定义

4.3.13 NRST引脚特性

NRST引脚内部集成上拉电阻,R_{PU}(参见表4-26)。除非特别说明,表4-30列出的参数是使用环境温度和供电电压符合表4-4的条件测量得到。

54 / 77



表 4-30 NRS	Γ引脚特性
------------	-------

符号	参数	条件	最小值	典型值	最大值	单位
V (1)	212 cmt/2) // 4 II 4 II	$V_{DD} = 3.3 \text{ V}$	Vss	-	0.8	
V _{IL(NRST)} ⁽¹⁾	NRST输入低电平电压	$V_{DD} = 1.8 \text{ V}$	Vss	-	0.3* VDD	v
V (1)	NRST输入高电平电压	$V_{DD} = 3.3 \text{ V}$	2	-	VDD	v
V _{IH(NRST)} ⁽¹⁾	NK31 棚八筒电干电压	$V_{DD} = 1.8 \text{ V}$	0.7* VDD	-	VDD	
V		$V_{DD} = 3.3 \text{ V}$	200	-	-	mV
$V_{hys(NRST)}$	NRST施密特触发器电压迟滞	$V_{DD} = 1.8 \text{ V}$	0.1* VDD	-	-	V
R_{PU}	弱上拉等效电阻 ⁽²⁾	$V_{DD} = 3.3 \text{ V}$	30	50	70	ΚΩ
V _{F(NRST)} ⁽¹⁾	NRST输入滤波脉冲	-	-	-	100	ns
V _{NF(NRST)} ⁽¹⁾	NRST输入非滤波脉冲	-	300	-	-	ns

- 1. 由设计保证,不在生产中测试。
- 2. 上拉电阻是设计为一个真正的电阻串联一个可开关的PMOS实现。这个PMON/NMOS开关的电阻很小(约占10%)。




图 4-10 建议的 NRST 引脚保护

- 1. 复位网络是为了防止寄生复位。
- 2. 用户必须保证NRST引脚的电位能够低于表4-30中列出的最大V_{IL(NRST)}以下,否则MCU不能得到复位。

4.3.14 TIM定时器和看门狗特性

表4-31、表4-32、表4-33列出的参数由设计保证。

有关输入输出复用功能引脚(输出比较、输入捕获、外部时钟、PWM输出)的特性详情,参见1节。

符号 最小值 单位 参数 条件 最大值 1 $t_{TIMCLK} \\$ 定时器分辨时间 $t_{res(TIM)}$ $f_{TIMCLK}\!=108MHz$ 9.259 ns $f_{TIMCLK}\!/2$ MHz 0 $f_{EXT} \\$ CH1至CH4的定时器外部时钟频率 $f_{TIMCLK} = 108MHz$ 0 54 MHz Restim 定时器分辨率 bits 16 当选择了内部时钟时,16位计数器时钟 1 65536 $t_{TIMCLK} \\$ t_{COUNTER} 周期 $f_{TIMCLK}\!=108MHz$ 0.009259 606.814815 μs

表 4-31 TIM1/8 特性



符号	参数	条件	最小值	最大值	单位
t _{MAX_COUNT}	最大可能的计数	-	-	65536x65536	t_{TIMCLK}
	取入門肥門川奴	$f_{TIMCLK} = 108MHz$	-	39.768	s

表 4-32 TIM2/3/4/5/6/7/9 特性

符号	参数	条件	最小值	最大值	单位
4	定时器分辨时间	-	1	-	t_{TIMCLK}
t _{res(TIM)}	上門 稲刀 州門 円	$f_{TIMCLK} = 54MHz$	18.519	-	ns
$f_{\rm EXT}$	CH1至CH4的定时器外部时钟频率	-	0	$f_{\text{TIMCLK}}/2$	MHz
1EXT	Cn1主Cn4的足的循列 即则 计频率	$f_{TIMCLK} = 54MHz$	0	27	MHz
Res _{TIM}	定时器分辨率	-	-	16	bits
t	当选择了内部时钟时,16位计数器时钟	-	1	65536	t _{TIMCLK}
t _{COUNTER}	周期	$f_{TIMCLK} = 54MHz$	0.0185185	1213.62963	μs
t	最大可能的计数	-	-	65536x65536	t_{TIMCLK}
t _{MAX_COUNT}	双八 門 配印 川 奴	$f_{TIMCLK} = 54MHz$	-	79.536	s

表 4-33 LPTIMER 特性

符号	参数	条件	最小值	最大值	单位
•	定时器分辨时间	1	1	-	t _{LPTIMCLK}
t _{res(LPTIM)}	定的 <i>能力</i>	$f_{LPTIMCLK} = 27MHz$	37.037	-	ns
£	IN2和OUT的定时器外部时钟频率	1	0	27	MHz
f_{EXT}		$f_{LPTIMCLK} = 27MHz$	0	27	MHz
Reslptim	定时器分辨率	-	-	16	bits
t	当选择了内部时钟时,16位计数器时钟	-	1	65536	t _{LPTIMCLK}
t _{COUNTER}	周期	$f_{LPTIMCLK} = 27MHz$	0.037037	2427.25926	μs
t	是十可能的计粉	-	-	65536x65536	t _{LPTIMCLK}
t _{MAX_COUNT}	最大可能的计数	$f_{LPTIMCLK} = 27MHz$	-	159.073	S

表 4-34 IWDG 最大和最小计数复位时间(LSI = 40kHz)

预分频	IWDG_PREDIV.PD[2:0]	最小值 ⁽¹⁾ IWDG_RELV.REL[11:0] = 0	最大值 ⁽¹⁾ IWDG_RELV.REL[11:0] = 0xFFF	单位
/4	000	0.1	409.6	
/8	001	0.2	819.2	
/16	010	0.4	1638.4	
/32	011	0.8	3276.8	ms
/64	100	1.6	6553.6	
/128	101	3.2	13107.2	
/256	11x	6.4	26214.4	

1. 由设计保证,不在生产中测试。

表 4-35 WWDG 最大和最小计数复位时间(APB1 PCLK1 = 27MHz)

预分频	WWDG_CFG.TIMERB [2:0]	最小值 ⁽¹⁾ WWDG_CFG.W[13:0] = 0x3F	最大值 ⁽¹⁾ WWDG_CFG.W[13:0] = 0x3FFF	单位
/1	00	0.152	9.71	ms



预分频	WWDG_CFG.TIMERB [2:0]	最小值 ⁽¹⁾ WWDG_CFG.W[13:0] = 0x3F	最大值 ⁽¹⁾ WWDG_CFG.W[13:0] = 0x3FFF	单位
/2	01	0.303	19.42	
/3	10	0.607	38.84	
/4	11	1.214	77.67	

1. 由设计保证,不在生产中测试。

4.3.15 I2C接口特性

除非特别说明,表4-36列出的参数是使用环境温度,f_{PCLKI}频率和V_{DD}供电电压符合表4-4的条件测量得到。

N32G432产品的I²C接口符合标准I²C通信协议,但有如下限制: SDA和SCL不是"真"开漏的引脚,当配置为开漏输出时,在引出脚和V_{DD}之间的PMOS管被关闭,但仍然存在。

I²C接口特性列于表4-36,有关输入输出复用功能引脚(SDA和SCL)的特性详情,参见1节。

表 4-36 I2C 接口特性


符号	会₩	标准模	(式(1)(2)	快速模式	大(1)(2)	快速+棒	莫式 ⁽¹⁾⁽²⁾	单位
44.0	参数	最小	最大	最小	最大	最小	最大	甲位
f_{SCL}	I2C 接口频率	0.0	100	0	400	0	1000	KHz
$t_{h(STA)}$	开始条件保持时间	4.0	-	0.6	-	0.26	-	μs
t _{w(SCLL)}	SCL 时钟低时间	4.7	-	1.3	-	0.5	-	μs
t _{w(SCLH)}	SCL 时钟高时间	4.0	-	0.6	-	0.26	-	μs
t _{su(STA)}	重复的开始条件建立时间	4.7	-	0.6	-	0.26	-	μs
$t_{h(SDA)}$	SDA 数据保持时间	-	3.4	-	0.9	-	0.4	μs
t _{su(SDA)}	SDA 建立时间	250.0	-	100	-	50	-	ns
$\begin{array}{c} t_{r(SDA)} \\ t_{r(SCL)} \end{array}$	SDA 和 SCL 上升时间	-	1000	20 + 0.1 Cb	300	-	120	ns
$\begin{array}{c} t_{f(SDA)} \\ t_{f(SCL)} \end{array}$	SDA 和 SCL 下降时间	-	300	20 + 0.1 Cb	300	-	120	ns
t _{su(STO)}	停止条件建立时间	4.0	-	0.6	-	0.26	-	μs
t _{w(STO:STA)}	停止条件至开始条件的时间(总线空闲)	4.7	-	1.3	-	0.5	-	μs
Cb	每条总线的容性负载	-	400	-	400	-	100	pf
t _{v(SDA)}	数据有效时间	-	3.45	-	0.9	-	0.45	μs
t _v (ACK)	应答有效时间	-	3.45	-	0.9	-	0.45	μs

^{1.} 由设计保证,不在生产中测试。

2. 为达到标准模式I2C的最大频率,f_{PCLKI}必须大于2MHz。为达到快速模式I2C的最大频率,f_{PCLKI}必须大于4MHz。



图 4-11 I²C 总线交流波形和测量电路(1)



- 1. 测量点设置在CMOS电平: 0.3V_{DD}和0.7V_{DD}。
- 2. 上拉电阻阻值取决于I2C接口速度。
- 3. 电阻值取决于实际电气特性,可以不连接串行电阻,信号线直连。

4.3.16 SPI/I²S接口特性

除非特别说明,表4-37列出的SPI参数和表4-38列出的I²S参数是使用环境温度, f_{PCLKx} 频率和 V_{DD} 供电电压符合表4-4的条件测量得到。

有关输入输出复用功能引脚(SPI的NSS、SCLK、MOSI、MISO, I²S的WS、CLK、SD)的特性详情,参见1节。 表 4-37 SPI 特性⁽¹⁾

符号	参数	条件		最小值	最大值	单位
f_{SCLK}		主模式		-	27	MHz
$1/t_{c(SCLK)}$	SPI时钟频率	从模式		-	27	MHZ
$t_{r(SCLK)} \\ t_{f(SCLK)}$	SPI时钟上升和下降时间	负载电容: C = 30pF		-	8	ns
DuCy(SCK)	SPI从输入时钟占空比	SPI从模式		45	55	%
t _{su(NSS)} (1)	NSS建立时间	从模式	从模式		-	ns
$t_{h(NSS)}^{(1)}$	NSS保持时间	从模式		2t _{PCLK}	-	ns
$t_{w(SCLKH)}^{(1)}$ $t_{w(SCLKL)}^{(1)}$	SCLK高和低的时间	主模式		t _{PCLK}	t _{PCLK} + 2	ns
$t_{su(MI)}^{(1)}$		主模式	SPI1	6.2	-	
tsu(MI)	数据输入建立时间	工铁八	SPI2	5	-	ns
t _{su(SI)} ⁽¹⁾		从模式	SPI1	6.3	-	



国代 较	<u>/\</u>					
			SPI2	3	-	
t _{h(MI)} ⁽¹⁾	数据输入保持时间	主模式	•	5	-	
$t_{h(SI)}^{(1)}$	数据制八体符时间	从模式		5.2	-	ns
ta(SO)(1)(2)	数据输出访问时间	从模式, f _{PCLK} = 20MHz		0	3t _{PCLK}	ns
t _{dis(SO)} (1)(3)	数据输出禁止时间	从模式		2	10	ns
tv(SO) ⁽¹⁾		11 44 - 1/4 44 14 17 17 - 5 1	SPI1	-	20	
tv(SO)` ′	│ │ 数据输出有效时间	从模式(使能边沿之后)	SPI2	-	17	Ī
4 (1)	数据制 面有效时间	→ 掛 → / 体 丝 → ハ → 广 \	SPI1	-	5	ns
t _{v(MO)} ⁽¹⁾		主模式(使能边沿之后)	SPI2	-	4	
$t_{h(SO)}^{(1)}$		从模式(使能边沿之后)		6.2	-	
t _{h(MO)} ⁽¹⁾	数据输出保持时间	主模式(使能边沿之后)		-1	-	ns

- 1. 由设计保证,不在生产中测试。
- 2. 最小值表示驱动输出的最小时间,最大值表示正确获得数据的最大时间。
- 3. 最小值表示关闭输出的最小时间,最大值表示把数据线置于高阻态的最大时间。

图 4-12 SPI 时序图-从模式和 CLKPHA=0








图 4-13 SPI 时序图-从模式和 CLKPHA=1⁽¹⁾



1. 测量点设置在CMOS电平: 0.3V_{DD}和0.7V_{DD}。

图 4-14 SPI 时序图-主模式(1)



1. 测量点设置在CMOS电平: 0.3V_{DD}和0.7V_{DD}。



表 4-38 I2S 特性(1)

符号	参数	条件		最小值	最大值	单位
DuCy(SCK)	I ² S时钟占空比	I2S从模式		30	70	%
f_{CLK}		主模式(32 bit)		-	64*Fs(3)	
$1/t_{c(CLK)}$	I ² S时钟频率	从模式(32 bit)		-	64*Fs ⁽³⁾	MHz
t _{r(CLK)}	I2S时钟上升和下降时间	负载电容: CL = 50pF		-	8	
. (1)	**************************************). L# _D	I2S1	5.3	-	1
$t_{v(WS)}^{(1)}$	WS有效时间	主模式	I2S2	5	-	
$t_{h(WS)}^{(1)}$	WS保持时间	主模式		0	-	
$t_{su(WS)}^{(1)}$	WS建立时间	 从模式	I2S1	5.5	-	
L _{SU} (WS)	WS建立时间	外铁八	I2S2	5	-	
+ (1)	WS保持时间	从模式	I2S1	7	-	
$t_{h(WS)}^{(1)}$	WS体行时间	从侯 氏	I2S2	3.6	-	
$t_{w(CLKH)}^{(1)}$	OLV 克和佐始叶间	主模式, f _{PCLK} = 16MHz,音频 48kHz		312.5	-	
$t_{w(CLKL)}^{(1)}$	CLK高和低的时间			345	-	
$t_{su(SD_MR)}^{(1)}$		主接收器	I2S1	6.5	-	
t _{su(SD_SR)} (1)	NU. 10 +6 > 74 ->- 1.20		I2S2	5	-	
	数据输入建立时间	 从模式	I2S1	2.5	-	
tsu(SD_SR)\		从铁八	I2S2	2.5	-	ns
th(SD_MR) ⁽¹⁾⁽²⁾		主接收器	I2S1	4.4	-	115
th(SD_MR)(1)(2)	**************************************	土货収益	I2S2	5.2	-	
(1)(2)	数据输入保持时间	44-44	I2S1	4.5	-	
$t_{h(SD_SR)}^{(1)(2)}$		从模式	I2S2	5.2	-	
(1)(2)	₩.₩.₩.₩.₩	11 42 22 四7 住孙 [4] [4] [4]	I2S1	-	22	
$t_{v(SD_ST)}{}^{(1)(2)}$	数据输出有效时间	从发送器(使能边沿之后)	I2S2	-	22	
(1)	N// 117 4A -1 - 177 14 - 1 - 1 - 1	11 (1) (1 HH (14-(14-)1 NH) = 1	I2S1	4	-	
$t_{h(SD_ST)}{}^{(1)}$	数据输出保持时间	从发生器(使能边沿之后)	I2S2	4	-	1
(1)(2)	**************************************	2.12.12.11.11.12.12.12.12.12.12.12.12.12	I2S1	-	5.6	
$t_{v(SD_MT)}^{(1)(2)}$	数据输出有效时间	主发生器(使能边沿之后)	I2S2	-	4.5	
$t_{h(SD_MT)}^{(1)}$	数据输出保持时间	主发生器(使能边沿之后)	•	0.5	-	1


- 1. 由设计保证,不在生产中测试。
- 2. 依赖于f_{PCLK}。例如,如果f_{PCLK}=16MHz,则T_{PCLK}=1/f_{PCLK}=125ns。
- 3. 音频采样频率。

电话: +86-755-86309900 传真: +86-755-86169100 邮箱: info@nationstech.com 邮编: 518057

61 / 77




图 4-15 I2S 从模式时序图(飞利浦协议)(1)



- 1. 测量点设置在CMOS电平: 0.3V_{DD}和0.7V_{DD}。
- 2. 前一字节的最低位发送/接收。在第一个字节之前没有这个最低位的发送/接收。

图 4-16 I²S 主模式时序图(飞利浦协议)⁽¹⁾



- 1. 测量点设置在CMOS电平: 0.3V_{DD}和0.7V_{DD}。
- 2. 前一字节的最低位发送/接收。在第一个字节之前没有这个最低位的发送/接收。

4.3.17 USB接口特性

USB(全速)接口已通过 USB-IF 认证。

表 4-39 USB 启动时间

符号	参数	最大值	单位
$t_{STARTUP}^{(1)}$	USB收发器启动时间	1	μs

62 / 77

1. 由设计保证,不在生产中测试。



表 4-40 USB 直流特性

符号	参数	条件	最小值 (1)	最大值 (1)	単位
输入电平					
V_{DD}	USB工作电压 ⁽²⁾	-	3.0(3)	3.6	V
$V_{\mathrm{DI}^{(4)}}$	差分输入灵敏度	I (USBDP和USBDM)	0.2	-	
V _{CM} ⁽⁴⁾	差分常用型号范围	包含VDI范围	0.8	2.5	V
V _{SE} ⁽⁴⁾	单端接收阈值	-	1.3	2.0	
输出电平					
Vol	静态输出低电平	1.5KΩ RL接3.6V ⁽⁵⁾	-	0.3	V
Voh	静态输出高电平	15KΩ RL接Vss ⁽⁵⁾	2.8	3.6	V

- 1. 所有电压测量均基于设备端的地线。
- 2. USB工作电压为3.0~3.6V,以兼容USB2.0全速电气规范。
- 3. N32G432系列产品在2.7V时可以保证正确的USB功能,而不是降低2.7-3.0V电压范围内的电气特性。
- 4. 由综合评估保证,不在生产中测试。
- 5. RL是连接到USB驱动器的负载。

图 4-17 USB 时序: 定义数据信号的上升和下降时间




表 4-41 全速 USB 电气特性

符号	参数	条件	最小值	最大值 ⁽¹⁾	单位
$t_{\rm r}$	上升时间(2)	$C_L \leq 50 pF$	4	20	ns
t_{f}	下降时间(2)	$C_L \le 50 pF$	4	20	ns
t _{rfm}	上升和下降时间匹配	$t_{ m r} / t_{ m f}$	90	111.1	%

- 1. 由设计保证,不在生产中测试。
- 2. 10%到90%的测量数据信号。详细信息请参见USB规范第7章(2.0版)。

4.3.18 控制器局域网络(CAN)接口特性

有关输入输出复用功能引脚(CAN_TX和CAN_RX)的特性详情,参见1节。

4.3.19 12位模数转换器(ADC)电气参数

除非特别说明,表4-42的参数是使用符合表4-4的条件的环境温度、f_{HCLK}频率和V_{DDA}供电电压测量得到。 注意:建议在每次上电时执行一次校准。

表 4-42 ADC 特性

符号	参数	条件	最小值	典型值	最大值	单位
$V_{\mathrm{DD_A}}$	供电电压	使用外部参考电压	1.8	-	3.6	V
V _{REF+}	正参考电压	-	1.8	-	V_{DDA}	V
f_{ADC}	ADC时钟频率	-	-	-	72	MHz



符号	参数	条件	最小值	典型值	最大值	单位
		分辨率12bit	0.01	-	5.14	MHz
f _s ⁽¹⁾	亚	分辨率10bit	0.012	-	6	MHz
$I_s^{(1)}$	采样速率	分辨率8bit	0.014	-	7.2	MHz MHz MHz V KΩ KΩ pF dBFS 1/fADC μs
		分辨率6bit	0.0175	-	9	MHz
V _{AIN}	转换电压范围(2)	-	0(Vss _A 或V _{REF} - 连接到地)	-	V_{REF+}	V
R _{ADC} (1)	采样开关电阻	快速通道	-	-	0.2	ΚΩ
R _{ADC} (1)	采样开关电阻	慢速通道	-	-	0.5	ΚΩ
C _{ADC} ⁽¹⁾	内部采样和保持电容	-	-	5	-	pF
SNDR	信噪失真率	-	-	65	-	dBFS
T_{cal}	校准时间	-		82		1/f _{ADC}
ts ⁽¹⁾	立状叶门	f _{ADC} = 72 MHz(快速通道)	0.0208	-	8.35	
uş	采样时间	f _{ADC} = 72 MHz(慢速通道)	0.0625	-	8.35	μs
Ts ⁽¹⁾	以扶田和林	快速通道	1.5	-	601.5	1/f
18\	采样周期数	慢速通道	4.5	-	601.5	1/1ADC
t _{STAB} (1)	上电时间	-	6	10	20	μs
t _{CONV} (1)(3)	总的转换时间(包括采样时间)	-	8~614 (采样 Ts 6.5/8.5/10.5/12.5			1/f _{ADC}

- 1. 由设计保证,不在生产中测试。
- 2. V_{REF}+在内部连接到V_{DDA}, V_{REF}-在内部连接到V_{SSA}。
- 3. 单次转换模式比连续转换模式多3个1/fadc

公式1: 最大R_{AIN}公式

$$R_{AIN} < \frac{T_S}{f_{ADC} \times C_{ADC} \times ln(2^{N+2})} - R_{ADC}$$

上述公式(公式1)用于决定最大的外部阻抗,使得误差可以小于1/4 LSB。其中N=12(表示12位分辨率)。

64 / 77



表 4-43 ADC 采样时间(1)(2)

输入	分辨率	Rin (kΩ)	最小采样时间 的典型值 (ns)	输入	分辨率	Rin (kΩ)	最小采样时间 的典型值 (ns)
		0	11			0	19
		0.05	12	1		0.05	21
		0.1	14	1		0.1	23
		0.2	20]		0.2	30
		0.5	38]		0.5	48
快速通道	12-bit	1	64	慢速通道	12-bit	1	77
		5		1			
		10		1			
		20		1			
		50		1		Rin (kΩ) 的典型值 (ns) 0 19 0.05 21 0.1 23 0.2 30 0.5 48	
		100					
		0		1			
		0.05		1			
		0.1		1			
		0.2		4	分辨率 Rin (kΩ) 的典型値 (ns) 0		
押・字・字・法	10.1%	0.5		竹典型値 (ns) 特別 (ns) 竹典語 (ns) (ns) 11			
快速通道	5 10	1			10-bit		
		20		-			
		50		1			
		100		1		50 2457 100 5001	
		0					
		0.05		1			
		0.1		1			
		0.2		1			
		0.5		1			
快速通道	8-bit	1		慢速通道	8-bit		
		5	183			5	206
		10	358	1		10	399
		20	707	1		20	783
		50	1759]		50	(ns) 19 21 23 30 48 77 310 607 1207 3144 8244 17 18 20 25 40 64 257 499 983 2457 5001 14 16 17 21 33 52 206 399 783 1941 3887 12 13 14 17 25 40 156 300 588 1451
		100	3523			100	
		0	8			0	12
		0.05	8]		0.05	
		0.1		1			(ns) 19 21 23 30 48 77 310 607 1207 3144 8244 17 18 20 25 40 64 257 499 983 2457 5001 14 16 17 21 33 52 206 399 783 1941 3887 12 13 14 17 25 40 156 300 588 1451
		0.2		1			
		0.5				0.5	
快速通道	6-bit	1		慢速通道	6-bit		
		5]			
		10]			
		20		1			
		50		1			
		100	2627			100	2894

65 / 77

- 1. 由设计保证,不在生产中测试。
- 2. 典型值是在T_A=25℃、V_{DD}=3.3V时测试得到。




表 4-44 ADC 精度-局限的测试条件(1)(2)

符号	参数	测试条件	典型值	最大值 (3)	单位
ET	综合误差 ⁽⁴⁾	$f_{HCLK} = 72 \text{ MHz},$	±1.3	-	
ЕО	偏移误差 ⁽⁵⁾	$f_{ADC} = 72$ MHz, sample Rate = 1.75m SPS,	±1	-	
ED	微分线性误差	V _{DDA} = 3.3V, T _A = 25 °C 在校准 ADC 后进行测量	±0.7	-	LSB
EL	积分线性误差	$V_{REF+} = V_{DDA}$	±0.8	-	

- 1. ADC的直流精度数值是在经过内部校准后测量的。
- 2. ADC精度与反向注入电流的关系:需要避免在任何标准的模拟输入引脚上注入反向电流,因为这样会显著地降低另一个模拟输入引脚上正在进行的转换精度。建议在可能产生反向注入电流的标准模拟引脚上,(引脚与地之间)增加一个肖特基二极管。
- 3. 正向注入电流只要处于表4-2中给出的 $I_{INJ(PIN)}$ 和 $\Sigma I_{INJ(PIN)}$ 范围之内,就不会影响ADC精度。
- 4. 由综合评估结果保证,不在生产中测试。
- 5. 由设计保证,不在生产中测试。


图 4-18 ADC 精度特性



电话: +86-755-86309900 传真: +86-755-86169100



图 4-19 使用 ADC 典型的连接图



- 1. 有关RAIN、RADC和CADC的数值,参见表4-42。
- 2. Cparasitic表示PCB(与焊接和PCB布局质量相关)与焊盘上的寄生电容(大约7pF)。较大的Cparasitic数值将降低转换的精度,解决的办法是减小f_{ADC}。

注意: ADC通道禁止输入电压低于-0.2V。

PCB设计建议

电源的去耦必须按照图4-20连接。图中的10nF电容必须是瓷介电容(好的质量),它们应该尽可能地靠近MCU芯片。




图 4-20 供电电源和参考电源去耦线路(VREF+与 VDDA 相连)

1. V_{REF+}和V_{REF-}内部与VDDA和VSSA相连接。

4.3.20 内部参考源(VREFBUFF) 电气参数

除非另有说明,表4-45的参数是使用符合表4-4中的条件的环境温度、fHCLK频率和VDDA电源电压测量得到。



表 4-45 VREFBUFF 特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{DDA}	模拟电源电压	正常模式	2.4	-	3.6	V
V _{REFBUF_OUT}	参考电压输出	正常模式	-	2.048	-	V
I _{DDA}	来自 Vdda 的 Vrefbur 消耗	$I_{load} = 0 \mu A$	-	600	-	μΑ
tstart ⁽¹⁾	启动时间	-	1	-	-	μs

^{1.} 由设计保证,不在生产中测试。

4.3.21 **12位DAC**电气参数

除非另有说明,表4-46的参数是使用符合表4-4的条件的环境温度、f_{HCLK}频率和V_{DDA}电源电压测量得到。

表 4-46 DAC 特性⁽¹⁾

符号	参数	最小值	典型值	最大值	单位	注解	
V_{DDA}	模拟电源电压	2.4	-	3.6	V		
V_{REF+}	参考电压	2.4	-	3.6	V	V _{REF+} 必须始终小于V _{DDA}	
V _{SSA}	接地线	0	-	0	V		
$R_{\rm L}$	缓冲器打开时的负载电阻	5	-	-	ΚΩ	DAC_OUT和Vssa之间的最小负载电阻	
C_{L}	负载电容	-	-	50	pF	DAC_OUT引脚上的最大电容	
I_{DD}	在工作模式下的DAC直流 消耗(Vdda +Vref+)	-	425	600	μΑ	空载。中值为0x800	
I_{DDQ}	在关闭模式下的DAC直流 消耗(Vdda+Vref+)	-	5	350	nA	空载	
DAC_OUT	缓冲器关闭时低端的 DAC_OUT电压	VSS+1LSB	-	-		给出了最大的DAC输出跨度	
最小	缓冲器打开时低端的 DAC_OUT 电压	0.2	-	-	V	当V _{REF+} =3.6V 对应于 12 位输入数值 0x0E0~0xF1C,	
DAC_OUT	缓冲器关闭时低端的 AC_OUT DAC_OUT电压		-	VREF+ - 5LSB		当V _{REF+} =2.4V 对应于 12 位输入数值 0x155~0xEAB。	
最大	缓冲器打开时低端的 DAC_OUT 电压	-	-	VREF+-0.2			
DNL	微分非线性 (两个连续代码之间的差 异)	-	±2	-	LSB	DAC配置为12位	
INL	积分非线性(代码 I 处的测量值与代码 i 处的值之间的差异,在代码 0 和最后一个代码 4095 之间绘制的直线上)	-	±7	-	LSB	DAC配置为12位	
	偏移误差	-	±15	-	mV	DAC配置为12位	
偏移量	(代码(0x800)处的测量值与 理想值之间的差异 =VREF+/2)	-	±18	-	LSB	当V _{REF+} 为3.6V时,DAC配置为12位	
增益误差	增益误差	-	±0.5	-	%	DAC配置为12位	
放大器增 益	开环放大器增益	80	85	-	dB	5KΩ负载(最大负载),输入中值为 0x800	

电话: +86-755-86309900 传真: +86-755-86169100 邮箱: info@nationstech.com 邮编: 518057



	国内3×小						
符号	参数	最小值	典型值	最大值	单位	注解	
t _{SETTLING}	稳定时间 (满量程: 当 DAC_OUT 达 到最终值±1LSB 时,最低和 最高输入代码之间的 12 位输 入代码转换)	-	5	7	μs	C _{LOAD} ≤50pF R _{LOAD} ≥5KΩ	
更新率	当输入代码(从代码i到 i+1LSB)发生微小变化时, 正确 DAC_OUT 变化的最大 频率	-	ı	1	MS/s	Cload≤50pF R _{LOAD} ≥5KΩ	
t_{WAKEUP}	从关闭状态唤醒时间(设置 DAC控制寄存器中的 CHxEN)	-	6.5	10	μs	C _{LOAD} ≤ 50pF, R _{LOAD} ≥ 5KΩ 输入代码在最小和最大可能值之间	
PSRR+	电源抑制比(至 VDDA) (静态直流测量)	-	-67	-40	dB	No Rload, $C_{LOAD} \le 50 pF$	

1. 由设计保证,不在生产中测试。

4.3.22 温度传感器(TS)特性

除非特别说明,表4-47的参数是使用符合表4-4的条件的环境温度、 f_{HCLK} 频率和 V_{DDA} 供电电压测量得到。

表 4-47 温度传感器特性

符号	参数	最小值	典型值	最大值	单位
$T_{L}^{(1)}$	Vsense相对于温度的线性度	-	±1	<u>+</u> 4	℃
Avg_Slope ⁽¹⁾	平均斜率	-	-4.0	-	mV/°C
$V_{25}^{(1)}$	在25℃时的电压	-	1.32	-	V
tstart ⁽¹⁾	建立时间	-	10	20	μs
$T_{S_{temp}}^{(2)(3)}$	当读取温度时,ADC采样时间	8.3	-	-	μs


- 2. 由综合评估结果保证,不在生产中测试。
- 3. 由设计保证,不在生产中测试。
- 4. 最短的采样时间可以由应用程序通过多次循环决定。



5 封装尺寸

5.1 LQFP32(7mm x 7mm)


图 5-1 LQFP32(7mmx7mm)封装尺寸





5.2 **LQFP48(7mm x 7mm)**

图 5-2 LQFP48(7mm x 7mm)封装尺寸



电话: +86-755-86309900 传真: +86-755-86169100 邮箱: info@nationstech.com 邮编: 518057



5.3 LQFP64(10mm x 10mm)

图 5-3 LQFP64(10mmx10mm)封装尺寸







图 5-4 丝印说明



电话: +86-755-86309900 传真: +86-755-86169100



日期	版本	备注
2020/7/29	V0.6	初始版本
2020/11/13	V0.8	1. 完善了电气特性
2021/01/25	V0.9	1. 完善了电气特性
2021/04/15	V1.0	1. 4.3 章节数据校对
		1. 修改 I2S 主模式时序图
		2. 增加 LPRUN 模式简介
		3. 修改 4.3.18 图 4-19 去掉 ADC 引脚上管
2021/06/12	V1.1	4. 修改 4.3.11 I/O 端口特性
		5. 修改 4.3.7.1 MSI 最大值
		6. 修改图 4-10
		7. 修改表 3-1 IO/电平为 IO/结构
		1. 修改表 4-18 增加注意事项 3
		2. 修改表 2-1 定时器功能比较
		3. 增加 4.3.19 ADC 章节注意事项
		4. 删除 3.2 引脚复用定义注释 4 PC13, PC14 和 PC15 引脚只能够吸
		收有限的电流(3mA)
		5. 修改表 4-42 ADC 特性 tSTAB 值
		6. 修改表 4-16 删除 ESR CL 限制
		7. 表 3-1 增加 NJTRST 功能
		8. 表 4-42 tCONV 增加注 3
	V1.2	9. 修改图 4-8 使用 32.768kH 晶体的典型应用
2022/07/11		10. 新增表 4-32、表 4-33、表 4-34、表 4-35
		11. 修改表 4-2 NRST 引脚的注入电流
		12. 修正中断控制器的可屏蔽中断通道个数
		13. 修正 2.3 章节 EXTI 的边沿检测器个数
		14. 修正 2.4 章节 USB 使用时 CPU 主频要求
		15. 补充 2.10 章节 LP-SLEEP 模式相关描述
		16. 补充 2.10 章节 STOP2 模式的唤醒条件
		17. 修正 2.14 章节 I2C 主要特性中兼容 PMBus
		18. 修正 CRC 计算时间为 1 个 AHB 时钟周期
		19. 修改表 4-18 注释 3 的 HSI 振荡器的实际频率偏差
		17. 120人公子101上行3月1101加州为例前月大四次十個左



国民技术			
		20.	修改表 4-22 供电电流的条件中: 读模式, fHCLK = 108MHz, 3 个
			等待周期
		21.	修正表 4-29 中 4/8mA 的 GPIOx_DS.DSy[1:0]配置值
		22.	修改表 4-37 SPI 从模式输入时钟占空比
		23.	修改表 4-7 中 VREFINT 的最大值和最小值,删除 VREFBUFFER
		24.	修改表 4-13 中 f _{HSE_ext} 的最小值,表名添加"(Bypass 模式)"
		25.	修改表 4-14 中 V _{LSEL} 的最大值,表名添加"(Bypass 模式)"
		26.	修正图 4-5 和图 4-6
		27.	修改表 4-15 及注释的描述
		28.	图 4-7 添加注释 2
		29.	修改表 4-16 中 gm 的最大值和最小值,新增注释 4,注释 5
		30.	修改表 4-18 中最大值、典型值和最小值,新增注释 4,注释 5
		31.	修改表 4-19 中 t _{SU(LSI)} 的典型值和最大值,I _{DD(LSI)} 的典型值
		32.	修改表 4-24 中的条件
		33.	表 4-25 新增+85°C,新增注释 1,注释 2
		34.	修改表 4-26 中最小值、典型值和最大值,修改表格的注释
		35.	新增表 4-27 和表注释
		36.	修改表 4-28 的条件,新增注释 3
		37.	删除表 4-41 中 V _{CRS}
		38.	新增表 4-43 和表注释
		39.	新增表 4-44 注释 5
		40.	修正图 4-19
		41.	修改表 4-45 中 VREFBUF_OUT 的最小值和最大值
		42.	表 4-46 中新增 DAC_OUT 最小和 DAC_OUT 最大,修改 DNL、
			INL 和偏移量的典型值,修改 tsettling 的典型值和最大值
		43.	修改表 4-52 中 Avg_Slope 的最小值、典型值和最大值
		44.	修改表 4-23 中 tret 的条件和最小值
		45.	修改图 4-16
		1.	第4章节中所有表格的留白(无数据)部分添加"-"
		2.	修正表 4-42 的注释 2 的描述
2022/08/30	V1.3	3.	补充 4.3.12 章节中输出驱动电流部分的描述
		4.	修改表 4-2 的注释 2 的描述
		5.	修改表 4-46 的相关描述并删除关于 IDDD 的内容



国民技术		
	6.	3.2 章节增加注释 7
	7.	4.3.12 章节增加注释 7
	8.	修改 4.3.10 章节闪存存储器寿命和数据保存期限表
	9.	修改表 6-1 I2C 接口特性
	10.	修改表 3-1 PC8 引脚序号



7声明

国民技术股份有限公司(下称"国民技术")对此文档拥有专属产权。依据中华人民共和国的法律、条约以及世界其他法域相适用的管辖,此文档及其中描述的国民技术产品(下称"产品")为公司所有。国民技术在此并未授予专利权、著作权、商标权或其他任何知识产权许可。所提到或引用的第三方名称或品牌(如有)仅用作区别之目的。

国民技术保留随时变更、订正、增强、修改和改良此文档的权利,恕不另行通知。请使用人在下单购买前联系国民技术获取此文档的最新版本。

国民技术竭力提供准确可信的资讯,但即便如此,并不推定国民技术对此文档准确性和可靠性承担责任。

使用此文档信息以及生成产品时,使用者应当进行合理的设计、编程并测试其功能性和安全性,国民技术不对任何因使用此文档或本产品而产生的任何直接、间接、意外、特殊、惩罚性或衍生性损害结果承担责任。

国民技术对于产品在系统或设备中的应用效果没有任何故意或保证,如有任何应用在其发生操作不当或故障情况下,有可能致使人员伤亡、人身伤害或严重财产损失,则此类应用被视为"不安全使用"。不安全使用包括但不限于:外科手术设备、原子能控制仪器、飞机或宇宙飞船仪器、所有类型的安全装置以及其他旨在支持或维持生命的应用。

所有不安全使用的风险应由使用人承担,同时使用人应使国民技术免于因为这类不安全使用而导致被 诉、支付费用、发生损害或承担责任时的赔偿。

对于此文档和产品的任何明示、默示之保证,包括但不限于适销性、特定用途适用性和不侵权的保证责任,国民技术可在法律允许范围内进行免责。

未经明确许可,任何人不得以任何理由对此文档的全部或部分进行使用、复制、修改、抄录和传播。