

N32G032 x6/x8

数据手册

N32G032系列采用 32 bit ARM Cortex-M0内核,最高工作主频48MHz,集成多达64KB Flash,16KB SRAM, 1x12bit 1Msps ADC,1xOPAMP,3xCOMP,集成多路U(S)ART、I2C、SPI、CAN通信接口,内置密码算法硬件加速引擎

关键特性

● 内核 CPU

- 32 位 ARM Cortex-MO 内核,单周期硬件乘法指令
- 最高主频 48MHz

● 加密存储器

- 一 高达 64KByte 片内 Flash, 支持加密存储、多用户分区管理及数据保护, 支持硬件 ECC 校验, 10 万次擦写次数, 10 年数据保持
- 16KByte 片内 SRAM, 支持硬件奇偶校验

● 低功耗管理

- Stop 模式: RTC Run, 最大 16KByte Retention SRAM 保持, CPU 寄存器保持, 所有 IO 保持
- Power Down 模式: 支持 3 路 IO 唤醒

● 时钟

- HSE: 4MHz~20MHz 外部高速晶体
- LSE: 32.768KHz 外部低速晶体
- HSI: 内部高速 RC OSC 8MHz
- LSI: 内部低速 RC OSC 30KHz
- 内置高速 PLL
- 一 支持 2 路时钟输出,可配置为系统时钟、HSE、HSI、LSE、LSI 或分频后的 PLL 输出

复位

- 支持上电/掉电/外部引脚复位
- 支持看门狗复位

● 通信接口

- 6个U(S)ART接口,最高速率达3Mbps,其中2个USART接口(支持1xISO7816,1xIrDA,LIN),4
 个UART接口,其中2路支持低功耗特性(LPUART,此模式下最高通讯速率9600bps),可唤醒Stop模式
- 3 个 SPI 接口,速率高达 12MHz,其中 1 个与 I2S 复用
- 2个 I2C 接口,速率高达 1 MHz,主从模式可配,从机模式下支持双地址响应,支持双电平通信:正常电平(信号电平与芯片 VDD 匹配)和低电平(芯片 VDD 3.3V 或 5V,信号电平 1.8V)两种电平选择。
- 1 个 CAN 2.0 总线接口

● 模拟接口

- 1个 12bit 1Msps 高速 ADC,多达 16 路外部单端输入通道
- 1 个运算放大器,内置最大32 倍可编程增益放大

电话: +86-755-86309900 传真: +86-755-86169100 邮箱: info@nationstech.com 邮编: 518057



- 3 个高速模拟比较器,内置 64 级可调比较基准
- 最大支持 56 个支持复用功能的 GPIOs.
- 1 个高速 8 通道 DMA 控制器,通道源地址及目的地址任意可配
- RTC 实时时钟,支持闰年万年历,闹钟事件,周期性唤醒,支持内外部时钟校准
- 2 路蜂鸣器,支持互补输出,驱动能力最大 16mA

● 定时计数器

- 2 个 16bit 高级定时计数器,支持输入捕获,互补输出,正交编码输入等功能;每个定时器有 4 个独立的通道,其中 3 个通道支持 6 路互补 PWM 输出
- 2 个 16bit 通用定时计数器, 每个定时器有 4 个独立通道,支持输入捕获/输出比较/PWM 输出
- 1个16bit 基础定时计数器
- 1个16bit 低功耗定时计数器
- 1x 24bit SysTick
- 1x 7bit 窗口看门狗(WWDG)
- 1x 12bit 独立看门狗(IWDG)

● 编程方式

- 支持 SWD 在线调试接口
- 支持 UART Bootloader
- 硬件除法器 HDIV 和均方根 SQRT 加速

● 安全特性

- 内置密码算法硬件加速引擎
- 支持 AES、SM4 算法
- Flash 存储加密
- 多用户分区管理(MMU)
- TRNG 真随机数发生器
- CRC16/32 运算
- 支持写保护(WRP), 多种读保护(RDP)等级(L0/L1/L2)
- 支持时钟失效监测, 防拆监测

● 96 位 UID 及 128 位 UCID

● 工作条件

- 工作电压范围: 1.8V~5.5V
- 工作温度范围: -40℃~105℃
- ESD: ±4KV (HBM 模型), ±1KV (CDM 模型)

● 封装

- UFQFPN20(3mm x 3mm)
- TSSOP20(6.5mm x 4.4mm)

电话: +86-755-86309900 传真: +86-755-86169100



- QFN32(5mm x 5mm)
- LQFP32(7mm x 7mm)
- LQFP48(7mm x 7mm)
- LQFP64(10mm x 10mm)
- WLCSP25(2.128mm x 2.065mm)

● 订购型号

系列	型号
N32G032x6 N32G032x8	N32G032F6U7, N32G032F6S7, N32G032F8S7 N32G032P6W7, N32G032P8W7 N32G032K6L7, N32G032K8L7, N32G032K6Q7 N32G032C8L7 N32G032R8L7,

电话: +86-755-86309900 传真: +86-755-86169100 邮箱: info@nationstech.com 邮编: 518057



目 录

1	产品	简介		. 6
	1.1	命名	规则	. 8
	1.2	器件	一览	. 8
2	功能	简介		10
	2.1		器内核	
	2.2		- 田 r 1 1 / 2 / 2 / 2 / 2 / 2 / 2 / 2 / 2 / 2	
	2.2.1		入式闪存存储器	
	2.2.2		入式SRAM	
	2.2.3		套的向量式中断控制器(NVIC)	
	2.2.3		中断/事件控制器(EXTI)	
	2.3		〒町/ 事門江南衛(EA11)	
	2.5		模式	
	2.6		方案	
	2.7		程电压监测器	
	2.8		耗模式	
	2.9		存储器存取(DMA)	
	2.10		时钟(RTC)	
	2.11	. – .	器和看门狗	
	2.11	.1	基本定时器-TIM6	14
	2.11	.2	通用定时器(TIM3和TIM4)	14
	2.11	.3	低功耗定时器(LPTIM)	15
	2.11	.4	高级控制定时器(TIM1和TIM8)	16
	2.11	.5	系统时基定时器(Systick)	16
	2.11	.6	看门狗定时器(WDG)	17
	2.12	I ² C总	总线接口	17
	2.13		同步/异步收发器(USART)	
	2.14	串行	外设接口(SPI)	20
	2.15		音频接口(I ² S)	
	2.16		器区域网络(CAN)	
	2.17		输入输出接口(GPIO)	
	2.18		/数字转换器(ADC)	
	2.19		放大器(OPAMP)	
	2.20 2.21		比较器(COMP)	
	2.22		器(BEEPER)	
	2.23		V和SQRT	
	2.24		· / - C - C - C - C - C - C - C - C - C -	
	2.25	算法	硬件加速引擎(SAC)	25
	2.26		设备序列号(UID)	
	2.27	串行	SWD调试口(SWD)	26
3	引脚	定义	和描述	27
	3.1	封装	示意图	27
			QFP64	
				-

电话: +86-755-86309900 传真: +86-755-86169100 邮箱: info@nationstech.com 邮编: 518057



	3.1.2	LQFP48	28
	3.1.3	LQFP32	29
	3.1.4	QFN32	30
	3.1.5	WLCSP25	31
	3.1.6	UFQFPN20	32
	3.1.7	TSSOP20	33
	3.2 引	脚复用定义	34
ļ	电气特	性	42
	4.1 测	试条件	42
	4.1.1	最小和最大数值	42
	4.1.2	典型数值	42
	4.1.3	典型曲线	42
	4.1.4	负载电容	42
	4.1.5	引脚输入电压	42
	4.1.6	供电方案	43
	4.1.7	电流消耗测量	44
		对最大额定值	
	4.3	作条件	
	4.3.1	上电和掉电时的工作条件	
	4.3.2	内嵌复位和电源控制模块特性	
	4.3.4	内置的参考电压	
	4.3.4	供电电流特性	
		外部时钟源特性	
	4.3.6 4.3.7	内部时钟源特性	
	4.3.8	从低功耗模式唤醒的时间	
	4.3.9 4.3.10	PLL特性	
		FLASH存储器特性 绝对最大值(电气敏感性)	
	4.3.11 4.3.12	把对取入值(电气敏感性)	
		NRST引脚特性	
	4.3.13	NRS1	
	4.3.14		
	4.3.15 4.3.16	I2C接口特性SPI/I2S接口特性	
	4.3.17	控制器局域网络(CAN)接口特性	
	4.3.18		
	4.3.19	运算放大器(OPAMP)电气参数	
	4.3.20	比较器(COMP)电气参数	
	4.3.21	温度传感器(TS)特性	
,	封装尺	寸	69



	5.1	LQFP64	. 69
	5.2	LQFP48	.70
	5.3	LQFP32	.71
	5.4	QFN32	.72
	5.5	WLCSP25	.73
	5.6	UFQFPN20	.74
	5.7	TSSOP20	.75
6	版	本历史	.76
7	声	明	. 78



表目录

表1-1 N32G032系列资源配置	8
表2-1定时器功能比较	14
表3-1管脚定义	34
表4-1电压特性	44
表4-2电流特性	44
表4-3温度特性	44
表4-4通用工作条件	
表4-5上电和掉电时的工作条件	45
表4-6内嵌复位和电源控制模块特性	45
表4-7内置的参照电压	
表4-8运行模式下的典型电流消耗,数据处理代码从内部闪存中运行	47
表4-9运行模式下的典型电流消耗,数据处理代码从内部RAM中运行	
表4-10睡眠模式下的典型电流消耗,代码运行在FLASH或RAM中	
表4-11停机和待机模式下的典型消耗	
表4-12运行模式下的典型电流消耗,数据处理代码从内部FLASH中运行	
表4-13睡眠模式下的典型电流消耗,数据处理代码从内部FLASH或RAM中运行	
表4-14高速外部用户时钟特性	
表4-15低速外部用户时钟特性	
表4-16 HSE 4~20MHz振荡器特性 ⁽¹⁾⁽²⁾	
表4-17 LSE振荡器特性(FLSE=32.768ĸHz) ⁽¹⁾	
表4-18 HSI振荡器特性 ⁽¹⁾⁽²⁾	
表4-19 LSI振荡器特性 ⁽¹⁾	
表4-20低功耗模式的唤醒时间	
表4-21 PLL特性	
表4-22闪存存储器特性	
表4-23闪存存储器寿命和数据保存期限	
表4-24 ESD绝对最大值	
表4-25电气敏感性	
表4-26 I/O静态特性	
表4-27输入输出交流特性	
表4-28 NRST引脚特性	
表4-29 TIMx ⁽¹⁾ 特性	
表4-30 I ² C接口特性	
表4-31 SPI特性	
表4-32 I ² S特性 ⁽¹⁾	
表4-33 ADC特性	
表4-34 ADC精度 – 局限的测试条件 ⁽¹⁾⁽²⁾	
表4-35 OPAMP特性	
表4-36 COMP特性(1)	67
表4-37温度传感器特性	68



图目录

图1-1 N32G032系列框图	7
图1-2 N32G032系列订货代码信息图示	8
图2-1存储器映射图	10
图2-2时钟树	12
图3-1 N32G032系列LQFP64引脚分布	27
图3-2 N32G032系列LQFP48引脚分布	28
图3-3 N32G032系列LQFP32引脚分布	29
图3-4 N32G032系列QFN32引脚分布	30
图3-5 N32G032系列WLCSP25引脚分布	
图3-6 N32G032系列UFQFPN20引脚分布	32
图3-7 N32G032系列TSSOP20引脚分布	33
图4-1引脚的负载条件	42
图4-2引脚输入电压	43
图4-3供电方案	43
图4-4电流消耗测量方案	
图4-5外部高速时钟源的交流时序图	
图4-6外部低速时钟源的交流时序图	
图4-7使用8MHz晶体的典型应用	
图4-8使用32.768KH晶体的典型应用	
图4-9输入输出交流特性定义	57
图4-10建议的NRST引脚保护	
图4-11 I ² C总线交流波形和测量电路 ⁽¹⁾	61
图4-12 SPI时序图- 从模式和CPHA=0	
图4-13 SPI时序图- 从模式和CPHA=1 ⁽¹⁾	
图4-14 SPI时序图- 主模式 ⁽¹⁾	
图4-15 I ² S从模式时序图(飞利浦协议) ⁽¹⁾	
图4-16 I ² S主模式时序图(飞利浦协议) ⁽¹⁾	
图4-17 使用ADC典型的连接图	
图5-1 LQFP64封装尺寸	
图5-2 LQFP48封装尺寸	
图5-3 LQFP32封装尺寸	
图5-4 QFN32封装尺寸	
图5-5 WLCSP25封装尺寸	
图5-6 UFQFPN20封装尺寸	74
图5-7 TSOP20封装尺寸	75



1 产品简介


N32G032系列微控制器产品采用32位ARM Cortex®-M0内核,最高工作主频48MHz,集成高达64KB加密存储Flash并支持多用户分区管理,最大16KB SRAM;内置一个高速AHB总线,二个低速外设总线APB及总线矩阵,最多支持56个通用I/O,提供丰富的高性能模拟接口,包括1个12位1Msps ADC,最多支持16个外部输入通道、1路独立的运算放大器、3个高速比较器,同时提供多种数字通信接口,包括6个U(S)ART、2个I2C、3个SPI、1个I2S、1个CAN 2.0、内置密码算法硬件加速引擎。

N32G032系列产品可稳定工作于-40 ℃至+105 ℃的温度范围,供电电压1.8V至5.5V,提供多种功耗模式供用户选择,符合低功耗应用的要求。该系列产品提供包括从20脚至64脚的不同封装形式,根据不同的封装形式,器件中的外设配置不尽相同。

N32G032系列微控制器适合于手机移动设备、家电应用、电机控制、平衡车、电源管理系统等多种应用场景, 图1-1给出了该系列产品的总线框图。




图1-1 N32G032系列框图





1.1 命名规则

图1-2 N32G032系列订货代码信息图示



1.2 器件一览

表1-1 N32G032系列资源配置

器作	牛型号	N32G032F6 U7	N32G032F6/8 S7	N32G03 2 P6/8W7	N32G032K6 Q7	N32G032K6/8 L7	N32G032C8 L7	N32G032R8 L7	
	sh容量 KB)	32	32/64	32/64	32	32/64	64	64	
	M容量 KB)	8	8/16	8/16	8	8/16	16	16	
CPU	U频率			AR	M Cortex-M0 @	48MHz			
工作	乍环境				1.8~5.5V/-40~10	05°C			
	通用				2				
	高级								
定时 器	基本	1							
THE	LPTIM	1							
	RTC				1				
	SPI		1			2	3	3	
	I2S				1				
	I2C				2				
通讯	USART				2				
接口	UART		1			2			
	LPUAR T				2				
	CAN				1				
G	PIO		16	21	28	26	40	56	

电话: +86-755-86309900 传真: +86-755-86169100 邮箱: info@nationstech.com 邮编: 518057



DMA Number of Channels	1 8Channel						
12bit ADC Number of channels	1 7Channel	1 9Channel	1 10Chann el	1 10Channel	1 10Channel	1 10Channel	1 16Channel
OPA/COMP	1/2	1/3	1/2	1/3	1/3	1/3	1/3
Beeper	2	1			2		
算法支持			AES, SI	M4、CRC16/CR	C32、TRNG		
安全保护	读写保护(RDP/WRP)、存储加密、分区保护						
封装	UFQFPN20	TSSOP20	WLCSP 25	QFN32	LQFP32	LQFP48	LQFP64



2 功能简介


2.1 处理器内核

N32G032系列集成了最新一代嵌入式ARM Cortex®-M0处理器

2.2 存储器

N32G032系列器件包含嵌入式加密闪存(Flash)存储器、嵌入式SRAM,下图2-1为存储器地址映射图。

图2-1存储器映射图





2.2.1 嵌入式闪存存储器

片内集成从 32K到64K字节嵌入式闪存(FLASH),用于存放程序和数据,页面大小 512byte,支持页擦除、字写、字读、半字读、字节读操作。

支持存储加密保护,写入自动加密、读出自动解密(包括程序执行操作)。

支持用户分区管理,最多可分为3个用户分区,不同用户之间不可相互访问数据(仅可执行代码)。

2.2.2 嵌入式SRAM

片内集成多达16K字节的内置SRAM,同时在STOP低功耗模式下可以保持数据。

2.2.3 嵌套的向量式中断控制器(NVIC)

嵌套向量中断控制器(NVIC)和处理器核的接口紧密相连,可以实现低延迟的中断处理和高效地处理晚到的中断。嵌套向量中断控制器管理着包括内核异常等中断。

- 32个可屏蔽中断通道(不包含16个Cortex®-M0的中断线)。
- 4个可编程的优先等级(使用了2位中断优先级);
- 低延迟的异常和中断处理:
- 电源管理控制:
- 系统控制寄存器的实现;

该模块以最小的中断延迟提供灵活的中断管理功能。

2.3 扩展中断/事件控制器(EXTI)

扩展中断/事件控制器包含24个产生中断/事件触发的边沿检测电路。每条输入线可以独立地配置为事件或中断,以及上升沿、下降沿或者双边沿3种触发类型,也可以独立地被屏蔽。挂起寄存器保持着状态线的中断请求,可通过在挂起寄存器的对应位写'1',清除中断请求。

2.4 时钟系统

器件提供多种时钟供用户选择,包括内部高速RC振荡器HSI(8MHz),内部低速时钟LSI(30KHz),外部高速时钟HSE(4MHz~20MHz),外部低速时钟(32.768KHz),PLL。

不同的时钟源可被用来驱动系统时钟(SYSCLK):

- HSI振荡器时钟
- HSE振荡器时钟
- PLL时钟
- LSI振荡器时钟
- LSE振荡器时钟

2个二级时钟源:


- 30KHz低速内部RC,可以用于驱动独立看门狗和通过程序选择驱动RTC、LPTIMER和LPUART。用于从停止模式下自动唤醒系统。
- 32.768KHz低速外部晶体也可通过程序选择用来驱动RTC、LPTIMER和LPUART。
- 当不被使用时,任一个时钟源都可被独立地启动或关闭,由此优化系统功耗。



复位时内部HSI时钟被设置为默认的CPU时钟,随后用户可以选择外部具有失效监控功能的HSE时钟;当检测到HSE失效时,它将被隔离,系统将自动地切换到HSI,如果使能了中断,软件可以接收到相应的中断。同样,在需要时可以采取对PLL时钟安全的中断管理(如当一个间接使用的外部振荡器失效时)。

用户可通过多个预分频器配置AHB、APB(APB1和APB2)域的频率。AHB域、APB1域和APB2域的最大允许频率是48MHz。图2-2为时钟树框图。

图2-2时钟树



2.5 启动模式

在启动时,通过BOOT0引脚及Flash系统区配置比特可以选择三种启动模式中的一种:

- 从程序闪存存储器(FLASH Memory)启动
- 从系统存储器(System Memory)启动

电话: +86-755-86309900 传真: +86-755-86169100



■ 从内部**SRAM**启动

启动加载程序(Bootloader)存放于系统存储器中

2.6 供电方案

- VDD区域: 电压输入范围为1.8V~5.5V, 主要为Main Regulator, IO及时钟复位系统提供电源输入。
- VDDA区域:输入电压范围1.8V~5.5V,为大部分模拟外设供电,详细信息请参阅相关数据手册电气特性部分。
- VDDD区域: 电压调节器为CPU, AHB, APB, SRAM, FLASH及大部分数字外设接口供电。
- PWR作为整个器件的电源控制模块,主要功能是控制N32G032进入不同的电源模式以及可以被其他事件或者中断唤醒。N32G032支持RUN、LPRUN、SLEEP、STOP和PD模式。

2.7 可编程电压监测器

内部集成了上电复位(POR)和掉电复位(PDR)电路,这部分电路始终处于工作状态,保证系统在供电超过1.8V时工作;当VDD低于设定的阀值(VPOR/PDR)时,置器件于复位状态,而不必使用外部复位电路。器件中还有一个可编程电压监测器(PVD),它监视VDD/VDDA供电并与阀值VPVD比较,当VDD低于或高于阀值VPVD时将产生中断,中断处理程序可以发出警告信息。PVD功能需要通过程序开启。关于VPOR/PDR和VPVD的值参考表4-6。

2.8 低功耗模式

N32G032在系统复位或电源打开复位后处于运行模式。当CPU不需要运行时(例如在等待外部事件时),可以使用几种低功耗模式来节省功耗。由用户选择在低功耗、短启动时间和可用的唤醒源之间选择最佳低功耗模式。

N32G032四种低功耗模式特征:

- LPRUN模式(低功耗运行模式,系统处于32.768KHz低频运行模式)
- SLEEP模式(内核停止, 所有外围设备包括Cortex®-M0 核心外设, 如NVIC, 系统滴答时钟(SysTick) 依然在运行)
- STOP 模式 (大部分时钟被关闭,电压调节器仍运行在低功耗模式)
- PD 模式 (VDDD掉电模式, VDD保持, 3个WAKEUP IO及NRST可唤醒)
- 此外,运行模式下的功耗可以通过以下方法之一来降低:
 - ◆ 降低系统时钟
 - ◆ 关闭APB和AHB总线上未被使用的外设时钟
 - ◆ RUN模式下可选配置PWR_CTRL4.STBFLASH, 让FLASH进入deep standby模式;退出时,需要等待大约10us后,才可以重新访问FLASH

2.9 直接存储器存取(DMA)

集成1个通用8个通道DMA控制器,可以管理存储器到存储器、外设到存储器和存储器到外设的数据传输;每个通道都有专门的硬件DMA请求逻辑,同时可以由软件触发每个通道。可通过软件单独设置每个通道的传输的长度、传输的源地址和目标地址。

DMA可以用于主要的外设: SPI、I2C、USART,通用、基本和高级控制定时器TIMx,I2S、ADC。



2.10 实时时钟(RTC)

实时时钟(RTC)具有一组独立连续计数的 BCD 定时器/计数器。在相应软件配置下,可提供日历的功能。同时 RTC 提供两个可编程的闹钟中断。

两个 32 位寄存器包含十进制格式(BCD)表示亚秒、秒、分钟、小时(12 或 24 小时格式)、星期几、日(几号)、月和年。

两个32位可编程闹钟寄存器包含时、分、秒、年、月、日(几号)、星期(星期几)。

两个32位可编程闹钟寄存器包含亚秒。

RTC 提供了在低功耗模式下自动唤醒的功能。

当 GPIO 上启用时间戳事件或入侵检测事件时,在寄存器中保存当前日历。

2.11 定时器和看门狗

N32G032支持最多2个高级控制定时器、2个通用定时器、1个基本定时器和1个低功耗定时器,以及2个看门 狗定时器和1个系统嘀嗒定时器。

下表比较了高级控制定时器、通用定时器和基本定时器的功能:

定时器	计数器分辩率	计数器类型	预分频系数	产生DMA请 求	捕获/比较通 道	互补输 出
TIM1 TIM8	16位	向上,向 下,向上/ 下	1~65536之间的任 意整数	可以	4	有
TIM3 TIM4	16位	向上,向 下,向上/ 下	1~65536之间的任 意整数	可以	4	没有
LPTIM	16位	向上,仅编 码器模式下 支持向上/ 下	1/2/4/8/16/32/64/128	不可以	0	没有
TIM6	16位	向上	1~65536之间的任 意整数	可以	0	没有

表2-1定时器功能比较

2.11.1 基本定时器-TIM6

基本定时器(TIM6)包含一个16位自动装载计数器,由可编程预分频器进行驱动。可以为通用定时器提供时间基准。

- 基本定时器的主要主要功能如下:
 - ◆ 16位自动重装载累加计数器;
 - ◆ 16位可编程(可实时修改)预分频器,用于对输入的时钟按系数为1~65536之间的任意数值分频;
 - ◆ 在更新事件(计数器溢出)时产生中断/DMA请求

2.11.2 通用定时器(TIM3和TIM4)

内置了2个可同步运行的通用定时器(TIM3、TIM4)。这2个定时器都是完全独立的,每个定时器都有一个16位的自动加载递加/递减计数器、一个16位的预分频器和4个独立的通道,每个通道都可用于输入捕获(用于



测量脉冲宽度)、输出比较、PWM和单脉冲模式输出;

- 通用定时器的主要功能包括:
 - ◆ 16位向上、向下、向上/向下自动装载计数器;
 - ◆ 16位可编程(可以实时修改)预分频器, 计数器时钟频率的分频系数为1~65536之间的任意数值;
 - ◆ 4个独立通道:
 - 输入捕获;
 - 输出比较:
 - PWM生成(边缘或中间对齐模式);
 - 单脉冲模式输出;
 - ◆ 使用外部信号控制定时器或多个定时器互连时的同步电路;
 - ◆ 如下事件发生时产生中断/DMA:
 - 更新: 计数器向上溢出/向下溢出, 计数器初始化(通过软件或者内部/外部触发);
 - 触发事件(计数器启动、停止、初始化或者由内部/外部触发计数):
 - 输入捕获:
 - 输出比较;
 - ◆ 支持针对定位的增量(正交)编码器和霍尔传感器电路;
 - ◆ 触发输入作为外部时钟或者按周期的电流管理

2.11.3 低功耗定时器(LPTIM)

LPTIM是一个16位定时器,能工作在极低的功耗下。得益于时钟源的多样性,LPTIM可以在除PD模式之外的所有电源模式下运行。由于LPTIM可以在没有内部时钟源的情况下运行,因此它可以用作"脉冲计数器",这在某些应用程序中非常有用。此外,LPTIM具有从低功耗模式中唤醒系统的能力,这使得它适合以极低的功耗实现"超时功能"监测。

LPTIM引入了一个灵活的时钟方案,提供了所需的功能和性能,同时最大化降低了功耗。

- 低功耗定时器的主要功能包括:
 - ◆ 16位向上自动装载计数器;
 - ◆ 3比特预分频器,8种分频因子(1、2、4、8、16、32、64、128);
 - ◆ 丰富的时钟源:
 - 内部时钟源: HSI, HSE, LSI, LSE, APB1和COMP1 OUT六种时钟源:
 - 通过LPTIM输入的外部时钟源(工作时无LP振荡器运行,用于脉冲计数器应用);
 - ◆ 16位ARR自动装载寄存器;
 - ◆ 16位比较器寄存器;
 - ◆ 连续或者单触发模式;
 - ◆ 可选的软件和硬件输入触发;
 - ◆ 可编程的数字防抖滤波器;
 - ◆ 可配置单脉冲或PWM输出;
 - ◆ IO电平极性可配置:



◆ 支持编码器模式;

2.11.4 高级控制定时器(TIM1和TIM8)

两个独立的高级定时器(TIM1/TIM8),每个定时器通过可编程预分频器驱动的16位自动装载计数器构成。 支持多种功能,包含测量输入信号的脉冲宽度(输入捕获),或者产生输出波形(输出比较、PWM、嵌入死区 时间的互补PWM输出等)。 使用定时器预分频器和RCC时钟控制预分频器,可以实现脉冲宽度和波形周期 从几个微秒到几个毫秒的调节。每个定时器都是完全独立的,没有互相共享任何资源。

- 高级定时器的主要功能包括:
 - ◆ 16位向上、向下、向上/下自动装载计数器;
 - ◆ 16位可编程(可以实时修改)预分频器, 计数器时钟频率的分频系数为1~65536之间的任意数值;
 - ◆ 支持最高48Mhz作为定时器输入时钟;
 - ◆ 多达4个独立通道:
 - 输入捕获;
 - 输出比较;
 - PWM生成(边缘或中间对齐模式);
 - 单脉冲模式输出;
 - ◆ PWM触发ADC采样:
 - ◆ 触发时间点在PWM整个周期内可软件配置。
 - ◆ 死区时间可编程的互补输出;
 - ◆ 使用外部信号控制定时器或多个定时器互联时的同步电路:
 - ◆ 允许在指定数目的计数器周期之后更新定时器寄存器的重复计数器;
 - ◆ Break输入信号可以将定时器输出信号置于复位状态或者一个已知状态:
 - ◆ 如下事件发生时产生中断/DMA:
 - 更新: 计数器向上溢出/向下溢出, 计数器初始化(通过软件或者内部/外部触发);
 - 触发事件(计数器启动、停止、初始化或者由内部/外部触发计数);
 - 输入捕获;
 - 输出比较;
 - Break信号输入:
 - ◆ 支持针对定位的增量(正交)编码器和霍尔传感器电路;
 - ◆ 触发输入作为外部时钟或者按周期的电流管理

在调试模式下,计数器可以被冻结,同时PWM输出被禁止,从而切断由这些输出所控制的开关。很多功能都与标准的TIM定时器相同,内部结构也相同,因此高级控制定时器可以通过定时器链接功能与TIM定时器协同操作,提供同步或事件链接功能。

2.11.5 系统时基定时器(Systick)

这个定时器是专用于实时操作系统,也可当成一个标准的递减计数器。

- 它具有下述特性:
 - ◆ 24位的递减计数器



- ◆ 自动重加载功能
- ◆ 当计数器为0时能产生一个可屏蔽系统中断
- ◆ 可编程时钟源

2.11.6 看门狗定时器(WDG)

支持两个看门狗,独立看门狗(IWDG)和窗口看门狗(WWDG)。两个看门狗提供了更高的安全性、时间的精确性和使用的灵活性。

独立看门狗(IWDG)

独立看门狗是基于一个12位的递减计数器和一个3位的预分频器,由独立的的低速RC振荡器驱动,即使主时钟发生故障它也仍然有效,可工作在STOP模式。IWDG一旦被激活,如果不在设定的时间内喂狗(清除看门狗计数器),则在计数器计数至0x000时产生复位,它可以用于在应用程序发生问题时复位整个系统,或作为一个自由定时器为应用程序提供超时管理。通过选项字节可以配置成是软件或硬件启动看门狗。复位和低功耗唤醒可配。

窗口看门狗 (WWDG)

窗口看门狗通常被用来监测,由外部干扰或不可预见的逻辑条件造成的应用程序背离正常的运行序列而产生的软件故障。除非递减计数器的值在T6位变成0前被刷新,看门狗电路在达到预置的时间周期时,会产生一个MCU复位。在递减计数器达到窗口寄存器数值之前,如果7位的递减计数器数值(在控制寄存器中)被刷新,那么也将产生一个MCU复位。这表明递减计数器需要在一个有限的时间窗口中被刷新。

- 主要特点:
 - ◆ WWDG由APB1时钟分频后得到的时钟驱动;
 - ◆ 可编程的自由运行递减计数器;
 - ◆ 条件复位:
 - ◆ 当递减计数器的值小于0x40,(若看门狗被启动)则产生复位;
 - ◆ 当递减计数器在窗口外被重新装载,(若看门狗被启动)则产生复位;
 - ◆ 如果启动了看门狗并且允许中断,当递减计数器等于0x40时产生早期唤醒中断(EWI),它可以被用于重装载计数器以避免WWDG复位。

2.12 I2C总线接口

2个独立的I2C总线接口,它提供多主机功能,控制所有I2C总线特定的时序、协议、仲裁和定时。支持多种通信速率模式(最高支持1MHz),支持DMA操作,同时与SMBus 2.0兼容。 I2C模块有多种用途,包括CRC码的生成和校验、SMBus(系统管理总线—System Management Bus)和PMBus(电源管理总线—Power Management Bus)。

- I2C接口的主要功能描述如下:
 - ◆ 该模块既可做主设备也可做从设备;
 - ◆ I2C主设备功能:
 - 产生时钟:
 - 产生起始和停止信号:
 - ◆ I2C从设备功能:
 - 可编程的地址检测:
 - I2C接口支持7位或10位寻址,7位从模式时支持双从地址响应能力;



- 停止位检测:
- ◆ 产生和检测7位/10位地址和广播呼叫:
- ◆ 支持不同的通讯速度;
 - 标准速度(高达100 kHz);
 - 快速(高达400 kHz);
 - 快速+(高达1MHz);
- ◆ 状态标志:
 - 发送器/接收器模式标志;
 - 字节传输结束标志;
 - I2C总线忙标志;
- ◆ 错误标志:
 - 主模式时的仲裁丢失;
 - 地址/数据传输后的应答(ACK)错误;
 - 检测到错位的起始或停止条件;
 - 禁止拉长时钟功能时的上溢或下溢;
- ◆ 1个中断向量:
 - 事件中断和错误中断共享一个中断向量
- ◆ 可选的拉长时钟功能
- ◆ 具单字节缓存器的DMA;
- ◆ 可配置的PEC(信息包错误检测)的产生或校验
 - 发送模式中PEC值可以作为最后一个字节传输
 - 用于最后一个接收字节的PEC错误校验
- ◆ 兼容SMBus 2.0
 - 25 ms时钟低超时延时
 - 10 ms主设备累积时钟低扩展时间
 - 25 ms从设备累积时钟低扩展时间
 - 带ACK控制的硬件PEC产生/校验
 - 支持地址解析协议(ARP)
- ◆ 兼容SMBus
- ◆ I2C接口支持双信号电平通信,正常电平(信号电平与芯片VDD匹配)和低电平(芯片VDD 3.3V或 5V,信号电平1.8V)两种电平选择。

2.13 通用同步/异步收发器(USART)

N32G032系列产品中,集成了6个串行收发接口,包括2个通用同步/异步收发器(USART1、USART2),和4个通用异步收发器(LPUART1、LPUART2、UART5、UART6)。这6个接口都提供异步通信、支持IrDA SIR ENDEC传输编解码、多处理器通信模式、单线半双工通信模式和LIN主/从功能。



USART1、USART2接口具有硬件的CTS和RTS信号管理、兼容ISO7816的智能卡模式和类SPI通信模式,所有接口都可以使用DMA操作。

- USART主要特性如下:
 - ◆ 全双工的,异步通信;
 - ◆ NRZ标准格式:
 - ◆ 分数波特率发生器系统,波特率可编程,用于发送和接收,最高达3Mbits/s
 - ◆ 可编程数据字长度(8位或9位)
 - ◆ 可配置的停止位,支持1或2个停止位;
 - ◆ LIN主发送同步断开符的能力以及LIN从检测断开符的能力,当USART硬件配置成LIN时,生成13 位断开符,检测10/11位断开符
 - ◆ 输出发送时钟用于同步传输;
 - ◆ IRDA SIR 编码器解码器,在正常模式下支持3/16位的持续时间;
 - ◆ 智能卡模拟功能;
 - 智能卡接口支持ISO7816-3标准里定义的异步智能卡协议;
 - 智能卡用到的0.5和1.5个停止位;
 - ◆ 单线半双工通信:
 - ◆ 可配置的使用DMA的多缓冲器通信,在SRAM里利用集中式DMA缓冲接收/发送字节;
 - ◆ 独立的的发送器和接收器使能位;
 - ◆ 检测标志
 - 接收缓冲器满
 - 发送缓冲器空
 - 传输结束标志
 - ◆ 校验控制
 - 发送校验位
 - 对接收数据进行校验
 - ◆ 四个错误检测标志;
 - 溢出错误
 - 噪音错误
 - 帧错误
 - 校验错误
 - ◆ 10个带标志的USART中断源
 - CTS改变
 - LIN断开符检测
 - 发送数据寄存器空
 - 发送完成
 - 接收数据寄存器满



- 检测到总线为空闲
- 溢出错误
- 帧错误
- 噪音错误
- 校验错误
- ◆ 多处理器通信,如果地址不匹配,则进入静默模式;
- ◆ 从静默模式中唤醒(通过空闲总线检测或地址标志检测)
- ◆ 两种唤醒接收器的方式: 地址位(MSB, 第9位), 总线空闲
- ◆ 模式配置:

USART modes	USART1	USART2	LPUART1	LPUART2	UART5	UART6
异步模式	支持	支持	支持	支持	支持	支持
硬件流控制	支持	支持	支持	支持	不支持	不支持
多缓存通讯(DMA)	支持	支持	支持	支持	支持	支持
多处理器通讯	支持	支持	不支持	不支持	支持	支持
同步	支持	支持	不支持	不支持	不支持	不支持
智能卡	支持	支持	不支持	不支持	不支持	不支持
半双工(单线模式)	支持	支持	不支持	不支持	支持	支持
IrDA	支持	支持	不支持	不支持	支持	支持
LIN	支持	支持	不支持	不支持	支持	支持

2.14 串行外设接口(SPI)

支持3个SPI接口,SPI允许芯片与外部设备以半/全双工、同步、串行方式通信。此接口可以被配置成主模式,并为外部从设备提供通信时钟(SCK)。接口还能以多主配置方式工作。它可用于多种用途,包括使用一条双向数据线的双线单工同步传输,还可使用CRC校验的可靠通信。

- SPI接口的主要功能如下:
 - ◆ 全双工同步传输;
 - ◆ 带或不带第三根双向数据线的双线单工同步传输;
 - ◆ 8或16位传输帧格式选择;
 - ◆ 支持主模式或从模式;
 - ◆ 支持多主模式:
 - ◆ 主模式和从模式的快速通信;
 - ◆ 主模式和从模式下均可以由软件或硬件进行NSS管理: 主/从操作模式的动态改变;
 - ◆ 可编程的时钟极性和相位;
 - ◆ 可编程的数据顺序, MSB在前或LSB在前;
 - ◆ 可触发中断的专用发送和接收标志:
 - ◆ SPI总线忙状态标志;
 - ◆ 支持可靠通信的硬件CRC;
 - 在发送模式下,CRC值可以被作为最后一个字节发送;



- 在全双工模式中对接收到的最后一个字节自动进行CRC校验;
- ◆ 可触发中断的主模式故障、过载以及CRC错误标志
- ◆ 支持DMA功能的单字节发送和接收缓冲器:产生发送和接收请求
- ◆ 接口最高速度: 12Mbps

2.15 串行音频接口(I²S)

I2S是一种3引脚的同步串行接口通讯协议,可以工作于主或从模式,可以配置为16位、24位或32位传输,亦可配置为输入或输出通道,支持音频采样频率从8kHz到96kHz。它支持四种音频标准,包括飞利浦I2S标准,MSB和LSB对齐标准,以及PCM标准。

它在半双工通讯中,可以工作在主和从2种模式下。当它作为主设备时,通过接口向外部的从设备提供时钟信号。

- I2S接口的主要功能如下;
 - ◆ 半双工通信(同一时刻仅发送或接收);
 - ◆ 主或者从操作;
 - ◆ 8位线性可编程预分频器,获得精确的音频采样频率(8KHz到96kHz);
 - ◆ 数据格式可以是16位,24位或者32位;
 - ◆ 音频信道固定数据包帧为16位(16位数据帧)或32位(16、24或32位数据帧);
 - ◆ 可编程的时钟极性(稳定态);
 - ◆ 从发送模式下的下溢标志位和主/从接收模式下的溢出标志位;
 - ◆ 16位数据寄存器用来发送和接收,在通道两端各有一个寄存器;
 - ◆ 支持的I2S协议:
 - I²S飞利浦标;
 - MSB对齐标准(左对齐);
 - LSB对齐标准(右对齐);
 - PCM标准(16位通道帧上带长或短帧同步或者16位数据帧扩展为32位通道帧);
 - ◆ 数据方向总是MSB在先;
 - ◆ 发送和接收都具有DMA能力;

2.16控制器区域网络(CAN)

支持1路CAN总线接口,接口兼容规范2.0A和2.0B(主动),位速率高达1Mbit/秒。它可以接收和发送11位标识符的标准帧,也可以接收和发送29位标识符的扩展帧。

- 主要特点:
 - ◆ 支持CAN协议2.0A和2.0B主动模式;
 - ◆ 波特率最高可达1兆位/秒;
 - ◆ 支持时间触发通信功能
 - ◆ 发送
 - 3个发送邮箱



- 发送报文的优先级特性可软件配置
- 记录发送SOF时刻的时间戳

◆ 接收

- 3级深度的2个接收FIFO
- 可变的过滤器组:
- 有14个过滤器组
- 标识符列表
- FIFO溢出处理方式可配置
- 记录接收SOF时刻的时间戳
- ◆ 时间触发通信模式
 - 禁止自动重传模式
 - 16位自由运行定时器
 - 可在最后2个数据字节发送时间戳
- ◆ 管理
 - 中断可屏蔽
 - 邮箱占用单独1块地址空间,便于提高软件效率

2.17通用输入输出接口(GPIO)

GPIO(General purpose input/output)即通用型I/O,AFIO(Alternate-function input/output)即复用功能I/O。芯片最多支持56个GPIO,共被分为5组(GPIOA/GPIOB/GPIOC/GPIOD/GPIOF),A/B/C组每组16个端口,D组共1个,F组共7个。GPIO端口和其他的复用外设共用引脚,用户可以根据需求灵活配置。每个GPIO引脚都可以独立配置成输出、输入或复用的外设功能端口。除了模拟输入引脚外,其他的GPIO引脚都有大电流通过能力。

- GPIO主要特性描述如下:
 - ◆ GPIO端口可由软件分别配置成以下模式:
 - 输入浮空
 - 输入上拉
 - 输入下拉
 - 模拟功能
 - 开漏输出及上/下拉可配
 - 推挽式输出及上/下拉可配
 - 推挽式复用功能及上/下拉可配
 - 开漏复用功能及上/下拉可配
 - ◆ 单独的位设置或位清除功能
 - ◆ 所有IO支持外部中断功能
 - ◆ 所有IO支持低功耗模式唤醒,上升或下降沿可配置
 - ◆ 16个EXTI可用于SLEEP或STOP模式唤醒,所有I/O可复用为EXTI



- ◆ PA0/PC13/PA2三个唤醒IO可用于PD模式唤醒, I/O滤波时间最大1us
- ◆ 支持软件重新映射I/O复用功能
- ◆ 支持GPIO锁定机制,复位方式清除锁定状态
- ◆ 每个I/O端口位可以任意编程,但必须按照32位字访问I/O端口寄存器(不允许16位半字或8位字节访问)。

2.18 模拟/数字转换器(ADC)

12位ADC是一种高速逐次逼近型模拟数字转换器。它有多达19个通道,可测量16个外部和3个内部信号源。各通道的A/D转换可以单次、连续、扫描或间断模式执行。ADC的结果可以左对齐或右对齐方式存储在16位数据寄存器中;ADC的输入时钟不得超过18MHz。

- ADC主要特性描述如下:
 - ◆ 支持1个ADC,单端输入,可测量16个外部和3个内部信号源
 - ◆ 支持12位分辨率,最高采样速率1MSPS
 - ◆ ADC时钟源分为工作时钟源、采样时钟源和计时时钟源
 - 仅可配置AHB CLK作为工作时钟源,最高可到48MHz
 - 可配置PLL作为采样时钟源,最高可到18MHz,支持分频1,2,3,4,6,8,10,12,16,32,64,128,256
 - 可配置AHB_CLK作为采样时钟源,最高可到18MHz,支持分频1,2,3,4,6,8,10,12,16,32
 - 计时时钟用于内部计时功能,频率必须配置成1MHz
 - ◆ 支持定时器触发ADC采样
 - ◆ 转换结束、注入转换结束和发生模拟看门狗事件时产生中断
 - ◆ 单次和连续转换模式
 - ◆ 从通道0到通道N的自动扫描模式
 - ◆ 带内嵌数据一致性的数据对齐
 - ◆ 采样间隔可以按通道分别编程
 - ◆ 规则转换和注入转换均有外部触发选项
 - ◆ 间断模式
 - ◆ ADC供电要求: 2.4V到5.5V
 - ◆ ADC输入范围: 0 ≤ V_{IN} ≤ V_{DDA}
 - ◆ 规则通道转换期间有DMA请求产生。

2.19运算放大器(**OPAMP**)

内嵌1个独立的运算放大器,具有外部放大、内部跟随和可编程放大器(PGA)等多种工作模式。

- 主要功能如下:
 - ◆ 支持轨到轨输入
 - ◆ OPA线性输出范围0.4V~VDDA-0.4V;
 - ◆ 可以配成独立的运放和可编程增益运放;



- ◆ 正向和反向输入复选;
- ◆ OPAMP工作模式可以配置成:
 - 独立模式(外部增益设置);
 - PGA模式,可编程增益设为2X、4X、8X、16X、32X;
 - 跟随器模式:
- ◆ 内部连接的ADC通道用于运算放大器的输出信号测量。

2.20 模拟比较器(COMP)

内嵌最多3个比较器,可以用作单独的设备(比较器所有端口引到I/O上),也可以和定时器组合使用,在电机控制场合可以与来自定时器的PWM输出配合形成逐周期电流控制。

- 比较器主要功能如下:
 - ◆ 3个独立的比较器COMP1/COMP2/COMP3, COMP1为低功耗比较器(可以工作在LPRUN, SLEEP和STOP模式下)
 - ◆ 内置两个64级可编程的参考输入比较电压源VREF1, VREF2
 - ◆ 支持滤波时钟,滤波复位
 - ◆ 输出极性可配置高、低
 - ◆ 迟滞配置可配置无、低、中、高
 - ◆ 比较结果可输出到I/O端口或触发定时器,用于捕获事件、OCREF CLR事件、刹车事件、产生中断
 - ◆ 输入通道可复选I/O端口、VREF1、VREF2
 - ◆ 可配只读或读写,在锁定的情况下需要复位才能解锁
 - ◆ 支持消隐(Blanking),可配置产生Blanking的消隐源
 - ◆ COMP1/COMP2可以组成窗口比较器
 - ◆ 可通过产生中断的方式将系统从低功耗模式唤醒,其中COMP1有STOP唤醒能力
 - ◆ 可配置滤波窗口大小
 - ◆ 可配置滤波阈值大小
 - ◆ 可配置用于滤波的采样频率

2.21 温度传感器(TS)

温度传感器产生一个随温度线性变化的电压,转换范围在1.8V < VDDA < 5.5V之间。温度传感器在内部被连接到ADC1 IN16的输入通道上,用于将传感器的输出转换到数字数值。

2.22 蜂鸣器(BEEPER)

BEEPER模块(Beeper1和Beeper2)支持互补输出,可以产生周期信号来驱动外部无源蜂鸣器。用于产生提示音或者报警发声。

2.23 HDIV和SQRT

除法器(HDIV)、均方根(SQRT)主要应用于某些对计算能效要求比较高的场景,用于部分补充微控制器



在计算方面的不足。该除法器、开方计算器可执行无符号32位整数的除法运算或者开方计算。

- HDIV和SORT主要特性如下:
 - ◆ 只支持word操作
 - ◆ 8个时钟周期完成一次无符号整数除法运算
 - ◆ 32位被除数,32位除数,输出32位商和32位余数
 - ◆ 除数为零警告标志位,除法运算结束标志位
 - ◆ 32位无符号被开方整数,16位开方根输出
 - ◆ 8个时钟周期完成一次无符号整数开方运算
 - ◆ 可通过设置中断使能或者查询相关寄存器位判断计算是否完成

2.24 循环冗余校验计算单元(CRC)

集成CRC32和CRC16功能,循环冗余校验(CRC)计算单元是根据固定的生成多项式得到任一CRC计算结果。在众多的应用中,基于CRC的技术被用于验证数据传输或存储的一致性。在EN/IEC 60335-1标准的范围内,它提供了一种检测闪存存储器错误的手段,CRC计算单元可以用于实时地计算软件的签名,并与在链接和生成该软件时产生的签名对比。

- CRC的主要特性如下:
 - ◆ CRC16: 支持多项式X¹⁶+X¹⁵+X²+X⁰
 - ◆ CRC16计算时间: 1个AHB时钟周期(HCLK)
 - ◆ CRC32: 支持多项式X³² + X²⁶ + X²³ + X²² + X¹⁶ + X¹² + X¹¹ + X¹⁰ + X⁸ + X⁷ + X⁵ + X⁴ + X² + X + 1
 - ◆ CRC32计算时间: 1个AHB时钟周期(HCLK)
 - ◆ 循环冗余计算初始值可配置
 - ◆ 支持DMA方式

2.25 算法硬件加速引擎(SAC)

内嵌算法硬件加速引擎,支持多种密码算法加速,相较于纯软件算法而言能极大的提高加解密速度和算法的安全性。

- 硬件支持的算法如下:
 - ◆ 支持AES对称算法
 - 支持128bit/192bit/256bit密钥长度
 - 支持CBC、ECB、CTR模式
 - ◆ 支持真随机数生成
 - ◆ 支持国密SM4算法

2.26 唯一设备序列号(UID)

N32G032系列产品内置两个不同长度的唯一设备序列号,分别为96位的UID(Unique device ID)和128位的UCID(Unique Customer ID),这两个设备序列号存放在闪存存储器的系统配置块中,它们所包含的信息在出厂时编写,并保证对N32G032系列任意一个微控制器在任何情况下都是唯一的,用户应用程序或外部设备可



以通过CPU或SWD接口读取,不可被修改。

UID为96位,通常用来做为序列号或作为密码,在编写闪存时,将此唯一标识与软件加解密算法相结合,进一步提高代码在闪存存储器内的安全性。

UCID为128位,遵守国民技术芯片序列号定义,它包含芯片生产及版本相关信息。

2.27 串行SWD调试口(SWD)

内嵌ARM的SWD接口。




3 引脚定义和描述

3.1 封装示意图

3.1.1 LQFP64


图3-1 N32G032系列LQFP64引脚分布





3.1.2 LQFP48


图3-2 N32G032系列LQFP48引脚分布





3.1.3 LQFP32


图3-3 N32G032系列LQFP32引脚分布





3.1.4 QFN32

图3-4 N32G032系列QFN32引脚分布



电话: +86-755-86309900 传真: +86-755-86169100 邮箱: info@nationstech.com 邮编: 518057



3.1.5 WLCSP25


图3-5 N32G032系列WLCSP25引脚分布

	1	2	3	4	5
Α	PA13	PA14	PB6	PB7	PF2- B00T0
В	PA9	PB3	PA4	PA1	PC14- 0SC32_ IN
С	PA8	PA10	PA7	VDDA	PC15- OSC32_ OUT
D	VDD	PB1	PA5	PA2	NRST
E	VSS	PB0	PA6	PA3	PAO- CK_IN



3.1.6 UFQFPN20

图3-6 N32G032系列UFQFPN20引脚分布





3.1.7 TSSOP20

图3-7 N32G032系列TSSOP20引脚分布

				1
воото	1		20	PA14
PF0-OSC_IN	2		19	PA13
PF1-OSC_OUT	3		18	PA10
NRST	4		17	PA9
VDDA	5	TSS0P20	16	VDD
PA0	6	1550F20	15	VSS
PA1	7		14	PB1
PA2	8		13	PA7
PA3	9		12	PA6
PA4	10		11	PA5
				J

电话: +86-755-86309900 传真: +86-755-86169100 邮箱: info@nationstech.com 邮编: 518057



3.2 引脚复用定义

表3-1管脚定义

			世後								
LQFP64	LQFP48	LQFP32	QFN32	WLCSP25	UFQFPN20	TSSOP20	Pin name (function after reset)	Type(1)	I/O structure	Alternate functions	Additional functions
1	1	1	1	-	-	-	VDD	S	-	Complementar	y power supply
2	2	-	-	-	-	-	PC13	I/O	TC	-	RTC_TAMP1, RTC_TS, RTC_OUT, WKUP1
3	3	ı	-	B5	1	-	PC14- OSC32_IN (PC14)	I/O	TC	-	OSC32_IN
4	4	ı	ı	C5	2	-	PC15- OSC32_OUT (PC15)	I/O	TC	1	OSC32_OUT
5	5	2	2	-	-	2	PF0-OSC_IN (PF0)	I/O	TC	I2C1_SDA, CAN_TX, COMP3_OUT,	OSC_IN, OPAMP_VINP, COMP3_INM
6	6	3	3	1	-	3	PF1-OSC_OUT (PF1)	I/O	TC	I2C1_SCL, USART1_CK, USART2_CK, CAN_RX	OSC_OUT, OPAMP_VINM, COMP3_INP
7	7	4	4	D5	3	4	NRST	I	RST	Device reset input / (active	
8	-	1	-	1	-	-	PC0	I/O	TC	EVENTOUT, UART6_TX, LPTIM_IN1	ADC_IN10
9	1	ı	ı	ı	ı	ı	PC1	I/O	TC	EVENTOUT, UART6_RX, LPTIM_OUT BEEPER1_OUT	ADC_IN11
10	-	-	-	-	-	-	PC2	I/O	TC	SPI2_MISO, EVENTOUT, LPTIM_IN2 BEEPER1_N_OUT	ADC_IN12
11	-	-	-	-	-	-	PC3	I/O	TC	SPI2_MOSI, EVENTOUT, LPTIM_ETR	ADC_IN13
12	8	-	-	-	-	-	VSSA	S	-	Analog	ground
13	9	5	5	C4	4	5	VDDA	S	-	Analog por	wer supply



	封国国民技	(/N									
14	10	6	6	E5	5	6	PA0	I/O	TC	USART1_CTS USART2_CTS LPUART2_TX, SPI1_SCK, I2S_CK USART2_RX, LPTIM_IN1, TIM8_CH1, TIM8_ETR, LPUART1_RX, COMP1_OUT,	ADC_IN0, RTC_TAMP2, WKUP0, COMP1_INM, OPAMP_VINP OSC_IN(BYPASS)
15	11	7	7	B4	6	7	PA1	I/O	TC	USART1_RTS USART2_RTS EVENTOUT, LPUART2_RX, SPI1_NSS, I2S_WS LPTIM_IN2, TIM8_CH2, I2C1_SMBA, TIM3_ETR, LPUART1_TX	ADC_IN1, COMP1_INP, COMP2_INP, OPAMP_VINP
16	12	8	8	D4	-	8	PA2	I/O	TC	USART1_TX, USART2_TX, TIM8_CH3, SPI1_MOSI, I2S_SD TIM1_BKIN TIM3_CH1, LPUART1_TX, COMP2_OUT,	ADC_IN2, WKUP2, COMP2_INM, OPAMP_VINM
17	13	9	9	E4	-	9	PA3	I/O	TC	USART1_RX, USART2_RX, TIM8_CH4, TIM1_CH2, SPI1_MISO, TIM3_CH2 LPUART1_RX	ADC_IN3, COMP2_INM COMP1_INP
18	-	ı	-	ı	-	ı	PF4	I/O	TC	EVENTOUT	-
19	-	-	-	-	-	-	PF5	I/O	TC	EVENTOUT	-
20	14	10	10	В3	7	10	PA4	I/O	TC	SPI1_NSS, I2S_WS, USART1_CK, USART2_CK, TIM4_CH1, UART6_TX, TIM1_CH1, SPI1_MISO, CAN_TX, LPTIM_IN1, LPTIM_ETR, I2C1_SCL, TIM8_ETR, LPUART1_TX, COMP2_OUT	ADC_IN4, COMP1_INM, COMP2_INM OPAMP_VINP



	野	(/ \									
21	15	11	11	D3	8	11	PA5	I/O	TC	SPI1_SCK, I2S_CK, UART6_RX, TIM8_ETR, TIM1_CH2N, TIM1_CH3 SPI1_MOSI, I2S_SD, CAN_RX, LPTIM_IN2, TIM8_CH1	ADC_IN5, COMP1_INM, COMP2_INM OPAMP_VINM
22	16	12	12	E3	9	12	PA6	I/O	TC	SPI1_MISO, TIM3_CH1, TIM1_BKIN, TIM8_CH1, EVENTOUT, LPUART1_CTS, LPUART1_TX, I2C2_SCL BEEPER1_OUT LPTIM_ETR, COMP1_OUT	ADC_IN6, COMP1_INP OPAMP_VOUT
23	17	13	13	C3	10	13	PA7	I/O	TC	SPI1_MOSI, I2S_SD, TIM3_CH2, TIM4_CH2, TIM1_CH1N, TIM8_CH2, EVENTOUT, LPUART1_RX, I2C2_SDA LPTIM_OUT, USART2_CTS, TIM3_ETR, COMP2_OUT, BEEPER1_N_OUT	ADC_IN7, OPAMP_VINP COMP1_INP
24	1	1	-	-	1	1	PC4	I/O	TC	EVENTOUT, LPUART1_TX, CAN_TX	ADC_IN14
25	-	-	-	-	-	-	PC5	I/O	TC	LPUART1_RX, CAN_RX	ADC_IN15, OPAMP_VINM
26	18	14	14	E2	-	1	PB0	I/O	TC	TIM3_CH3, TIM1_CH2N, EVENTOUT, UART5_TX, SPI3_SCK, SPI1_MISO, TIM8_CH2, USART2_RTS	ADC_IN8, OPAMP_VINP



		.,,									
27	19	15	15	D2	11	14	PB1	I/O	TC	TIM3_CH4, TIM4_CH3, TIM1_CH3N, LPUART1_RTS, UART5_RX, USART2_CK, SPI1_MOSI, I2S_SD LPTIM_IN1, TIM8_CH4, COMP3_OUT	ADC_IN9
28	20	ı	16	ı	ı	ı	PB2	I/O	TC	I2C1_SMBA, I2C2_SMBA, TIM4_CH4, LPTIM_OUT	OPAMP_VINM
29	21	ı	ı	1	ı	ı	PB10	I/O	TC	SPI2_SCK, I2C1_SCL, I2C2_SCL, LPUART1_TX, TIM4_ETR, SPI1_MOSI, I2S_SD	OPAMP_VINP
30	22	1	1	1	1	1	PB11	I/O	TC	I2C1_SDA, I2C2_SDA, EVENTOUT, LPUART1_RX, TIM8_CH3, CAN_RX	
31	23	16	-	E1	12	-	VSS	S	-	Gro	und
32	24	17	17	D1	13	-	VDD	S	-	Digital po	wer supply
33	25	-	1	-	1	1	PB12	I/O	TC	SPI1_NSS, I2S_WS, SPI2_NSS, TIM1_BKIN, EVENTOUT, CAN_TX, TIM8_CH1	
34	26	-	-	-	-	-	PB13	I/O	TC	SPI1_SCK, I2S_CK, SPI2_SCK, I2C2_SCL TIM1_CHIN, LPUART1_CTS, TIM8_CH2	-
35	27	-	-	-	-	-	PB14	I/O	TC	SPI1_MISO, SPI2_MISO, I2C2_SDA, TIM1_CH2N, TIM8_CH3, LPUART1_RTS	OPAMP_VINP



	找 月国	C/IN									
36	28	1	1	1	1	1	PB15	I/O	TC	SPI1_MOSI, I2S_SD, SPI2_MOSI, TIM1_CH3N, TIM8_CH3N, TIM8_CH4, TIM4_CH2	RTC_REFIN,
37	-	1	1	-	-	1	PC6	I/O	TC	TIM3_CH1	COMP3_INM
38	ı	ı	ı	ı	ı	ı	PC7	I/O	TC	TIM3_CH2	COMP3_INP
39	-	-	-	-	-	-	PC8	I/O	TC	TIM3_CH3 COMP3_OUT	
40	-	-	-	-	-	-	PC9	I/O	TC	TIM3_CH4 SPI3_MOSI	
41	29	18	18	C1	1	1	PA8	I/O	TC	USART1_CK, USART2_CK, TIM1_CH1, EVENTOUT, MCO, SPI3_NSS, TIM8_CH2N, LPTIM_IN1, TIM8_CH1	COMP2_INM
42	30	19	19	В1	14	17	PA9	I/O	TC	USART1_TX, TIM1_CH2, TIM8_BKIN, I2C1_SCL, I2C2_SCL, SPI3_SCK, TIM8_CH1N, MCO, LPTIM_OUT, USART2_TX, TIM3_CH2, COMP1_OUT	COMP2_INP
43	31	20	20	C2	15	18	PA10	I/O	TC	USART1_RX, TIM1_CH3, TIM8_BKIN, I2C1_SDA, I2C2_SDA, SPI3_ MISO, TIM3_CH1, COMP2_OUT, USART2_RX, TIM8_CH3, RTC_REFIN,	OPAMP_VINP
44	32	21	21	-	-	-	PA11	I/O	ТС	USART1_CTS, TIM1_CH4, EVENTOUT, I2C2_SCL, SPI3_ MOSI, UART6_TX, COMP1_OUT	COMP3_INP



	找 月固	(/ \									
45	33	22	22	1	1	1	PA12	I/O	тс	USART1_RTS, TIM1_ETR, EVENTOUT, I2C2_SDA, SPI3_MISO, UART6_RX, COMP2_OUT	COMP1_INP COMP3_INM
46	34	23	23	A1	16	19	PA13 (SWDIO)	I/O	TC	USART1_TX, SWDIO USART1_RX, USART2_RX, LPTIM_ETR, I2C1_SDA, SPI1_SCK, I2S_CK LPUART1_RX, COMP1_OUT	-
47	35	-	-	-	-	-	PF6	I/O	TC	I2C1_SCL , I2C2_SCL, SPI3_SCK	COMP1_INM COMP3_INP
48	36	-	-	-	1	-	PF7	I/O	TC	I2C1_SDA , I2C2_SDA , SPI3_NSS	COMP1_INP COMP3_INM
49	37	24	24	A2	17	20	PA14 (SWCLK)	I/O	TC	USART1_TX , USART2_TX, SWCLK, LPTIM_OUT, I2C1_SMBA, SPI1_MISO, LPUART1_TX, COMP2_OUT	-
50	38	25	25	1	1	1	PA15	I/O	TC	SPI1_NSS, I2S_WS, USART1_RX, USART2_RX, LPUART2_RTS, EVENTOUT SPI3_MOSI, COMP1_OUT,	OPAMP_VINP
51	-	-	-	1	1	1	PC10	I/O	TC	LPUART1_TX, LPUART2_TX SPI3_MISO	
52	-	1	-	1	ı	1	PC11	I/O	TC	LPUART1_RX, LPUART2_RX	
53	-	-	-	-	-	-	PC12	I/O	TC	UART5_TX	
54	1	ı	-	ı	1	ı	PD2	I/O	TC	TIM3_ETR, LPUART1_RTS, UART5_RX	
55	39	26	26	B2	-	-	PB3	I/O	TC	SPI1_SCK, I2S_CK, EVENTOUT, UART5_TX, LPUART1_TX, TIM8_CH2,	OPAMP_VINM COMP2_INM



		70 -00									
56	40	27	27	-	-	-	PB4	I/O	TC	SPI1_MISO, TIM3_CH1, EVENTOUT, TIM8_BKIN UART5_RX, LPUART1_RX, LPTIM_OUT	OPAMP_VINP COMP2_INP
57	41	28	28	-	-	-	PB5	I/O	TC	SPI1_MOSI, I2S_SD, I2C1_SMBA, TIM8_BKIN, TIM3_CH2, LPUART2_TX, LPTIM_IN1, TIM8_CH3N	OPAMP_VINP COMP2_INP
58	42	29	29	A3	18	ı	PB6	I/O	TC	I2C1_SCL, USART1_TX, USART2_TX, LPUART1_TX, TIM8_CH1N, TIM8_CH3, LPTIM_ETR BEEPER2_OUT	COMP2_INP
59	43	30	30	A4	19	1	PB7	I/O	TC	I2C1_SDA, USART1_RX, USART2_RX, LPUART1_RX, TIM8_CH2N, LPUART2_CTS, LPUART2_RX, LPTIM_IN2, TIM8_CH4, PVD_IN BEEPER2_N_OUT	COMP2_INP
60	44	31	31	A5	20	1	PF2-BOOT0	I	В	Boot memo	ry selection
61	45	-	32	-	-	-	PB8	I/O	TC	I2C1_SCL, TIM8_CH1	
62	46	1	-	ı	ı	ı	PB9	I/O	TC	I2C1_SDA, USART1_TX , SPI2_NSS, TIM8_CH2, EVENTOUT	
63	47	32	-	-	-	15	VSS	S	-	Gro	und
64	48	-	-	-	-	16	VDD	S	-	Digital power supply	

- 2. TC: 标准5V I/O, RST: 带嵌入式弱上拉电阻的双向复位引脚
- 3. 有些功能仅在部分型号芯片中支持。
- 4. 复位期间和刚复位后,复用功能未开启,I/O端口被配置成模拟输入模式(PMODEx[1:0]=2'b11)。但有以下几个例外的信号:
 - ◆ NRST默认无GPIO功能:
 - ◆ NRST上拉输入
 - ◆ 复位后,调试系统相关的引脚默认状态时启动SW,SW引脚被置于输入上拉或下拉模式:



- ◆ PA14: SWCLK置于输入下拉模式
- ◆ PA13: SWDIO置于输入上拉模式
- ◆ PAO和PFO:
 - PAO和PFO默认浮空输入模式
 - PAO和PFO复用到OSC_IN
- **♦** *PF2/BOOT0:*
 - PF2/BOOT0默认下拉输入模式



4 电气特性

4.1 测试条件

除非特别说明,所有电压的都以Vss为基准。

4.1.1 最小和最大数值

除非特别说明,在生产线上通过对100%的产品在环境温度T_A=25 ℃下执行的测试,所有最小和最大值将在最坏的环境温度、供电电压和时钟频率条件下得到保证。

在每个表格下方的注解中说明为通过综合评估、设计仿真和/或工艺特性得到的数据,不会在生产线上进行测试;在综合评估的基础上,最小和最大值是通过样本测试得到。

4.1.2 典型数值

除非特别说明,典型数据是基于T_A=25 ℃和V_{DD}=3.3V(1.8V ≤ VDD ≤ 5.5V 电压范围)。这些数据仅用于设计指导而未经测试。

典型的ADC精度数值是通过对一个标准的批次采样,在所有温度范围下测试得到。


4.1.3 典型曲线

除非特别说明,典型曲线仅用于设计指导而未经测试。

4.1.4 负载电容

测量引脚参数时的负载条件示于图4-1中。

图4-1引脚的负载条件




4.1.5 引脚输入电压

引脚上输入电压的测量方式示于图4-2中。




图4-2引脚输入电压



4.1.6 供电方案

图4-3供电方案




1. n为V_{DD}个数



注: 电容连接方式请参考硬件设计指南。

4.1.7 电流消耗测量

图4-4电流消耗测量方案



4.2 绝对最大额定值

加在器件上的载荷如果超过"绝对最大额定值"列表(表4-1、表4-2、表4-3)中给出的值,可能会导致器件永久性地损坏。这里只是给出能承受的最大载荷,并不意味在此条件下器件的功能性操作无误。器件长期工作在最大值条件下会影响器件的可靠性。

表4-1电压特性

符号	描述	最小值	最大值	单位
V _{DD} - V _{SS}	外部主供电电压(包含VDDA和VDD)(1)	-0.3	5.5	V
V_{IN}	任意I/O和控制引脚上的输入电压	V _{SS} -0.3	$V_{\mathrm{DD}} + 0.3$	V
$ \Delta V_{DDx} $	不同供电引脚之间的电压差	-	50	
V _{SSx} - V _{SS}	不同接地引脚之间的电压差	-	50	mV
V _{ESD(HBM)}	ESD静电放电电压(人体模型)	参见第4.3	.11节	

1. 所有的电源(VDD, VDDA)和地(Vss, VssA)引脚必须始终连接到外部允许范围内的供电系统上。

表4-2电流特性

符号	描述	最大值(1)	单位
I_{VDD}	经过VDD/VDDA电源线的总电流(供应电流)(1)	200	
I _{VSS}	经过Vss地线的总电流(流出电流)(1)	200	
т	任意I/O和控制引脚上的输出灌电流	16	
I_{IO}	任意I/O和控制引脚上的输出电流	-16	mA
	NRST引脚的注入电流	0/-5	
$I_{INJ(PIN)}^{(2)}$	HSE的OSC_IN引脚和LSE的OSC_IN引脚的注入电流	+/-5	
	其他引脚的注入电流	+/-5	

- 1. 所有的电源(Vpp, Vppa)和地(Vss, Vssa)引脚必须始终连接到外部允许范围内的供电系统上。
- 2. 反向注入电流会干扰器件的模拟性能。参看第4.3.18节。

表4-3温度特性

符号	描述	数值	单位



T_{STG}	储存温度范围	-40 ~ + 150	$^{\circ}$
$T_{\rm J}$	最大结温度	125	$^{\circ}$

4.3 工作条件

4.3.1 通用工作条件

表4-4通用工作条件

符号	参数	条件	最小值	最大值	单位
f _{HCLK}	内部AHB时钟频率	-	0	48	
f_{PCLK1}	内部APB1时钟频率	-	0	48	MHz
f_{PCLK2}	内部APB2时钟频率	-	0	48	
V_{DD}	标准工作电压	-	1.8	5.5	V
V_{DDA}	模拟部分工作电压	必须与V _{DD} ⁽¹⁾ 相同	1.8	5.5	V
T_A	环境温度	最大功率消耗	-40	105	$^{\circ}$
TJ	结温度范围		-40	125	$^{\circ}\!\mathbb{C}$

^{1.} 使用相同的电源为VDD和VDDA供电,在上电和正常操作期间,VDD和VDDA之间最多允许有300mV的差别。

4.3.2 上电和掉电时的工作条件

下表中给出的参数是依据表4-4列出的环境温度下测试得出。

表4-5上电和掉电时的工作条件

符号	参数	条件	最小值	最大值	单位
+	VDD上升速率	从0到V _{DD}	100	∞	μs/V
$t_{ m VDD}$	V _{DD} 下降速率	从V _{DD} 到0	100	×	μs/V

4.3.3 内嵌复位和电源控制模块特性

下表中给出的参数是依据表4-4列出的环境温度下和VDD供电电压下测试得出。

表4-6内嵌复位和电源控制模块特性

符号	参数	条件	Min	Тур	Max	单位
	Rising	PLS[3:0]=0	1.78	1.88	1.98	
	Falling	PLS[3:0]=0	1.68	1.78	1.88	
	Rising	PLS[3:0]=1	1.98	2.08	2.18	
	Falling	PLS[3:0]=1	1.88	1.98	2.08	
$ m V_{PVD}$	Rising	PLS[3:0]=2	2.18	2.28	2.38	V
▼ PVD	Falling	PLS[3:0]=2	2.08	2.18	2.28	·
	Rising	PLS[3:0]=3	2.38	2.48	2.58	
	Falling	PLS[3:0]=3	2.28	2.38	2.48	
	Rising	PLS[3:0]=4	2.58	2.68	2.78	
	Falling	PLS[3:0]=4	2.48	2.58	2.68	



	Rising	PLS[3:0]=5	2.78	2.88	2.98	
	Falling	PLS[3:0]=5	2.68	2.78	2.88	
	Rising	PLS[3:0]=6	2.96	3.08	3.2	
	Falling	PLS[3:0]=6	2.86	2.98	3.1	
	Rising	PLS[3:0]=7	3.16	3.28	3.4	
	Falling	PLS[3:0]=7	3.06	3.18	3.3	
_	Rising	PLS[3:0]=8	3.36	3.48	3.6	
_	Falling	PLS[3:0]=8	3.26	3.38	3.5	
_	Rising	PLS[3:0]=9	3.56	3.68	3.8	
	Falling	PLS[3:0]=9	3.46	3.58	3.7	
	Rising	PLS[3:0]=10	3.76	3.88	4	
	Falling	PLS[3:0]=10	3.66	3.78	3.9	
	Rising	PLS[3:0]=11	3.92	4.08	4.24	
	Falling	PLS[3:0]=11	3.82	3.98	4.14	
	Rising	PLS[3:0]=12	4.12	4.28	4.44	
	Falling	PLS[3:0]=12	4.02	4.18	4.34	
	Rising	PLS[3:0]=13	4.32	4.48	4.64	
	Falling	PLS[3:0]=13	4.22	4.38	4.54	
	Rising	PLS[3:0]=14	4.52	4.68	4.84	
	Falling	PLS[3:0]=14	4.42	4.58	4.74	
	Rising	PLS[3:0]=15	4.72	4.88	5.04	
	Falling	PLS[3:0]=15	4.62	4.78	4.94	
V _{PVDhyst} (2)	PVD迟滞	-	-	100	-	mV
V _{POR}	VDD上电/下电复位阀值	-	-	1.53	-	V
T _{RSTTEMPO} ⁽²⁾	复位持续时间	-	-	100		us
	-					

- 1. 产品的特性由设计保证至最小的数值VPOR/PDR。
- 2. 由设计保证,不在生产中测试。

4.3.4 内置的参考电压

下表中给出的参数是依据表4-4列出的环境温度下和VDD供电电压下测试得出。

表4-7内置的参照电压

符号	参数	条件	最小值	典型值	最大值	单位
V _{REFINT}	内置参照电压	$-40^{\circ}\text{C} < \text{T}_{\text{A}} < +105^{\circ}\text{C}$	1.16	1.21	1.26	V
$T_{S_vrefint}^{(1)(2)}$	当读出内部参照电压 时,ADC的采样时间	PLS[2:0]=001 (上升沿)	-	10	-	μs

- 1. 最短的采样时间是通过应用中的多次循环得到。
- 2. 由综合评估得出,不在生产中测试。



4.3.5 供电电流特性

电流消耗是多种参数和因素的综合指标,这些参数和因素包括工作电压、环境温度、I/O引脚的负载、产品 的软件配置、工作频率、I/O脚的翻转速率、程序在存储器中的位置以及执行的代码等。

电流消耗的测量方法说明,详见图4-4。

本节中给出的所有运行模式下的电流消耗测量值,都是在执行一套精简的代码。

最大电流消耗

微控制器处于下列条件:

- 所有的I/O引脚都处于输入模式,并连接到一个静态电平上——VDD或Vss(无负载)。
- 所有的外设都处于关闭状态,除非特别说明。
- 闪存存储器的访问时间调整到f_{HCLK}的频率(0~18MHz时为0个等待周期,18~36MHz时为1个等待周期, 超过36MHz时为2个等待周期)。
- 指令预取功能开启(提示:这个参数必须在设置时钟和总线分频之前设置)。
- 当开启外设时: f_{PCLK1} = f_{HCLK}, f_{PCLK2} = f_{HCLK}。

表4-8、表4-9和表4-10中给出的参数,是依据表4-4列出的环境温度下和VDD供电电压下测试得出。

表4-8运行模式下的典型电流消耗,	粉据协理代码从内部闪存由运行
	37 16 71 12 1 13 M M D 61 10 10 14 14 14 14 1

符号	参数	条件	f _{HCLK}	典型值 ⁽¹⁾ T _A = 105℃	单位				
		1.1 ->tra 1.41.(2)	48MHz	11.5					
		外部时钟 ⁽²⁾ , 使能所有外设 外部时钟 ⁽²⁾ , 关闭所有外设					24MHz	6.5	
T	运行模式下的 供应电流		8MHz	3.4	A				
I_{DD}			48MHz	5.8	mA				
			24MHz	3.7					
		人的加出外区	8MHz	2.4					

- 由综合评估得出,不在生产中测试。
- 外部时钟, 当fHCLK为24M或48M时, 需要启用PLL。



表4-9运行模式下的典型电流消耗,数据处理代码从内部RAM中运行

符号	参数	条件	f _{HCLK}	典型值 ⁽¹⁾ T _A = 105℃	单位				
	外部时钟 ⁽²⁾ ,使能所有外设 运行模式下的供应电流 外部时钟 ⁽²⁾ , 关闭所有外设	使能所有外设 供应电流 外部时钟 ⁽²⁾ ,	48MHz	12.15					
							24MHz	6.85	
T			8MHz	2.9	A				
I_{DD}			48MHz	6.3	mA				
					24MHz	3.8			
		ZM//I F/I K	8MHz	1.85					

- 1. 由综合评估得出,在生产中以VDDmax和fHCLKmax为条件测试。
- 2. 外部时钟,当fHCLK为24M或48M时,需要启用PLL。

表4-10睡眠模式下的典型电流消耗,代码运行在Flash或RAM中

符号	参数	条件	$f_{ m HCLK}$	典型值 ⁽¹⁾ T _A = 105℃	単位
	LI ->	LI →17 p. L. (-2)	48MHz	9.35	
		外部时钟 ⁽²⁾ , 使能所有外设	24MHz	5.32	
ī	睡眠模式下的	区配//百万区	8MHz	2.4	
I_{DD}	供应电流		48MHz	3.55	mA
		外部时钟 ^⑵ , 关闭所有外设	24MHz	2.45	
		NH/IIII K	8MHz	1.45	

- 1. 由综合评估得出,在生产中以VDDmax和以fHCLKmax使能外设为条件测试。
- 2. 外部时钟, 当fHCLK为24M或48M时, 需要启用PLL。
- 3. 当ADC使能时,有1.1mA的电流(由设计保证)。

表4-11停机和待机模式下的典型消耗

			典型值(1)	最大值	
符号	参数	条件	V _{DD} =3.3V	V _{DD} =3.3V	单位
	IC宝 NI NE 元 (claan) N ICI	内核停止,所有外围设备包括 Cortex®- M0 核心外设,如 NVIC, 系统滴答时钟 (SysTick)依然在运行)	0.868	5	mA
74101702		RTC 不运行,SRAM 保持,所有 I/O 状态保持,寄存器保持	2.18	23	uA
	P) /	VDD 掉电模式,3 个 WAKEUP IO 及 NRST 可唤醒	0.4	1	uA

1. 典型值/最大值是在T_A=25℃下测试得到。

典型的电流消耗

MCU处于下述条件下:

■ 所有的I/O引脚都处于输入模式,并连接到一个静态电平上—V_{DD}或V_{SS}(无负载)。

地址:深圳市南山区高新北区宝深路 109 号国民技术大厦

电话: +86-755-86309900 传真: +86-755-86169100



- 所有的外设都处于关闭状态,除非特别说明。
- 闪存存储器的访问时间调整到f_{HCLK}的频率(0~18MHz时为0个等待周期,18~36MHz时为1个等待周期,超过36MHz时为2个等待周期)。
- 环境温度和V_{DD}供电电压条件列于表4-4。
- 指令预取功能开启(提示: 这个参数必须在设置时钟和总线分频之前设置)。当开启外设时: f_{PCLK1}= f_{HCLK},f_{PCLK2}= f_{HCLK},f_{ADCCLK}= f_{PCLK2}/3。

表4-12运行模式下的典型电流消耗,数据处理代码从内部Flash中运行

			e	典型			
符号 参数	参数	条件	参数 条件 f _{HCLK}		使能所有外设	关闭所有外设	単位
		外部高速时钟	48MHz	11.2	6.08		
	IDD 运行模式下 低频率 的供应电流 内部高速RC	(HSE,),使用	24MHz	6.2	3.75	mA	
т			8MHz	3.1	2.11		
IDD		内部高速RC 振荡	48MHz	10.6	5.36		
	器 ⁽²⁾ (HSI,),使用 AHB预分频以减低	24MHz	5.63	3.1	mA		
	频率	8MHz	2.53	1.7			

- 1. 典型值是在T_A=25℃、V_{DD}=3.3V时测试得到。
- 2. 内部高速时钟为8MHz, 当fHCLK>8MHz时启用PLL。

表4-13睡眠模式下的典型电流消耗,数据处理代码从内部Flash或RAM中运行

A.A. 100					典型值 ⁽¹⁾		
符号 参数	参数 	条件	$\mathbf{f}_{ ext{HCLK}}$	使能所有外设(2)	关闭所有外设	单位	
		外部高速时钟	48MHz	9.15	3.72		
		(HSE,),使用AHB	7.7	24MHz	5.15	2.41	mA
_	睡眠模式下	预分频以减低频率	8MHz	2.2	1.27		
I_{DD}	的供应电流	内部高速RC 振荡	48MHz	8.6	3.07		
		器 ⁽²⁾ (HSI,),使用	24MHz	4.6	0.76	mA	
	AHB预分频以减低 频率	8MHz	1.65	0.70			

- 1. 典型值是在T_A=25℃、V_{DD}=3.3V时测试得到。
- 2. 内部高速时钟为8MHz, 当fHCLK>8MHz时启用PLL。

4.3.6 外部时钟源特性

来自外部振荡源产生的高速外部用户时钟

下表中给出的特性参数是使用一个高速的外部时钟源测得,环境温度和供电电压符合表4-4的条件。

表4-14高速外部用户时钟特性(Bypass模式)

符号	参数	条件	最小值	典型值	最大值	单位
f _{HSE_ext}	用户外部时钟频率(1)		4	8	20	MHz
V _{HSEH}	OSC_IN输入引脚高电平电压		$0.7V_{DD}$	-	V_{DD}	
V _{HSEL}	OSC_IN输入引脚低电平电压 TA=25℃		Vss	-	$0.3V_{DD}$	V
$t_{w(HSE)}$	OSC_IN高或低的时间 ⁽¹⁾		16	-	-	ns

地址: 深圳市南山区高新北区宝深路 109 号国民技术大厦 电话: +86-755-86309900 传真: +86-755-86169100



符号	参数	条件	最小值	典型值	最大值	单位
$t_{r(HSE)} \\ t_{f(HSE)}$	OSC_IN上升或下降的时间 ⁽¹⁾		-	-	20	
C _{in(HSE)}	OSC_IN输入容抗 ⁽¹⁾		-	5	-	pF
DuCy _(HSE)	占空比		45	ı	55	%
I_L	OSC_IN输入漏电流	$V_{SS}\!\!\leq\!\!V_{IN}\!\!\leq\!\!V_{DD}$	-	ı	±1	μΑ

来自外部振荡源产生的低速外部用户时钟


下表中给出的特性参数是使用一个低速的外部时钟源测得,环境温度和供电电压符合表4-4的条件。

表4-15低速外部用户时钟特性(Bypass模式)

符号	参数	条件	最小值	典型值	最大值	单位
f_{LSE_ext}	用户外部时钟频率		0	32.768	1000	KHz
V_{LSEH}	OSC32_IN输入引脚高电平电压 ⁽¹⁾		$0.7V_{DD}$	-	V_{DD}	V
V_{LSEL}	OSC32_IN输入引脚低电平电压 ⁽¹⁾		Vss	-	$0.3V_{DD}$	V
$t_{w(LSE)} \\ t_{w(LSE)}$	OSC32_IN高或低的时间 ⁽¹⁾	-	450	-	-	ma
$t_{r(LSE)}t_{f(LSE)}$	OSC32_IN上升或下降的时间 ⁽¹⁾		-	-	10	ns
DuCy _(LSE)	占空比 ⁽¹⁾		30	-	70	%
$I_{\rm L}$	OSC32_IN输入漏电流 ⁽¹⁾	V _{SS} ≤V _{IN} ≤V _{DD}	-	-	±1	μΑ

1. 由设计和综合评估保证,不在生产中测试。


图4-5外部高速时钟源的交流时序图



地址:深圳市南山区高新北区宝深路 109 号国民技术大厦



图4-6外部低速时钟源的交流时序图



使用一个晶体/陶瓷谐振器产生的高速外部时钟

高速外部时钟(HSE)可以使用一个4~20MHz的晶体/陶瓷谐振器构成的振荡器产生。本节中所给出的信息是基于使用下表中列出的典型外部元器件,通过综合特性评估得到的结果。在应用中,谐振器和负载电容必须尽可能地靠近振荡器的引脚,以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数(频率、封装、精度等),请咨询相应的生产厂商。(这里提到的晶体谐振器就是我们通常说的无源晶振)


符号 参数 条件 最小值 典型值 最大值 单位 $f_{OSC_IN} \\$ 振荡器频率 4 8 20 MHz V_{DD}是稳定的, f_{out} = $t_{SU(HSE)}^{(3)}$ 启动时间 3 ms

20MHz

表4-16 HSE 4~20MHz振荡器特性(1)(2)

- 1. 谐振器的特性参数由晶体/陶瓷谐振器制造商给出。
- 2. 由设计和综合评估保证,不在生产中测试。
- 3. tsu(HSE)是启动时间,是从软件使能HSE开始测量,直至得到稳定的8MHz振荡这段时间。这个数值是在一个标准的晶体谐振器上测量得到,它可能因晶体制造商的不同而变化较大。

图4-7使用8MHz晶体的典型应用



1. Rext数值由晶体的特性决定。

使用一个晶体/陶瓷谐振器产生的低速外部时钟

低速外部时钟(LSE)可以使用一个32.768kHz的晶体/陶瓷谐振器构成的振荡器产生。本节中所给出的信息是



基于使用下表中列出的典型外部元器件,通过综合特性评估得到的结果。在应用中,谐振器和负载电容必须 尽可能地靠近振荡器的引脚,以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数(频率、封 装、精度等),请咨询相应的生产厂商。(这里提到的晶体谐振器就是我们通常说的无源晶振)

注意:对于CL1和CL2,建议使用高质量的瓷介电容器,并挑选符合要求的晶体或谐振器。通常CL1和CL2具有相同参数。晶体制造商通常以CL1和CL2的串行组合给出负载电容的参数。

负载电容CL由下式计算: CL = CL1 × CL2 / (CL1 + CL2) + Cstray, 其中Cstray是引脚的电容和PCB板或PCB相关的电容。

符号	参数	条件	最小值	典型值	最大值	单位
t _{SU(LSE)} (2)	启动时间	V _{DD} 是稳定的	-	3.5	-	S

表4-17 LSE振荡器特性(fLSE=32.768kHz)⁽¹⁾

- 1. 由设计和综合评估保证,不在生产中测试。
- 2. t_{SU(LSE)}是启动时间,是从软件使能LSE开始测量,直至得到稳定的32.768KHz振荡这段时间。这个数值是在一个标准的晶体谐振器上测量得到,它可能因晶体制造商的不同而变化较大。




图4-8使用32.768kH晶体的典型应用

4.3.7 内部时钟源特性

下表中给出的特性参数是使用环境温度和供电电压符合表4-4的条件测量得到。

高速内部(HSI)RC振荡器

表4-18 HSI振荡器特性(1)(2)

符号	参数	条件	最小值	典型值	最大值	单位
f_{HSI}	频率	VDD=3.3V,T _A = 25℃,校准后	7.92(3)	8	8.08(3)	MHz
DuCy _{HSI}	占空比		45		55	
ACCHSI	HSI振荡器的温漂 ⁽⁴⁾	VDD=3.3V,T _A = - 40~105℃,温漂	-3	-	3	%



		VDD=3.3V,T _A = - 10~85℃,温漂	-1	-	1	%
		VDD=3.3V,T _A = 0~70℃,温漂	-1	-	1	%
t _{SU(HSI)}	HSI振荡器启动时间		1	-	3	μs
I _{DD(HSI)}	HSI振荡器功耗		-	80	150	μΑ

- 1. V_{DD} = 3.3V, T_A = -40~105℃, 除非特别说明。
- 2. 由设计和综合评估保证,不在生产中测试。
- 3. 生产校准精度,未包括焊接影响。焊接带来频率偏差影响范围约 ±1%。
- 4. 频率偏差包括焊接带来的影响,数据来自样品测试,不在生产中进行测试。

低速内部(LSI)RC振荡器

表4-19 LSI振荡器特性(1)

符号	参数	条件	最小值	典型值	最大值	单位
fLSI ⁽²⁾ 输出频率	25℃ 校准, VDD =3.3V	29	30	31	KHz	
	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	VDD =1.8V ~5.5V, TA = -40~105 °C	24	30	36	KHz
t _{SU(LSI)} (2)	LSI振荡器启动时间		-	30	80	μs
I _{DD(LSI)} (2)	LSI振荡器功耗		-	0.2	-	μΑ

- 1. V_{DD} = 3.3V, T_A = -40~105℃, 除非特别说明。
- 2. 由设计和综合评估保证,不在生产中测试。

4.3.8 从低功耗模式唤醒的时间

表4-20列出的唤醒时间是在一个8MHz的HSI RC振荡器的唤醒阶段测量得到。唤醒时使用的时钟源依当前的操作模式而定:

- 停机或待机模式:时钟源是RC振荡器
- 睡眠模式:时钟源是进入睡眠模式时所使用的时钟

所有的时间是使用环境温度和供电电压符合表4-4的条件测量得到。

表4-20低功耗模式的唤醒时间

符号	参数	典型值	单位
twusleep (1)	从睡眠模式唤醒	16	HCLK ⁽²⁾
twustop ⁽¹⁾	从停机模式唤醒	20	NG.
t _{WUPD} ⁽¹⁾	从待机模式唤醒	55	us

- 1. 唤醒时间的测量是从唤醒事件开始至用户程序读取第一条指令。
- 2. HCLK为AHB时钟频率

4.3.9 PLL特性

参数是使用环境温度和供电电压符合表4-4的条件测量得到。



表4-21 PLL特性

				- 36 ().	
符号	参数	最小值	典型值	最大值(1)	单位
$f_{\mathrm{PLL_IN}}$	PLL输入时钟 ⁽²⁾	4	8.0	20	MHz
1PLL_IN	PLL输入时钟占空比	40	-	60	%
f_{PLL_OUT}	PLL倍频输出时钟	48	-	72	MHz
t_{LOCK}	PLL Ready 指示信号输出时间	-	-	20	μs
Jitter	TIE RMS Jitter	-	40	-	pS
Ipll	Operating Current of PLL @48MHz VCO frequency.	-	300	500	uA

- 1. 由设计和综合评估保证,不在生产中测试。
- 2. 需要注意使用正确的倍频系数,从而根据PLL输入时钟频率使得fell our处于允许范围内。

4.3.10 FLASH存储器特性

除非特别说明,所有特性参数是在TA=-40~105℃得到。

表4-22闪存存储器特性

符号	参数	条件	最小值(1)	典型值(1)	最大值(1)	单位
tprog	32位的编程时间	$T_A = -40 \sim 105 ^{\circ}\text{C}$	ı	175	-	μs
t _{ERASE}	页(512字节)擦除时间	$T_A = -40 \sim 105 ^{\circ}\text{C}$	ı	2.27	-	ms
t_{ME}	整片擦除时间	$T_A = -40 \sim 105 ^{\circ}\text{C};$	ı	34.1	-	ms
	供电电流	读模式,f _{HCLK} =48MHz,,V _{DD} =3.3V	-	2	2.4	mA
I_{DD}		写模式,f _{HCLK} =48MHz,V _{DD} =3.3V	-	-	1.2	mA
		擦除模式,f _{HCLK} =48MHz, V _{DD} =3.3V	-	-	0.6	mA
		深度待机,V _{DD} =3.3~3.6V	-	-	150	μΑ

1. 由设计和综合评估保证,不在生产中测试。

表4-23闪存存储器寿命和数据保存期限

符号	参数	条件	最小值(1)	单位
$N_{ m END}$	寿命(注:擦写次数)	TA = -40~105 ℃;	100	千次
t_{RET}	数据保存期限	T _A = 105 ℃,1000次擦写 ⁽¹⁾ 之后	10	年

1. 由综合评估得出,不在生产中测试。

4.3.11 绝对最大值(电气敏感性)

基于三个不同的测试(ESD, LU),使用特定的测量方法,对芯片进行强度测试以决定它的电气敏感性方面的性能。

静电放电(ESD)

静电放电(一个正的脉冲然后间隔一秒钟后一个负的脉冲)施加到所有样品的所有引脚上。

表4-24 ESD绝对最大值

符号	参数	条件	类型	最大值 ⁽¹⁾	单位
----	----	----	----	--------------------	----



V _{ESD(HBM)}	静电放电电压(人体模型)	T _A = +25 °C, 符合MIL-STD-883K Method 3015.9	2	4000	V
V _{ESD(CDM)}	静电放电电压(充电设备模型)	T _A = +25 ℃, 符合ESDA/JEDEC JS-002-2018	II	1000	V

1. 由综合评估得出,不在生产中测试。

静态栓锁

为了评估栓锁性能,需要在6个样品上进行2个互补的静态栓锁测试:

- 为每个电源引脚,提供超过极限的供电电压。
- 在每个输入、输出和可配置的I/O引脚上注入电流。

这个测试符合EIA/JESD78E集成电路栓锁标准。

表4-25电气敏感性

符号	参数	条件	类型
LU	静态栓锁类	T _A =+105 ℃,符合JESD78E	II 类A

4.3.12 I/O端口特性

通用输入/输出特性

除非特别说明,下表列出的参数是按照表4-4的条件测量得到。所有的I/O端口都是兼容CMOS和TTL。

表4-26 I/O静态特性

符号	参数	VDD	条件	最小值	最大值	单位
		5	-	-	0.3×VDD	
VIL	输入低电平电压	3.3	-	-	0.8	
		1.8	-	-	0.2×VDD	
		5	-	0.7×VDD	-	V
VIH	输入高电平电压	3.3	-	2.0	-	
		1.8	-	0.8×VDD	-	
Vhys	I/O脚施密特触发器电压迟滞 (1)	5/3.3/1.8	-	0.1×VDD	-	V
	输入漏电流IIH	5/3.3/1.8	-	-	+1	
Ilkg(2)	输入漏电流IIL	5/3.3/1.8	-	-1	-	μΑ
		5	High driving Imin=16mA low driving Imin=8mA	VDD-0.8	-	
VOH	输出高电平电压	3.3	High driving Imin=8mA low driving Imin=4mA	2.4	-	V
		1.8	High driving Imin=4mA	VDD-0.45	-	
VOL		5	High driving Imin=16mA	-	0.7	



			low driving Imin=8mA			
	输出低电平电压	3.3	High driving Imin=8mA low driving Imin=4mA	-	0.45	
		1.8	High driving Imin=4mA	-	0.4	
DDII	33 1 4) 55 34 4 17	5/2 2/1 0		40	100	1.0
RPU	弱上拉等效电阻	5/3.3/1.8	-	40	100	kΩ
RPD	弱下拉等效电阻	5/3.3/1.8	-	40	100	kΩ
CIO	I/O引脚的电容	5/3.3/1.8	-	-	10	pF

- 1. 施密特触发器开关电平的迟滞电压。由设计和综合评估保证,不在生产中测试。
- 2. 如果在相邻引脚有反向电流倒灌,则漏电流可能高于最大值。

所有I/O端口都是CMOS和TTL兼容(不需软件配置),它们的特性考虑了多数严格的CMOS工艺或TTL参数:

输入输出交流特性

输入输出交流特性的定义和数值在表4-27给出。

除非特别说明,参数是使用环境温度和供电电压符合表4-4的条件测量得到。


表4-27输入输出交流特性

		条件		Rise	/Fall Time	e (ns)	Propagation Delay (ns)		
VDD	Driving Strength	Slew Rate Control	CLoading(pf)	Min	Тур	Max	Min	Тур	Max
			25	3.1	3.9	6.5	5	7.2	14
		Slow (SR=1)	50	5.7	6.5	11	6.5	8.8	16
	Low		100	11	13	20	10	12	21
	(DR=1)		25	2.9	3.4	5.4	4.5	6.5	12
		Fast (SR=0)	50	5.6	6.3	10	6	8.1	14.2
5V			100	11	12.3	19.5	9	11.3	19.1
(4.5~5.5)		Slow (SR=1)	25	1.8	2.5	4.1	4.2	6.7	13
	High (DR=0)		50	3	3.9	6.2	5	7.5	15
			100	5.6	6.5	10.2	6.4	9	17
		Fast (SR=0)	25	1.6	2.1	3.4	3.7	5.9	12
			50	2.9	3.5	5.5	4.4	6.6	13
			100	5.5	6.2	10	5.9	8	15
			25	4	5.5	11	6.6	10	20
		Slow (SR=1)	50	7.5	9.5	18	8.5	12	24
3.3V (2.7~3.6)	Low	(SK-1)	100	15	17	32	13	16	31
(2.7~3.0)	(DR=1)		25	3.8	4.9	9.2	5.9	8.8	18
	Fast (SR=0)	Fast (SR=0)	50	7.3	8.8	16.2	7.8	10.8	21.2



		条件		Rise	/Fall Time	e (ns)	Propaga	ation Dela	ny (ns)
VDD	Driving Strength	Slew Rate Control	CLoading(pf)	Min	Тур	Max	Min	Тур	Max
			100	14.2	16.7	30.5	12	15	29
			25	2.4	3.7	7.2	5.5	8.5	17.1
		Slow (SR=1)	50	3.9	5.5	10.5	6.5	9.6	19.2
	High		100	7.3	9.3	17.2	8.4	12	23
	(DR=0)	Fast (SR=0)	25	2	3.1	5.9	4.9	7.6	16
			50	3.7	4.9	9.5	5.8	8.7	18
			100	7.2	8.8	17	7.7	11	22
	Low (DR=1)	Slow (SR=1)	25	8	12	22	14	23	44
			50	15	20	36	18	27	52
			100	29	36	65	26	36	66
			25	7.5	10.5	16.4	12.25	20	40
		Fast (SR=0)	50	14.5	18.5	33	16.5	24.2	47
1.8V			100	28	35	62	24	33	62
(1.62~1.98)			25	4.6	8	15.4	12	20.2	40
		Slow (SR=1)	50	7.6	11.8	22	14	22.5	44
	High		100	11.5	19.5	36	17.5	26.7	52
	(DR=0)		25	4	6.9	14	10.5	18	36
		Fast (SR=0)	50	7.3	11	20	12.3	20	40
			100	15	18.5	33	16	25	47

图4-9输入输出交流特性定义



4.3.13 NRST引脚特性

NRST引脚输入驱动使用CMOS工艺,它连接了一个不能断开的上拉电阻,除非特别说明,参数是使用环境温度和供电电压符合表4-4的条件测量得到。

表4-28 NRST引脚特性

符号	参数	VDD	最小值	典型值	最大值	单位
V _{IL(NRST)} ⁽¹⁾	NRST输入低电平电压	1.8V~5.5V	-	-	0.3×VDD	V



V _{IH(NRST)} ⁽¹⁾	NRST输入高电平电压	1.8V~5.5V	0.75×VDD	-	-	
V _{hys(NRST)}	NRST施密特触发器电压迟滞	1.8V~5.5V	115	220	315	mV
R_{PU}	弱上拉等效电阻(2)	1.8V~5.5V	30	40	50	kΩ
	NRST输入滤波脉冲	1.8V~2V	-	-	100	
V _{F(NRST)} ⁽¹⁾		3V~3.6V	-	-	100	ns
		4.5V~5.5V	-	-	50	
		1.8V~2V	650	-	-	
V _{NF(NRST)} ⁽¹⁾	NRST输入非滤波脉冲	3V~3.6V	300	-	-	ns
		4.5V~5.5V	200	-	-	

- 1. 由设计保证,不在生产中测试。
- 2. 上拉电阻是设计为一个真正的电阻串联一个不可开关的PMOS实现。这个PMOS开关的电阻很小(约占10%)。




图4-10建议的NRST引脚保护

- 1. 复位网络是为了防止寄生复位。
- 2. 用户必须保证NRST引脚的电位能够低于最大V_{IL(NRST)}以下,否则MCU不能得到复位。

4.3.14 TIM定时器特性

列出的参数由设计保证。

表4-29 TIMx⁽¹⁾特性

符号	参数	条件	最小值	最大值	单位
		$f_{TIMxCLK} = 48MHz$	1	-	t _{TIMxCLK}
$t_{res(TIM)}$	定时器分辨时间	$f_{TIMxCLK} = 48MHz$	20.8	-	ns
CHACHA的合叶果从初叶钟超安		-	0	f _{TIMxCLK} /2	MHz
$f_{\text{EXT}}^{(2)}$	CH1至CH4的定时器外部时钟频率	$f_{TIMxCLK} = 48MHz$	0	24	MHz
Res _{TIM}	定时器分辨率	$f_{TIMxCLK} = 48MHz$	-	16	位
	ᄬᅲᆉᄝᄀᆸᅋᄖᄸᇄᅡᅥᄼᅛᄬᄜᆎᅝᅡᄝᄪ	$f_{TIMxCLK} = 48MHz$	1	65536	t _{TIMxCLK}
t _{COUNTER}	当选择了内部时钟时,16位计数器时钟周期	$f_{TIMxCLK} = 48MHz$	0.0208	1365	μs
		$f_{TIMxCLK} = 48MHz$	-	65536x65536	t _{TIMxCLK}
t _{MAX_COUNT}	最大可能的计数	$f_{TIMxCLK} = 48MHz$	-	89.478	S

- 1. TIMx是一个通用的名称,代表TIM1~TIM8。
- 2. 仅对高级定时器与通用定时器适用,对基本定时器不适用



4.3.15 I2C接口特性

除非特别说明,参数是使用环境温度,fPCLK1频率和VDD供电电压符合表4-4的条件测量得到。

N32G032产品的I2C接口符合标准I2C通信协议,但有如下限制: SDA和SCL不是"真"开漏的引脚,当配置为开漏输出时,在引出脚和VDD之间的PMOS管被关闭,但仍然存在。

I2C接口特性见下表,有关输入输出复用功能引脚(SDA和SCL)的特性详情,参见第4.3.12节。




表4-30 I2C接口特性

符号	参数	标准	模式	快速	模式	快速-	+模式	単位
付写	一 	最小	最大	最小	最大	最小	最大	半位
fSCL	I2C 接口频率	0	100	0	400	0	1000	KHz
th(STA)	开始条件保持时 间	4.0	-	0.6	-	0.26	-	μs
tw(SCLL)	SCL 时钟低时间	4.7	-	1.3	-	0.5	-	μs
tw(SCLH)	SCL 时钟高时间	4.0	-	0.6	-	0.26	-	μs
tsu(STA)	重复的开始条件 建立时间	4.7	-	0.6	-	0.26	-	μs
th(SDA)	SDA 数据保持时间	-	3.4	-	0.9	-	0.4	μs
tsu(SDA)	SDA 建立时间	250	-	100	-	50	-	ns
tr(SDA) tr(SCL)	SDA 和 SCL 上 升时间	-	1000	20+0.1Cb	300	-	120	ns
tf(SDA) tf(SCL)	SDA 和 SCL 下 降时间	-	300	20+0.1Cb	300	-	120	ns
tsu(STO)	停止条件建立时 间	4.0	-	0.6	-	0.26	-	μs
tw(STO:STA)	停止条件至开始 条件的时间(总线 空闲)	4.7	-	1.3	-	0.5	-	μs
Cb	每条总线的容性 负载	-	400	-	400	-	200	pf
tv(SDA)	数据有效时间	3.45	-	0.9	-	0.45	-	μs
tv (ACK)	应答有效时间	3.45	-	0.9	-	0.45	-	μs

- 1. 由设计保证,不在生产中测试。
- 2. 为达到标准模式I2C的最大频率,f_{PCLKI}必须大于2MHz。为达到快速模式I2C的最大频率,f_{PCLKI}必须大于4MHz。



图4-11 I2C总线交流波形和测量电路(1)



1. 测量点设置于CMOS电平: 0.3V_{DD}和0.7V_{DD}。

4.3.16 SPI/I2S接口特性

除非特别说明, SPI参数和I2S参数是使用环境温度,fPCLKx频率和VDD供电电压符合表4-4的条件测量得到。

有关输入输出复用功能引脚(SPI的NSS、SCLK、MOSI、MISO, I2S的WS、CLK、SD)的特性详情,参见第4.3.12节。

符号 条件 最大值 单位 参数 最小值 主模式 12 f_{SCLK} MHz SPI时钟频率 从模式 12 $1/t_{c(SCLK)}$ SPI时钟上升和下降时间 负载电容: C = 30pF $t_{r(SCLK)}t_{f(SCLK)} \\$ 20 ns DuCy(SCK) SPI从输入时钟占空比 SPI从模式 45 55 % $t_{su(NSS)}$ (1) NSS建立时间 从模式 $4t_{PCLK} \\$ ns $t_{h(NSS)}^{} {}^{\!\! (1)}$ NSS保持时间 从模式 $2t_{PCLK}$ ns $t_{w(SCLKH)}^{(1)}$ SCLK高和低的时间 主模式 $t_{PCLK} + 2$ **t**PCLK ns $t_{w(SCLKL)}{}^{(1)} \\$ SPI1 5 主模式 $t_{su(MI\,)}{}^{(1)}$ 数据输入建立时间 SPI2/3 5 ns $t_{su(SI)}{}^{\left(1\right)}$ 从模式 SPI1 5

表4-31 SPI特性



			SPI2/3	4.5	-		
$t_{h(MI)}^{(1)}$	** 据 **	主模式		6	-		
$t_{h(\mathrm{SI})}^{(1)}$	数据输入保持时间	从模式		7	-	ns	
$t_{a(SO)}^{(1)(2)}$	数据输出访问时间	从模式,f _{PCLK} = 12MHz		0	3t _{PCLK}	ns	
t _{dis(SO)} (1)(3)	数据输出禁止时间	从模式		2	10	ns	
	W. 1444 11 - + 24 - 1 12 - 1	11 株土(体外	SPI1	-	13		
$\mathbf{t}_{v(SO)}^{(1)}$		从模式(使能边沿之后)	SPI2/3	-	11.1	ns	
	· 数据输出有效时间	→ 拱 → / (柱 4 × → 川 → 广)	SPI1	-	8.7		
$t_{v(MO)}^{(1)}$		主模式(使能边沿之后)	SPI2/3	-	10.7		
$t_{h(SO)}^{(1)}$ $t_{h(MO)}^{(1)}$		从模式(使能边沿之后)		7.7		no	
	数据输出保持时间	主模式(使能边沿之后)		0	-	ns	

- 1. 由设计和综合评估保证,不在生产中测试。
- 2. 最小值表示驱动输出的最小时间,最大值表示正确获得数据的最大时间。
- 3. 最小值表示关闭输出的最小时间,最大值表示把数据线置于高阻态的最大时间。

图4-12 SPI时序图- 从模式和CPHA=0








图4-13 SPI时序图- 从模式和CPHA=1⁽¹⁾



1. 测量点设置于CMOS电平: 0.3VDD和0.7VDD。

图4-14 SPI时序图- 主模式(1)



1. 测量点设置于CMOS电平: 0.3VDD和0.7VDD。

表4-32 I2S特性(1)

符号	参数	条件	最小值	最大值	单位
DuCy(SCK)	I2S从输入时钟占空比	I2S从模式	30	70	%
f_{CLK}		主模式(32bit)	-	2* Fs ⁽³⁾ *32	Hz

地址: 深圳市南山区高新北区宝深路 109 号国民技术大厦 电话: +86-755-86309900 传真: +86-755-86169100



	_				7	
1/t _{c(CLK)}	I ² S时钟频率	从模式(32bit)	-	2* Fs ⁽³⁾ *32		
$t_{r(CLK)}$	I2S时钟上升和下降时间	负载电容: CL = 50pF	-	8		
t _{v(WS)} (1)	WS有效时间	主模式	12.5	-		
t _{h(WS)} (1)	WS保持时间	主模式	3.5	-		
t _{su(WS)} (1)	WS建立时间	从模式	4	-		
$t_{h(WS)}^{(1)}$	WS保持时间	从模式		-		
t _{w(CLKH)} (1)	OT V 克利佐勒叶包	. 协叶问 一		-		
t _{w(CLKL)} (1)	CLK高和低的时间	主模式,f _{PCLK} = 16MHz,音频48kHz	345	-	ns	
$t_{su(SD_MR)}^{(1)}$	数据输入建立时间	主接收器	3.6	-		
t _{su(SD_SR)} (1)	数始制八建立 的问	从接收器	3.8	-		
th(SD_MR) ⁽¹⁾⁽²⁾	数据输入保持时间	主接收器	4	-		
th(SD_SR) ⁽¹⁾⁽²⁾	数始制八木行 时回	从接收器	0	-		
t _{v(SD_ST)} ⁽¹⁾⁽²⁾	数据输出有效时间	从发送器(使能边沿之后)	-	29		
th(SD_ST) ⁽¹⁾	数据输出保持时间	从发生器(使能边沿之后)	7.5	-		
t _{v(SD_MT)} ⁽¹⁾⁽²⁾	数据输出有效时间	主发生器(使能边沿之后)	-	12.6	ns	
th(SD_MT) ⁽¹⁾	数据输出保持时间	主发生器(使能边沿之后)	-6.5	0		

- 1. 由设计模拟和/或综合评估得出,不在生产中测试。
- 2. 依赖于fpclk。例如,如果fpclk=8MHz,则Tpclk=1/fpclk=125ns。
- 3. Fs值音频采样频率,频率范围8KHz~96KHz。


 $t_{c(SCLK)} \\$ CLKPOL=0 CLKPOL=1 $t_{w(SCLKL)} \\$ $t_{h(WS)}$ $t_{w(SCLKH)} \\$ WS输入 $t_{h(SD_ST)} \\$ $t_{v(SD_ST)}$ $t_{su(WS)}$ //_{发送第n位} 发送最低位(2) 发送最高位 发送最低位 SD发送 $t_{su(SD_SR)}$ $t_{h(SD_SR)} \\$ 接收第n位 接收最低位(2) SD接收 接收最高位 接收最低位

图4-15 I2S从模式时序图(飞利浦协议)(1)

- 1. 测量点设置于CMOS电平: 0.3V_{DD}和0.7V_{DD}。
- 2. 前一字节的最低位发送/接收。在第一个字节之前没有这个最低位的发送/接收。



图4-16 I²S主模式时序图(飞利浦协议)⁽¹⁾



- 1. 测量点设置于CMOS电平: 0.3V_{DD}和0.7V_{DD}。
- 2. 前一字节的最低位发送/接收,在第一个字节之前没有这个最低位的发送/接收。

4.3.17 控制器局域网络(CAN)接口特性

有关输入输出复用功能引脚(CAN_TX和CAN_RX)的特性详情,参见第4.3.12节。

4.3.18 12位模数转换器(ADC)电气参数

除非特别说明,参数是使用符合表4-4的条件的环境温度、fHCLK频率和VDDA供电电压测量得到。

表4-33 ADC特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{DDA} ⁽¹⁾	供电电压	-	2.4	3.3	5.5	V
V_{REF+}	正参考电压	-	2.4	-	V_{DDA}	V
f_{ADC}	ADC时钟频率	-	-	-	18	MHz
f _s ⁽¹⁾	采样速率	-	0.03	-	1	Msps
V _{AIN}	转换电压范围	-	0	-	$V_{\text{REF+}}$	V
R _{AIN} (1)	外部输入阻抗	-		参见公式	1	Ω
R _{ADC} (1)	ADC输入电阻	$V_{DDA} = 3.0v$	-	800		Ω
C _{ADC} (1)	内部采样和保持电容	-	-	26	30	pF
SNDR	Singal noise distortion ration	V _{DDA} =3.3v	-	68	1	dB
T _S ⁽¹⁾	采样周期数	-	6	-	-	1/f _{ADC}
t _{STAB}	上电时间	-	32	-	-	1/f _{ADC}
t _{CONV} (1)	转换时间	-	12			1/f _{ADC}

1. 由综合评估保证,不在生产中测试。

公式1: 最大RAIN公式

$$R_{AIN} < \frac{T_S}{f_{ADC} \times C_{ADC} \times ln(2^{N+2})} - R_{ADC}$$



上述公式(公式1)用于决定最大的外部阻抗,使得误差可以小于1/4 LSB。其中N=12(表示12位分辨率)。

符号	参数	测试条件	典型值	最大值 (2)	单位
EG	增益误差		<u>+2</u>	±5	
EO	偏移误差	$V_{REF+} = 3.3V$, $T_A = 25$ °C, sample rate = 1MSPS.	±0.5	±2.0	LSB
ED	微分线性误差	Vin = $0.05 \times V_{DDA} \sim 0.95 \times V_{DDA}$	±0.6	1.5	LSD
EL	积分线性误差		±1.5	2.5	
ENOB	有效位		10.5	-	Bits

表4-34 ADC精度 - 局限的测试条件(1)

- 1. ADC精度与反向注入电流的关系:需要避免在任何标准的模拟输入引脚上注入反向电流,因为这样会显著地降低另一个模拟输入引脚上正在进行的转换精度。建议在可能产生反向注入电流的标准模拟引脚上,(引脚与地之间)增加一个肖特基二极管。
- 2. 由综合评估保证,不在生产中测试。

RAIN (1) AIN X RAIC (1) 12位 按换器 C parasitic 专业电容

图4-17 使用ADC典型的连接图

4.3.19运算放大器(OPAMP)电气参数

除非特别说明,参数是使用符合表4-4的条件的环境温度、f_{HCLK}频率和V_{DDA}供电电压测量得到。

符号 参数 条件 最小值 典型值 最大值 单位 **VDDA** 模拟供电电压 2.4 5.5 V VDDA **CMIR** 共模电压输入范围 _ 0 V VIOFFSET 输入失调电压 4 7 _ mV ILOAD 驱动电流 0.5 mANo load, IDDA 运算放大器电流消耗 0.5 mA quiescent mode 70 **CMMR** 共模抑制比 dB **PSRR** 电源抑制比 60 dB GBW 增益带宽 _ 2.5 MHz SR 转换速率 3 V/us**RLOAD** 最小阻抗负载 10 ΚΩ CLOAD 最大容抗负载 -25 pF -

表4-35 OPAMP特性

地址:深圳市南山区高新北区宝深路 109 号国民技术大厦 电话: +86-755-86309900 传真: +86-755-86169100



TSTARTUP	启动建立时间	$ \begin{array}{c} \text{CLOAD} \leq 25 \text{ pf,} \\ \text{RLOAD} \geq 10 \\ \text{k}\Omega, \\ \text{Follower} \\ \text{configuration} \end{array} $	-	3	5	μs
		PGA Gain = 2, Cload = 25pF, Rload = 10 K Ω	-	1	-	
DGA DW	PGA bandwidth for different non inverting gain	GA Gain = 4, Cload = 25pF, Rload = 10 KΩ	-	0.5	-	
PGA BW		GA Gain = 16, Cload = 25pF, Rload = 10 K Ω	-	0.125	-	MHz
		GA Gain = 32, Cload = 25pF, Rload = $10 \text{ K}\Omega$	-	0.0625	-	

1. 由设计保证,不在生产中测试。

4.3.20 比较器(COMP)电气参数

除非特别说明,参数是使用符合表4-4的条件的环境温度、f_{HCLK}频率和V_{DDA}供电电压测量得到。

符号	参数	条件		最小	典型	最大值	单位
VDDA	模拟供电电压	-		2.2	-	5.5	V
VIN	输入电压范围		-	0	-	VDDA	v
TSTART	比较器启动建立时间	normal mode		-	-	5	us
ISTAKI		low speed mode				15	
td	Propagation delay for 200 mV	VDDA>=2.2Vnormal mode		-	100		ns
ta	step with 100 mV overdrive	low speed mode			520		
VOFFSET	比较器输入失调误差	Full commo	n mode range	-	<u>±</u> 4	<u>±2</u> 0	mV
	比较滞后电压(高速/低功耗)	No hysteresis		-	0	-	mV
Vhys		Low hysteresis		-	10/8	ı	
vilys		Medium hysteresis		-	20/15	-	
		High hysteresis		-	30/25	1	
	比较器电流消耗	高速模式:	Static	-	35	-	
IDDA		开启比较 器,参考输 入比较电压 源 ⁽²⁾ 关闭	With 50 kHz ±100 mV overdrive square signal	-	36	1	μΑ
		低速模式: 开启比较	Static	-	5	-	
		器,参考输入比较电压 源 ⁽²⁾ 关闭	With 50 kHz ±100 mV overdrive square signal	-	6	-	

表4-36 COMP特性(1)

- 1. 由设计保证,不在生产中测试。
- 2. 参考输入比较电压源的静态功耗是671μA(由设计保证),最大可配电压为VDDA

4.3.21 温度传感器(TS)特性

除非特别说明,参数是使用符合表4-4的条件的环境温度、f_{HCLK}频率和V_{DDA}供电电压测量得到。



表4-37温度传感器特性

符号	参数	最小值	典型值	最大值	单位
$T_{L}^{(1)}$	V _{SENSE} 相对于温度的线性度	-	<u>+2</u>	-	C
Avg_Slope ⁽¹⁾	平均斜率		3.9		mV/°C
$V_{25}^{(1)}$	在25℃时的电压	-	1.3	-	V
t _{START} (1)	建立时间		11	22	μs
T _{S_temp} ⁽¹⁾⁽²⁾	当读取温度时,ADC采样时间	-	1.87	6.43	μs

- 1. 由综合评估保证,不在生产中测试。
- 2. 最短的采样时间可以由应用程序通过多次循环决定。



5 封装尺寸

5.1 **LQFP64**

图5-1 LQFP64封装尺寸







图5-2 LQFP48封装尺寸



电话: +86-755-86309900 传真: +86-755-86169100



图5-3 LQFP32封装尺寸






图5-4 QFN32封装尺寸






图5-5 WLCSP25封装尺寸








图5-6 UFQFPN20封装尺寸





5.7 **TSSOP20**

图5-7 TSOP20封装尺寸





6 版本历史

日期	版本	修改
2020.6.13	V1.0	1. 初始版本
2020.7.9	V1.1	1. 补充参数
2020.9.9	V1.2	1. 修正部分内容
2020.10.10	V1.3	1. 修正部分内容
2020.12.1	V1.3.1	1. 更新表 4-22 的 32 位编程时间
		2. 更新表 4-26 VIL 和 VHL 的参数
		3. 删除 I2S 主要功能描述没有主时钟输出
2021.5.12	V2.0	1. 修正部分数据
2021.8.6	V2.1	1. 增加 LPTIM 描述
		2. 修改 ADC 采样速率最大 1M
		3. 修改表 2-1 定时器功能比较
		4. 修改 2.11 章节中的描述修改
		5. 修改 ADC 支持的分频系数,不支持 3 分频
2022.7.25	V2.2	1. 2.11 章节, LPTIM 的捕获/比较通道数改为 0
		2. 2.18 章节, ADC 以 PLL 和 AHB_CLK 作为时钟源, 增加 3 分频。
		3. 4.3.1 章节,表 4-1,删除两条注释
		4. 4.3.18 章节, ADC 电气特性, 修改表 4-33。表 4-34, 增加采样率测试
		条件,删除注释 1.
		5. 4.3.11 章节,测试符合的标准修改,表 4.24,最小值改为最大值
		6. 4.3.13 章节,图 4-10,滤波器在后面,电阻为固定电阻
		7. 4.3.16 章节,表 4-31,修改 SPI 从输入时钟占空比,数据输出访问时
		间的限定条件 f _{pclk} 改成 12MHz,图 4-14,修改 SPI 主模式的图
		8. 修改 4.1.6 章节,图 4-3.V _{DDA} 连接 100nf_+ 1uf 的电容
		9. 表 4-1, 删除在 5V 容忍的引脚上的输入电压, 删除注释 2
		10. 4.3.5 章节, 删除"能够得到 Dhrystone 2.1 代码等效的结果"
		11. 图 1-1,删除 AFEC
		12. 图 2-1,FLASH 改成 Main FLASH
		13. 表 4-37, 删除 T _L 的最大值, 典型值改成正负 2
		14. 表 4-36,增加注释 2 关于参考输入比较电压的说明
		15. 修改表 4-28



- 16. 表 4-21, PLL ready 时间最大值改成 20us
- 17. 表 4-16 和表 4-17, 负载电容和驱动电流删除
- 18. 图 4-8, 32.768KHz 晶体的典型应用的图修改
- 19. 表 4-8 和表 4-9, 题注中最大改成典型
- 20. 表 4-5, 修改 V_{DD}上升速率
- 21. 表 4-2, 删除原注释 2 和注释 4
- 22. 2.25 章节, 修改 CRC 的计算时间
- 23. 修改 4.1.1 章节和 4.1.2 章节的描述
- 24. 关键特性中 MCO 改成 2 路,增加 LSE 和 LSI
- 25. 表 4-10,增加注释 3,当 ADC 使能时,有 1.1mA 的电流(由设计保证)。
- 26. 表 4-5, V_{DD} 上升斜率改成 100
- 27. 4.3.6 章节, 表 4-14 和表 4-15 加上(Bypass 模式),图 4-5 和 4-6 修改。
- 28. 增加 N32G032K8L7
- 29. 修改图 4-16, I2S 主模式的图
- 30. 2.11.6, IWDG 的预分频改成 3 位
- 31. 关键特性, 删除可编程的低电压检测及复位
- 32. 删除所有 TSC 的内容
- 33. PVD 最大值最小值修改, 档位 0-5, 最大±100mv, 档位 6-10, 最大±120mv, 档位 11-15, 最大±160mv
- 34. 2.19 章节, 删除(或兼具有内部放大和外部滤波)
- 35. 简介部分, 删除 N32G032C8O7, 增加 N32G032F8S7



7 声明

国民技术股份有限公司(下称"国民技术")对此文档拥有专属产权。依据中华人民共和国的法律、条约以及世界其他法域相适用的管辖,此文档及其中描述的国民技术产品(下称"产品")为公司所有。

国民技术在此并未授予专利权、著作权、商标权或其他任何知识产权许可。所提到或引用的第三方名称或品牌(如有)仅用作区别之目的。

国民技术保留随时变更、订正、增强、修改和改良此文档的权利,恕不另行通知。请使用人在下单购买前联系国民技术获取此文档的最新版本。

国民技术竭力提供准确可信的资讯,但即便如此,并不推定国民技术对此文档准确性和可靠性承担责任。

使用此文档信息以及生成产品时,使用者应当进行合理的设计、编程并测试其功能性和安全性,国民技术不对任何因使用此文档或本产品而产生的任何直接、间接、意外、特殊、惩罚性或衍生性损害结果承担责任。

国民技术对于产品在系统或设备中的应用效果没有任何故意或保证,如有任何应用在其发生操作不当或故障情况下,有可能致使人员伤亡、人身伤害或严重财产损失,则此类应用被视为"不安全使用"。

不安全使用包括但不限于:外科手术设备、原子能控制仪器、飞机或宇宙飞船仪器、所有类型的安全装置以及其他旨在支持或维持生命的应用。

所有不安全使用的风险应由使用人承担,同时使用人应使国民技术免于因为这类不安全使用而导致被 诉、支付费用、发生损害或承担责任时的赔偿。

对于此文档和产品的任何明示、默示之保证,包括但不限于适销性、特定用途适用性和不侵权的保证责任,国民技术可在法律允许范围内进行免责。

未经明确许可,任何人不得以任何理由对此文档的全部或部分进行使用、复制、修改、抄录和传播。