VLSI 系統設計 -期末專題報告

組別:	This Time CP UUUU	JUUUU
姓名	學號	授課教師
余雅瑄	E94106054	
宋晉誠	E94101119	木日山
游宗謀	E94106151	李昆忠
褚福為	E94104036	

1. 系統簡介

• 指令集格式

RV32I Base Integer Instruction Set

• 指令集格式欄位的名稱、長度、說明

31 30 25	24 21	20	19	15	14 1	2 11	8	7	6	0	
funct7	rs2		rs1		funct3		rc		ope	code	R-type
imm[1	1:0]		rs1		funct3		rc	l	opo	code	I-type
imm[11:5]	rs2		rs1		funct3		imm[4:0]	opo	code	S-type
						_					
$[imm[12] \mid imm[10:5]$	rs2		rs1		funct3	im	m[4:1]	imm[11]	opo	code	B-type
	imm[31:1	[2]					rc	l	opo	code	U-type
[imm[20]] $[imm[10]$	0:1] in	nm[11]	imn	1[1]	9:12]		rc	l	opo	code	J-type

a. R -type (Register-Register 操作)

31	25	24 20	19 15	5 14 12	2 11 7	6	0
	funct7	rs2	rs1	funct3	rd	opcode	
	7	5	5	3	5	7	
(0000000	src2	$\operatorname{src}1$	ADD/SLT/SLT	$_{ m dest}$	OP	
(0000000	src2	$\operatorname{src}1$	AND/OR/XOR	dest	OP	
(0000000	src2	$\operatorname{src}1$	SLL/SRL	dest	OP	
(0100000	src2	$\operatorname{src1}$	SUB/SRA	dest	OP	

從 rsl 和 rs2 取值,進行操作後存入 rd

b. I 型 (Immediate 操作)

31	2	0 19	15	14	12 11		7 6		0
imm[11:0]	rs1		funct3		$^{\mathrm{rd}}$		$_{ m opcode}$	
1	2	5		3		5		7	
I-immedi	iate[11:0]	src		ADDI/SLTI[U	J]	dest		OP-IMM	
I-immedi	iate[11:0]	src		ANDI/ORI/X	ORI	dest		OP-IMM	
31 2	25 24 20	19	15	14	12 11		7 6		0
imm[11:5]	imm[4:0]	rs1		funct3		$_{\mathrm{rd}}$		opcode	
7	5	5		3		5		7	
0000000	shamt[4:0]	src		SLLI		dest		OP-IMM	
0000000	shamt[4:0]	src		SRLI		dest		OP-IMM	
0100000	shamt[4:0]	src		SRAI		dest		OP-IMM	
31		20 19		15 14 12	11		7 6		0
imn	imm[11:0]		rs1	funct3		$^{\mathrm{rd}}$		$_{ m opcode}$	
	12		5	3		5		7	
offs	et[11:0]		base	width		dest		LOAD	

從 rsl 取值,和 imm 進行操作,將結果寫回 rd

c. S 型 (Store 操作)

31	25 24	20 19	15 14	12	11 7	6	0
imm[11:5]	rs2	rs1	fı	ınct3	imm[4:0]	opcode	
7	5	5		3	5	7	
offset[11:5]	src	base	, v	ridth	offset $[4:0]$	STORE	

rsl 和 imm 分別為 base 和 offset,將 rs2 的內容儲存進 memory 相對應的位置

d. B 型 (Branch 操作)

31	30	25 24 20	19 15	14 12	11 8	7	6	0
imm[12]	imm[10:5]	rs2	rs1	funct3	imm[4:1]	imm[11]	opcode	
1	6	5	5	3	4	1	7	
offset	[12,10:5]	src2	src1	BEQ/BNE	offset[1]	1,4:1]	BRANCH	
offset	[12,10:5]	src2	src1	BLT[U]	offset[1]	1,4:1]	BRANCH	
offset	[12,10:5]	src2	src1	BGE[U]	offset[1]	1,4:1]	BRANCH	

針對 rs1 和 rs2 的值進行判斷,若是判斷為真,則跳到 pc + imm 的位置

e. U 型 (Upper Immediate 操作)

31 12	11 7	6 0
imm[31:12]	$^{\mathrm{rd}}$	opcode
20	5	7
U-immediate[31:12]	dest	LUI
U-immediate[31:12]	dest	AUIPC

針對 imm 的 upper bits 寫入 rd

f. J型(Jump 操作)

31	30	21 20	19 12	11 7	6 0
imm[20]	imm[10:1]	imm[11]	imm[19:12]	$^{\mathrm{rd}}$	opcode
1	10	1	8	5	7
	offset[20	0:1]		dest	$_{ m JAL}$
		•			
	imm[11:0]	rs1	funct3	rd	opcode
	12	5	3	5	7
	offset[11:0]	base	0	dest	$_{ m JALR}$

跳到 pc + imm 的位置, 並且把要跳回來的位置 pc+4 存進 rd g. NOP


31 2	0 19 15	5 14 12	11 7	6 0
imm[11:0]	rs1	funct3	rd	opcode
12	5	3	5	7
0	0	ADDI	0	OP-IMM

• Branch 指令與 Jump 指令的定址

- a. JAL 把 offset(20 bits)後補一個 0,跳躍範圍為-+1M bytes。
- b. JALR 將 offset(12 bits)加上 rs 的值當作跳躍地址。
- c. Branch 將 instruction 中的 offset(12 bits)後補一個 0,跳 躍範圍為 ±4K bytes。

• 架構說明

1. 架構圖及說明



2. 個別元件說明

Pipeline register(IF/ID \ ID/EX \ EX/MEM \ MEM/WB):

將前一個 stage 的資料在 posedge clk 時傳送下去

Stall Controller:

接收 Stage ID和 Stage MEM 的 stall request,控制各 pipeline register和 PC Reg 的行為

PC Reg:

輸出PC給Stage IF

Stage IF:

從 Instruction Memory 取得 instruction

Instruction Memory:

儲存指令的 memory,根據 pc 的位置將指令傳回 CPU

Stage ID:

解碼 instruction,將後續運算和邏輯判斷會需要的數值往 後傳送

Register File:

共32個32 bits 暫存器,第0個暫存器數值為0且不能被更改

Stage EX:

根據 Opcode 去做相對應的運算

Stage MEM:

決定 data 要存回 MEM 還是 register file

Data Memory:

儲存寫入 MEM 的 data, 並在 load 時取出

2. 系統目前可執行之指令

• R型

31	25	24 2	0 19	15 14	12 11	. 7	6	0
funct	7	rs2	rs1	fu	nct3	rd	opcode	
7		5	5		3	5	7	
00000	00	src2	src1	ADD/S	SLT/SLTU	dest	OP	
00000	00	src2	src1	AND/	OR/XOR	dest	OP	
00000	00	src2	$\operatorname{src}1$	SLI	L/SRL	dest	OP	
01000	00	src2	src1	SUE	3/SRA	dest	OP	

I型

31	20 19	15 14	12	2 11	7 6	0
imm[11:0]	rs1		funct3	rd	opcode	
12	5		3	5	7	
I-immediate [11:0]	src	AD	DI/SLTI[U]	dest	OP-IMM	
I-immediate $[11:0]$	src	AN	DI/ORI/XO	RI dest	OP-IMM	

31	25 24	20 19	15 14	12 11	7	7 6	0
imm[11:5]	imm[4:0]	rs1	func	t3	rd	opcode	
7	5	5	3		5	7	
0000000	shamt[4:0]	src	SLI	J	dest	OP-IMM	
0000000	shamt[4:0]	src	$_{ m SRI}$	LI	dest	OP-IMM	
0100000	shamt[4:0]	src	SRA	ΑI	dest	OP-IMM	

31	20 19	15 14 12	11 7	6	0
imm[11:0]	rs1	funct3	$^{\mathrm{rd}}$	opcode	
12	5	3	5	7	_
offset[11:0]	base	width	dest	LOAD	

註:LOAD 包含 LW/LH/LHU/LB/LBU

S型

31	25	24 20	19	5 14 12	11 7	7 6	0
imm[11:5]		rs2	rs1	funct3	imm[4:0]	opcode	
7		5	5	3	5	7	
offset[11:5]]	src	base	width	offset[4:0]	STORE	

註:STORE 包含 SW/SH/SB


B型

31	30 25	24 20	19 15	14 12	11 8	7	6	0
imm[12]	imm[10:5]	rs2	rs1	funct3	imm[4:1]	imm[11]	opcode	
1	6	5	5	3	4	1	7	
offset	[12,10:5]	src2	src1	BEQ/BNE	offset[1]	1,4:1]	BRANCH	
offset	[12,10:5]	src2	src1	BLT[U]	offset[1]	1,4:1]	BRANCH	
offset	[12,10:5]	src2	$\operatorname{src}1$	BGE[U]	offset[1]	1,4:1]	BRANCH	

U型

31	12 11	7 6 0
imm[31:12]	rd	opcode
20	5	7
U-immediate[31:12]	dest	LUI
U-immediate[31:12]	dest	AUIPC

J型



imm[11:0]	rs1	funct3	$_{\mathrm{rd}}$	opcode
12	5	3	5	7
offset[11:0]	base	0	dest	$_{ m JALR}$

• NOP

31	20 19 1	5 14 12	2 11 7	6 0
imm[11:0]	rs1	funct3	rd	opcode
12	5	3	5	7
0	0	ADDI	0	OP-IMM

3. 系統驗證方法與結果分析

• 驗證方法:


將組合語言轉成機器語言,用 testbench 執行,並觀看波型的變化是 否正確,同時用指令: \$monitor(),在 terminal 顯示資料變化。

• 結果分析(需附上 nWave 截圖)

A. "單一"指令正確性

Assembly Language: instructions_test.txt

Machine Code: machine code instructions_test.txt



Start:

LUI 和 AUIPC 測試

LUI x1, 0x12345 # x1 = 0x12345000

AUIPC x2, 0x12345 # x2 = PC + 0x12345000

JAL 和 JALR 測試

JAL x3, jumpl # 跳轉並保存地址到 x3

ORI x20, x20, 1 # 如果沒跳, x20 = 1

jump1:

ORI x21, x21, 1 # 如果沒跳, x21 = 1

branch 指令測試

ADDI x5, x5, 5

ADDI x6, x6, 6


BEQ x5, x5, branch1 #如果 x5 == x6, 跳轉

ORI x22, x22, 1 # 如果沒跳, x22 = 1

branch1:

BNE x5, x6, branch2 # 如果 x5 != x6, 跳轉

ORI x23, x23, 1 # 如果沒跳, x23 = 1



branch2:

BLT x5, x6, branch3 # 如果 x5 < x6, 跳轉

ORI x24, x24, 1 # 如果沒跳, x24 = 1

branch3:

BGE x6, x5, branch4 #如果x6 >= x5, 跳轉

ORI x25, x25, 1 # 如果沒跳, x25 = 1

branch4:

BLTU x5, x6, branch5 # 如果 x5 < x6 (無符號), 跳轉

ORI x26, x26, 1 # 如果沒跳, x26 = 1

branch5:

BGEU x6, x5, branch6 # 如果 x6 >= x5 (無符號), 跳轉

ORI x27, x27, 1 # 如果沒跳, x27 = 1

branch6:


STORE 指令測試

ADDI x7, x7, 0xFED

SW x7, 0(x0) # 存储字

SH x7, 0(x0) # 存儲半字

SB x7, 0(x0) # 存储字節



LOAD 指令測試

LB x8, 0(x0) # 讀取字節

ADDI x8, x8, 1 # to make stall[0] = 1

LH x8, 0(x0) # 讀取半字

LW x8, 0(x0) # 讀取字

LBU x8, 0(x0) # 讀取半字節(unsigned)

LHU x8, 0(x0)

讀取半字(unsigned)

I-type 指令測試

ADDI x14, x0, 0

ADDI x10, x14, 10 # x10 = x14 + 10

SLTI x11, x14, 10 # x11 = (x14 < 10) ? 1 : 0

SLTIU x12, x14, 10 # x12 = (x14 < 10 unsigned)


? 1 : 0

XORI x13, x14, 0xFF $\# x13 = x14 ^ 0xFF$

ORI x14, x14, 0x01 $\# x14 = x14 \mid 0x01$

ANDI x15, x14, 0x0F # x15 = x15 & 0x0F

x16 = x14 << 1SLLI x16, x14, 1



SRLI x17, x14, 1

x17 = x14 >> 1

SRAI x18, x14, 1 # x18 = x14 算術右移 1

R-type 指令測試

ADDI x14, x0, 2

x14 = 2

ADDI x15, x0, 3

x15 = 3

ADD x10, x14, x15 # x10 = x14 + x15

SUB

x11, x15, x14 # x11 = x15 - x14

SLL

x12, x14, x15 # x12 = x14 << x15

SLT x13, x14, x15 # x13 = (x14 < x15) ? 1 : 0

SLTU x14, x14, x15 # x14 = (x14 < x15 unsigned)

? 1 : 0

 $XOR = x15, x14, x15 = x14 \hat{x}15$

SRL x16, x15, x14 # x16 = x15 >> x14

SRA x17, x15, x14 # x17 = x15 算術右移 x14

OR x18, x14, x15 # x18 = x14 | x15

AND x19, x18, x15 # x19 = x14 & x15

B. 程式正確性


I. 排序(需自行撰寫組合語言)

Assembly Language: bubble_sort.txt

Machine Code: machine code bubble_sort.txt

Before: 7, 5, 3, 4, 6, 2, 1

After: 1, 2, 3, 4, 5, 6, 7



Applications Places Ter	rminal								Sat 21:06 ● ■
						v	sd202447@tsri1	8:~/CPUUUUU	
Edit View Search Ter	rminal Help								
5190	41	1	2	3	4	5	6	7	
5200	17	1	2	3	4	5	6	7	
5210	18	1	2	3	4	5	6	7	
5220	19	1	2	3	4	5	6	7	
5230	20	1	2	3	4	5	6	7	
5240	40	1	2	3	4	5	6	7	
5250	41	1	2	3	4	5	6	7	
5260	42	1	2	3	4	5	6	7	
5270	43	1	2	3	4	5	6	7	
5280	44	1	2	3	4	5	6	7	
5290	45	1	2	3	4	5	6	7	
5300	46	1	2	3	4	5	6	7	
5310	47	1	2	3	4	5	6	7	
5320	48	1	2	3	4	5	6	7	
5330	49	1	2	3	4	5	6	7	
5340	50	1	2	3	4	5	6	7	
5350	51	1	2	3	4	5	6	7	
5360	52	1	2	3	4	5	6	7	
5370	53	1	2	3	4	5	6	7	
5380	54	1	2	3	4	5	6	7	
5390	55	1	2	3	4	5	6	7	
5400	56	1	2	3	4	5	6	7	
5410	57	1	2	3	4	5	6	7	
5420	58	1	2	3	4	5	6	7	
5430	59	1	2	3	4	5	6	7	
5440	60	1	2	3	4	5	6	7 7	
5450	61	1	2	3	4	5	6		
5460	62	1	2 2	3	4	5	6	7 7	
5470	63	1			4	5	6	7	
5480 5490	64 65	1	2 2	3	4	5	6 6	7	
		1	2 2	3	4	5		7	
5500	66 67	1	2	3	4	5	6	7	
5510		1	2	3	4	5	6	7	
5520 5530	68 69	1	2	3	4	5	6	7	
5540	70	1	2	3	4	5	6	7	
5550	71	1	2	3	*	5	6	7	
5560	72	1	2	3	4	5	6	7	
5570	73	1	2	3	4	5	6	7	
5580	74	1	2 2	3	4	5	6	7	
5590	75	1	2	3	4	5	6	7	
5600	76	1	2	3	4	5	6	7	
5610	77	1	2	3	4	5	6	7	
5620	78	1	2	3	4	5	6	7	
5630	79	1	2	3	4	5	6	7	
5640	80	1	2	3	4	5	6	7	
5650	81	i	2	3	4	5	6	7	
5660	82	1	2	3	4	5	6	7	
5670	83	î	2	3	4	5	6	7	
5680	84	î	2	3	4	5	6	7	
5690	85	î	2	3	4	5	6	7	
5700	86	î	2	3	4	5	6	7	
5710	87	î	2	3	á.	5		7	




II. 費氏數列(需自行撰寫組合語言)

Assembly Language: fibonacci.txt

Machine Code: machine code fibonacci.txt


Largest Value in 32 bits: 2971215073




4. SuperLint 與 ICC 檢查結果

SuperLint 檢查結果

Error: 0




ICC 檢查結果




5. 合成結果

• 速度


Max: 0.00 ns



Min: 0.59 ns




• 面積(需附上截圖): 1349804.055211 um² (Gate counts=134980)




• 功耗(需附上截圖)

Dynamic Power: 8.8860 mW

Static Power: 8.1929 uW




6. Layout 結果



7. 管線化

• 設計說明:五級管線化



提高吞吐量:通過讓多條指令同時在不同階段執行,實現指令執行的重疊,增加處理器每秒執行的指令數(Instruction Per Cycle, IPC)。降低執行延遲:分割指令執行過程,將每個階段的執行時間最小化,縮短整體的時鐘週期。保持正確性:通過處理資料危障、控制危障以及結構危障,確保指令執行的正確性。

• 階段的劃分:

指令擷取階段(Instruction Fetch, IF):從指令記憶體中取出下一條指令。解碼階段(Instruction Decode, ID):解析指令,讀取暫存器的操作數,準備執行控制信號。執行階段(Execute, EX):根據操作碼執行算術、邏輯、位移或分支運算。存取記憶體階段(Memory Access, MEM):對資料記憶體進行讀寫操作(僅針對存取類指令)。寫回階段(Write Back, WB):將結果寫回暫存器檔案。

• 管線化的危障(需說明解決方法)

Structural Hazards:在同一個 Clock Cycle 中,若 Pipeline 有兩個以上的指令需要使用同一個資源,便會產生 Structural Hazards 的問題。如此一來,後面的指令便會需要延後放入流水線,造成處理器無法在理想狀況下運行(一個 Cycle 處理一條指令)。

Data Hazards:假設有兩個算數指令,分別是 ADD 和 SUB ,並且 SUB 的輸入資料是 ADD 的輸出資料。若 SUB 在執行時, ADD 處理的結果 還沒有被寫回暫存器,便會造成 Data Hazards。

解決方法:Forwarding:當 Hazard 情況發生時,將 EX 階段算出來的結果直接傳回要執行指令的 register,不用等到結果存回 register file 再存 resgister file 中取出。

8. 特殊設計

Static Branch prediction: 一律猜測不會進行 branch,當猜測錯誤時,會將原本要執行的指令 flush,並重新去讀取正確的指令執行。

9. 問題與討論

1. 結構危障 (Structural Hazard)

問題描述:結構危障是由於多個指令同時訪問共享硬體資源而引起。 例如,在五級管線架構中,如果指令擷取(IF)階段和存取記憶體 (MEM)階段同時需要訪問單一記憶體,則會產生資源衝突,導致管線 執行效率下降。

解決方式: 分離指令記憶體和資料記憶體:採用 Harvard 架構,分別使用兩組記憶體來存儲指令和資料,避免衝突發生。 雙埠記憶體 (Dual-Port Memory):允許同時進行讀寫操作,進一步提升資源利用率。 時序優化:對可能產生結構危障的階段進行調整,避免多階段同時訪問相同資源的情況。

2. 未來改進方向

(1) 管線飽和度

問題描述:當指令流中包含大量跳轉指令或彼此間具有高度依賴性時,管線利用率會大幅降低,導致處理器吞吐量下降。

改進方向: 指令重新排序 (Instruction Scheduling):利用編譯器在程式編譯階段重排指令,減少危障影響。 動態指令發射 (Dynamic Instruction Issue):允許指令非順序執行,優化管線的資源利用率。

(2) 更先進的分支預測

問題描述:現行的靜態分支預測容易因預測錯誤導致管線清空,增加執行延遲。

改進方向: 動態分支預測 (Dynamic Branch Prediction):採用兩級預測器或分支目標緩衝區 (BTB),根據執行歷史提高預測準確性。 全局歷史預測 (Global History Prediction):記錄所有分支指令的歷史資訊,基於整體行為進行預測。

(3) 擴展功能

Integer Multiplication and Division (整數乘除法): 增加整數乘除法指令支援,例如 MUL 和 DIV,提升處理器在數值運算方面的性能。

Atomic Instructions: 增加原子性操作(如 LR/SC 指令)的支援, 為多執行緒環境提供更有效的同步機制。

浮點運算 (Floating-Point Operations): 引入浮點數指令集(如FADD、FMUL 等),支援高精度科學計算和多媒體應用。

快取記憶體(Cache Memory): 設計並整合一級快取(L1 Cache),降低記憶體訪問延遲,提升整體系統效能。

總結:未來的改進將專注於解決結構性瓶頸、提升管線利用率、增加 分支預測精準度,並通過引入更多指令集支援和快取記憶體,進一步 提升處理器的多功能性和效能表現。

10. 心得

- 褚福為:透過這次的 final project 與組員們實作出一顆 pipeline CPU,最後有正確的實作出來讓我十分有成就感。在實作的期間,會遇到很多問題,需要透過與組員之間的溝通才能解決。這次的作業讓我學到了很多東西,包括 CPU 相關的知識與學習如何與同學進行有效的溝通,很開心能順利完成這次作業。
- 余雅瑄:經過了實作一顆 pipeline CPU,我學到了如何撰寫測試檔 使 Coverage 的百分比提高,也更加了解了 pipeline CPU 是如何正 確運作,最後也很開心能順利跑完 layout 完成這次的作業。
- 宋晉誠:這次和組員一起完成了一顆 pipeline CPU,雖然過程有點 匆忙,但幸好還是趕出來了,這次的 final project 讓我認知到設 計一個系統的困難之處,和之前寫過的程式不同,這次不僅要把每 個 module 寫好,更重要的是將每個部份組合在一起,還能正常運 作,此外還學習到各種 tool,可以如何輔助我們設計,收穫滿滿。
- 夢宗謀:感謝教授、助教、TSRI讓我可以用這些平時無法接觸到的EDA tool 完成一顆簡易的 pipeline CPU。過程中我研究了分支預測和浮點數運算的算法與電路結構,但很遺憾無法在時間內實做出來。我也學會使用許多EDA tool,用 Python 寫出編譯器將寫好的組合語言轉成機器語言,並用 Python產出在 layout 中需要的檔案。最後感謝組員們願意一起完成它。

11. 分工

姓名	學號	負責項目	貢獻度 (%)
游宗謀	E94106151	Stage EX、測試和 layout 檔案、編譯器	25
宋晉誠	E94101119	Stage ID、測試檔案、系統正確度確認	25
余雅瑄	E94106054	Stage MEM、WB、ICC、layout、superlint	25
褚福為	E94104036	Stage IF、合成檔案、layout	25

12. 参考資料

GitHub - Evensgn/RISC-V-CPU: RISC-V CPU with 5-stage pipeline, implemented in Verilog HDL.

https://github.com/Evensgn/RISC-V-CPU/tree/master

iT 邦幫忙::一起幫忙解決難題,拯救 IT 人的一天

https://ithelp.ithome.com.tw/m/articles/10265705

Building a MIPS 5-stage Pipeline processor in Verilog (Part 2) | by Lena | Medium

https://medium.com/@LambdaMamba/building-a-mips-5-stage-pipeline-processor-in-verilog-6d627a31127c