实验三 运算器部件实验补充知识

一、概述

运算器是计算机硬件系统的五大组成部件之一,完成数据运算和中间结果暂存的功能。通常,运算器由ALU 算逻单元(执行算术、逻辑运算)、通用寄存器组(暂存运算数据和中间结果)、专用寄存器(支持乘/除法运算)三部分组成。这三个部分之间,通过数据通路和多路选择器进行连接,从而构成一个完整的运算器部件。




图 2.1 ALU 组成框图

构成教学机运算器的 Am2901 芯片具有一些与众不同的特性,决定了教学机运算器部件的运算、操作

特点。Am2901 的主要特性有:

- 两地址结构:可独立地同时访问两个工作寄存器,节约机器周期
- 八功能 ALU:可对两个源操作数执行加法运算、两种减法运算,以及5种逻辑运算
- 灵活的数据源选择:可从 5 个源端口选择 ALU 数据,每个 ALU 功能总共可有 203 种源操数对
- 独立于 ALU 的左/右移位: 加法操作和移位操作只占用 1 个周期
- 4 个状态标志: 进位 (C)、溢出 (OVR)、为零 (Z)、为负数 (N)
- 可编程能力:可为 ALU 的运算功能进行微指令编程,微指令字(码)分成源操作数、ALU 能、目的控制三个组,每组 3 位

二、微处理器芯片 Am2901

Am2901 器件有 40 个引脚,内部结构和组成是(见下图 2.2 所示): 一个按 4-bit 双口 RAM 构成 16-单元寄存器组、一个高速 ALU,以及相关的移位、译码和多路开关选择电路。9-bit 的微指令字按每 3 位组合,用来选择 ALU 的源操作数、功能和目的寄存器。器件可按超前进位方式或串行进位方式级耳 ALU 具有三态输出,提供各种状态标志输出。

由于 Am2901 是一个可级联为任意位数的 4-bit 芯片,因此,芯片内部的所有数据通路都是 4 位宽度芯片两个重要的功能单元是按 4-bit 双端口 RAM 组织的 16-单元寄存器组和高速 ALU。

RAM 里 16 个单元中任意一个单元的数据,可以在 4-bit "A 地址"输入的控制下,从 RAM 的 "A 口"读出。同样,这些数据也可以在 4-bit "B 地址"输入的控制下,从 RAM 的 "B 端口"同时读出。同的地址编码可同时作用在 A 和 B 的地址输入上,此时,完全相同的寄存器数据,将同时出现在 RAM A 和 B 两个端口上。但是,对新数据的存储,只能保存到由"B 地址"指定的 RAM 寄存器单元。RAM 数据输入由四个 3 输入多路开关驱动(图中未画出),能够对 ALU

高速算术逻辑单元(ALU)能够对两个 4-bit 输入——R 和 S——完成 3 种二进制算术运算和 5 种逻辑运算。R 输入由两输入多路开关驱动,可以选择立即数"D"或 RAM 的 A 口输出"A"两者之一;而 S 输入则由三输入多路开关驱动,可以选择 RAM 的 B 口输出 "B"、"0"或 Q 寄存器的输出 "Q"三者之一,这让 ALU 具有选择多种源操作数组合对的能力。实际应用中,R 输入有三种源数据可选:A、O、D; S 输入有四种源数据可选:A、B、Q、O。微指令字中的 I_2 、 I_1 和 I_0 输入用来选择 ALU 的源操作数对,它们可指定八种源操作数组合,如表 2.1 所示。

输出数据 F 完成左移 1 位、右移 1 位或保持不变的操作。

表 2.1: 源操作数对指定

	微代码	马	ALU 🛭	原操作数
I ₂	I ₁	Io	R	s
0	0	0	A	Q
0	0	1	A	В
0	1	0	0	Q
0	1	1	0	В
1	0	0	0	A
1	0	1	D	A
1	1	0	D	Q
1	1	1	D	0

图 2.2 中的 Q 寄存器是一个 4-bit 的独立寄存器,主要用于 乘法和除法运算。但在某些运算中,它也可以用作数据累加器或者数据保持寄存器。




图 2.2 可编程微处理器 Am2901 的内部结构框图

ALU 本身是一个能够实现 3 种算术运算和 5 种逻辑运算的高速算术/逻辑运算器,微指令字中的 I_5 、 I_4 和 I_3 输入用来选择 ALU 的功能,对它们的定义如表 2.2 所示。

从图 2.2 中可见, ALU 的输出数据 F (注意: 不是芯片的数据输出 Y) 能够传输到好几个目的,可以是整个器件的数据输出 Y, 也可以被存储到 RAM 或者 Q 寄存器中。而且, 在保存到 RAM 或 Q 寄存器的时候,还可以进行左、右移位或直传的操作。(参见后叙说明)

ALU 可能的 8 种目的地组合,由微指令字中的 I_8 、 I_7 和 I_6 输入指定,微指令代码的组合所选定的输出见表 2.3 所示。

表 2.2: ALU 功能指定

1	微代码	马	ALU 功能	备注
I_5	I_4	I ₃	ALO JJIE	番任
0	0	0	R加S	R+S
0	0	1	S 减 R	S-R
0	1	0	R 减 S	R-S
0	1	1	R OR S	$R \vee S$
1	0	0	R AND S	$R \wedge S$
1	0	1	R AND S	$\overline{R} \wedge S$
1	1	0	R EX-OR S	$R \oplus S$
1	1	1	R EX-NOR S	$\overline{R \oplus S}$

表 2.3: ALU 输出目的地选择及其它功能选择

î	散代码	4	RAM	功能	Q寄存	字器功能	Y	RAM	移位器	Q移	位器
I ₈	I ₇	I ₆	移位	加载	移位	加载	输出	RAM ₀ □	RAM₃ □	Q ₀ □	Q₃ □
0	0	0	×	NONE	NONE	F→Q	F	×	×	×	×
0	0	1	×	NONE	×	NONE	F	×	×	×	×
0	1	0	NONE	F→B	×	NONE	A	×	×	×	×
0	1	1	NONE	F→B	×	NONE	F	×	×	×	×
1	0	0	右移	F/2→B	右移	Q/2→Q	F	F ₀	IN ₃	Q_0	IN ₃
1	0	1	右移	F/2→B	×	NONE	F	F ₀	IN ₃	Q_0	×
1	1	0	左移	2F→B	左移	2Q→Q	F	IN ₀	F ₃	IN ₀	Q_3
1	1	1	左移	2F→B	×	NONE	F	IN ₀	F ₃	×	Q ₃

×=不关心(无关)。在电气上,这个移位引脚是一个在内部连接到一个三态输出呈高阻状态的 TTL 输入。

左移=方向朝 MSB, 右移=方向朝 LSB。

整个 Am2901 芯片的四位输出数据 Y,也使用了两输入多路开关,以便选择是把 RAM 的 A 口还是把 ALU 的输出 (F) 作为器件的 Y 输出。这个选择也是由微指令字的 I_8 、 I_7 和 I_6 输入控制,参见表 2.3 所示。而且,数据输出 Y 具有三态输出功能,输出控制(\overline{OE})用来使能三态输出。当 \overline{OE} 为高电平(High)时,Y 输出为高阻状态。

如前所述,RAM 输入由三输入多路开关驱动,这使得 ALU 的输出(F)可以进行移位。RAM 移位器有两个口,一个标记为RAM₀,另一个为RAM₃。这两个口都有三态输出缓冲,且都回接到对应的多路开关输入。因此,在左移模式下,RAM₃输出缓冲器被使能且RAM₀多路开关的输入被使能。同理,在右移模式下,RAM₀输出缓冲器被使能且RAM₃多路开关的输入被使能。在不移位状态下,两个输出缓冲器都是高阻状态,

B=由B输入进行寻址的寄存器。

且多路开关的输入都没被选中。RAM 移位器也由微指令字中的Ig、Iz和Ia输入控制,参见表 2.3 所示。

类似地,Q 寄存器也由三输入多路开关驱动。在非移位模式下,多路开关把 ALU 数据打入 Q 寄存器。不论在左移还是右移模式下,多路开关都选择与左移或右移对应的 Q 寄存器数据。Q 寄存器也有两个口,分别标记为 Q_0 和 Q_3 。这两个口的操作与 RAM 移位器相似,而且还是由微指令字中的输入 I_8 、 I_7 和 I_6 控制,参见表 2.3 所示。

在 Am2901 芯片的内部,采用了常用的超前进位技术,因此,对多个 ALU 器件超前进位模式进行级联时,器件输出的进位产生信号 (\overline{G}) 和进位传递信号 (\overline{P}) ,可用于诸如 Am2902 一类的超前进位生成器。对于在片间采用串行进位模式时,则可以使用 Am2901 芯片产生的进位输出信号 C_{n+4} ,此信号还可用作状态寄存器进位标志输出。

此外,ALU 有另外三个用来确定状态的输出: F_3 、F=0000 (简写为 F=0,为 OC 门输出) 和 OVR (溢出)。 F_3 是 ALU 的最高有效位 (符号位),用于确定结果的正负,与 Y_3 对应且同相。F=0 输出用于判零,它是集电极开路 (OC) 输出,可以在 Am2901 芯片之间进行线或 (wire OR)。当所有的 F 输出均为低电平 (Low) 时,F=0 信号为高电平 (High)。溢出信号 (OVR) 输出用于标志超出补码数表示范围的算术运算结果。当发生溢出情况时,溢出信号 (OVR) 输出为 High,就是说,这时的 C_{n+3} 与 C_{n+4} 的数值不相同,它们之间的逻辑关系是: $OVR=C_{n+3}\oplus C_{n+4}$ 。

综上所述,总结 Am2901 芯片的逻辑图形符号如图 2.3 所示,以便于使用和记忆。




图 2.3 可编程微处理器 Am2901 的逻辑 图形符号

思考题:

若以四片可编程微处理器 Am2901 芯片,构成 16 位运算器部件(数据宽度 16 位),级联芯片之间采用串行进位方式(片内超前进位),各数据信号、控制位信号应如何连接?请作出具体的逻辑线路图。

三、运算器部件实验方式

教学机上的运算器部件实验以 Am2901 为核心,在教学机的面板上完成。实验的方式既可以是脱机运算器方式,也可以是联机运算器方式。

脱机运算器实验方式是指,运算器部件与教学机系统中 PC 机之间的正常连接关系完全脱离,实验在完全孤立出来的运算器部件上进行。此时,只能通过数据开关(SW),拨入运算的数据;通过微型开关(MicroSwitch),提供操作运算器部件运行所必需的控制信号;通过信号指示灯,观察运算结果。脱机实

验方式操作简单,实验结果清晰明了,易于理解。

如图 2.4 所示为 16 位运算器脱机实验的环境。在教学机系统中,运算器最低位的进位输入信号 Cin 左、右移位输入信号 RAM₀、 Q_0 、RAM₁₅、 Q_{15} ,如前所述由 MACH 芯片内部的 SHIFT 线路提供,此处时可以不必深究,图中左、右两侧的小长方形部分即表示 MACH 内部的线路。数据开关拨入的 16 位数据经三态门电路 (SWTOIB) 送到内部总线 IB。内部总线 IB 与运算器的数据输入端 $D_{15}\sim D_0$ 已经连接完成微型开关的不同组合(只用了其中的 23 位),完成不同的控制操作。其各控制位的信号名称在表 2.4、2.5 和表 2.6 中给出。各控制位的编码所对应的控制功能,除前述提及外,亦再次总结在表 2.7、表 2.8 表 2.9 中给出。




图 2.4 脱机运算器的实验环境

注意: 上图 2.4 中,运算器的数据输入 $D_{15}\sim D_0$,由数据开关(SWH 和 SWL)给出,而非来自微开关上的位。

表 2.4: 微型开关 SW1 MicroSwitch 的位与信号名称

T ₃	T_2	T_1	T ₀	REQ	MIO	WE	I_2	I_1	I_0	I ₈	I_7
1	2	3	4	5	6	7	8	9	10	11	12

表 2.5: 微型开关 SW2 MicroSwitch 的位与信号名称

I_6	I_5	I ₄	I_3	I	B Port (B ₃ ~B ₀)		1	A Port ($A_3 \sim A_0$)		
1	2	3	4	5	6	7	8	9	10	11	12	

表 2.6: 微型开关 SW3 MicroSwitch 的位与信号名称

SS	SST (2-0)			SSH SCI (1-0)			2 (2-	0)	DC 1 (2-0)		
1	2	3	4	5	6	7	8	9	10	11	12

表 2.7: 教学机系统脱机运算器实验中微型开关各字段的控制功能

SSH、SCI 1-0	C _{in} /Shift
000	C _{in} =0 (如: ADD、DEC)
001	C _{in} =1 (如: SUB、INC)
010	C _{in} =C (如: ADC、SBB)
100	逻辑移位
101	循环移位

表 2.8: 教学机系统脱机运算器实验中微型开关各字段的控制功能 (续 1)

40 Til		$I_8 \sim I_6$		$I_5 \sim I_3$	I_2	\sim I_0
编码	REG	Q	Y	功能	R	s
000		$F \rightarrow Q$	F	R + S	A	Q
001			F	S-R	A	В
010	$F \rightarrow B$		A	R-S	0	Q
011	$F \rightarrow B$		F	$R \vee S$	0	В
100	F/2 o B	Q/2 o Q	F	$R \wedge S$	0	A
101	F/2 o B		F	$\overline{R} \wedge S$	D	A
110	$2F \rightarrow B$	$2Q \rightarrow Q$	F	$R \oplus S$	D	Q
111	$2F \rightarrow B$		F	$\overline{R \oplus S}$	D	0

表 2.9: 教学机系统脱机运算器实验中微型开关各字段的控制功能(续 2)

SST [2-0]	С	Z	V	s	说明
000	С	Z	V	s	标志位不变
001	C_y	F=0	OVR	\mathbf{F}_{15}	ALU 标志输出
010		内部	总线		对应 IB 的位
011	0	Z	V	s	仅置C为 0
100	1	Z	V	s	仅置 C 为 1
101	RAM ₀	Z	V	s	右移操作
110	RAM ₁₅	Z	V	s	左移操作
111	Q ₀	Z	V	s	联合右移

联机运算器实验方式是指,运算器部件与教学机系统中的 PC 机保持正常连接关系,即教学机与 PC 处于联机通讯状态,在教学机可以正常执行 PC 机发出的指令的情况下,进行的以运算器为重点的实验。此时,可以通过汇编指令给出参与运算的数据,通过对指令译码后,经由控制器给出运算器运行所必需的操作控制信号,通过信号指示灯或者通过监控程序观察运算结果。与脱机实验方式相比,联机运算器实验不需要从教学机上用数据开关/微型开关来提供运算数据和控制信息。(说明:由于涉及到控制器部件,目前尚未掌握控制器提供运算控制信号的方法,因此,联机实验方式的操作及过程有一定难度。)

(1). 控制信号控制功能分配:

信号名称	具体作用	备注
A (口)	送处 ATTT 如从 用工法权衔幅作业 E.F. 的幅作物的宏友现的且	
В (口)	送给 ALU 部件,用于选择源操作数与目的操作数的寄存器编号	
т т	选择操作数来源、运算操作功能、选择操作数处理结果和运算器	
$I_8 \sim I_0$	输出内容,分成3组各3位控制码	
COL COT	用于确定运算器最低位的进位输入、移位信号的移入/移出,以及	SSH、SCI 缩写为
SSI、SST	如何处理 ALU 产生的状态标志位	SSI

(2). 开关位置

- 微型开关 (蓝色) 3 个: SW1 MicroSwitch、SW2 MicroSwitch、SW3 MicroSwitch,每个开关 12 位
- 数据开关(黑色)2个:SWH7-0、SWL7-0,每个开关8个二进制位
- 运行状态开关 (黑色) 5 个: K₄、K₃、K₂、K₁、K₀。脱机设置: 11100, 联机设置: 00110
- 开关的方向:朝上为1,朝下为0
- 微型开关与控制信号对应关系(从左到右):

	SW1 Mic	roSwitch			SW2 M	licroSwitch	SW3 MicroSwitch				
T _{3~0}	$\overline{M}R\overline{W}$	$I_{2\sim 0}$	I _{8~7}	I ₆	I _{5~3}	B PORT	A PORT	SST	SSHSCI	DC2	DC1
		8~10	11, 12	1	2~4	5~8	9~12	1~3	4~6		
未用	未用			,	•	未用	未用				

SW1 MicroSwitch

T_3	T_2	T_1	To	REQ	\overline{MIO}	\overline{WE}	I_2	I_1	I_{O}	I_8	I_7
1	2	3	4	5	6	7	8	9	10	11	12

SW2 MicroSwitch

I_6	I_5	I_4	I_3	B Port [B₃∼B₀]				A Port [A ₃ ~A ₀]				
1	2	3	4	5	6	7	8	9	10	11	12	

SW3 MicroSwitch

SST [2-0]			SSH SCI [1-0]			DC2 2-0			DC 1 2-0		
1	2	3	4	5	6	7	8	9	10	11	12