

### Компютърни архитектури CSCB008


# Приложения на комбинационните логически схеми в компютърните архитектури

доц. д-р Ясен Горбунов 2021



#### Софтуер за логически синтез и симулация


#### LogiSim - http://www.cburch.com/logisim/





#### Софтуер за логически синтез и симулация

#### Logic Friday - https://sontrak.com/





#### Съдържание

#### Елементи на микроархитектурата

Полусуматор

Пълен суматор

Суматор със знак

**Умножител** 

Мултиплексор

Демултиплексор

Декодер


част 1

част 2






#### В основата на цифровите компютри стои централния процесор CPU (Central Processing Unit)



В основата на CPU стои аритметично-логическото устройство ALU (Arithmetic-Logic Unit)



**УНИВЕРСИТЕТ** 

В основата на ALU стоят сумиращите устройства и мултиплексорите

#### Проектиране на полусуматор







таблица на истинност

Α	В	C <sub>out</sub>	Sum
0	0		
0	1		
1	0		
1	1		



#### Проектиране на полусуматор


#### Half Adder




Α	В	C <sub>out</sub>	Sum
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

$$Sum = A \oplus B$$

$$C_{out} = AB$$








#### Проектиране на пълен суматор

Full Adder



$C_{in}$	Α	В	Cout	Sum
0	0	0		
0	0	1		
0	1	0		
0	1	1		
1	0	0		
1	0	1		
1	1	0		
1	1	1		


Sum =

C<sub>out</sub> =



#### Проектиране на пълен суматор

Full Adder





C <sub>in</sub>	Α	В	C <sub>out</sub>	Sum
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

Sum = A 
$$\oplus$$
 B  $\oplus$  C<sub>in</sub>  
C<sub>out</sub> = AB + AC<sub>in</sub> + BC<sub>in</sub>




#### Проектиране на пълен суматор







#### Пълен суматор с последователен пренос – Ripple-Carry Adder



- сумирането зависи от последователното преминаване на флага за пренос през всички стъпала
- закъснение при този вид суматор

$$t_{RIPPLE} = N \cdot t_{FA}$$



#### Пълен суматор с ускорен (предвиден) пренос **Carry-Lookahead Adder – CLA**

- разделяне на суматора на блокове (обикновено 4-битови)
- генериране на два сигнала, описващи как *колона* или *блок* определят преноса С<sub>оит</sub>


$$G_i = A_i \cdot B_i$$

 $G_i = A_i . B_i$  generate (G) - ако събирането води до пренос независимо от  $C_{in}$ 

$$P_i = A_i + B_i$$

 $P_i = A_i + B_i$  propagate (P) – ако има пренос  $C_{in}$  И  $A_i = 1$  или  $B_i = 1$ 


за всеки следващ пренос С, е валидно






## Пълен суматор с ускорен (предвиден) пренос Carry-Lookahead Adder – CLA

пример за колони (3:0) пренос за блока  $G_{3:0} = G_3 + P_3 \cdot (G_2 + P_2 \cdot (G_1 + P_1 \cdot G_0))$   $P_{3:0} = P_3 \cdot P_2 \cdot P_1 \cdot P_0$   $C_i = G_{i:j} + P_{i:j} \cdot C_j$ 







3a N-bit CLA с k-bit блокове закъснението е:


$$t_{CLA} = t_{pg} + t_{pg\_block} + \left(\frac{N}{k} - 1\right) \cdot t_{AND\_OR} + k \cdot t_{FA}$$

 $t_{pg}$ : закъснение на отделните лог. елементи (gates) при генериране на  $P_i$  и  $G_i$ 

 $t_{pg\_block}$  : закъснение при генериране на  $P_{i:j}$  и  $G_{i:j}$  за k-bit блок

 $t_{
m AND\_OR}$  : закъснение от  ${
m C}_{
m in}$  към  ${
m C}_{
m out}$  през последните AND/OR лог. елементи на k-bit

CLA блок



$$t_{pg\_block} = 6 \cdot t_{pg}$$

$$t_{AND OR} = 2 \cdot t_{pg}$$



За N-bit CLA с k-bit блокове закъснението е:

$$t_{CLA} = t_{pg} + t_{pg\_block} + \left(\frac{N}{k} - 1\right) \cdot t_{AND\_OR} + k \cdot t_{FA}$$

 $t_{pg}$ : закъснение на отделните лог. елементи (gates) при генериране на  $P_i$  и  $G_i$ 

 $t_{pg\ block}$ : закъснение при генериране на  $P_{i:j}$  и  $G_{i:j}$  за k-bit блок

 $t_{
m AND\_OR}$  : закъснение от  $C_{
m in}$  към  $C_{
m out}$  през последните AND/OR лог. елементи на k-bit

CLA блок

N-битов суматор с ускорен (предвиден) пренос е много по-бърз от суматор с последователен пренос при N > 16.

Пример – сравнение на 32-bit RCA и 32-bit CLA (CLA group 4-bit) суматори.


$$t_{pg} = 100ps; t_{FA} = 300ps$$


$$t_{RCA} = 9.6 \text{ ns}$$

$$t_{CLA} = 3.3 \text{ ns}$$



#### Проектиране на пълен суматор / субтрактор






XOR – инвертиране на битове от В, при Add/Sub=0 изходът на XOR повтаря В Cin - 1) определя типа на операцията - 2) добавяне на 0 или 1



допълнителен код




#### Проектиране на пълен суматор / субтрактор - пример




$$2-4=-2$$
 $A=2_{DEC} \rightarrow 0010$ 
 $B=4_{DEC} \rightarrow 0100$ 
 $A=4 \rightarrow (1011+1=1100 \text{ Д.K.})$ 
 $A=0010$ 
 $A=4 \rightarrow B=4 \rightarrow 0011$ 
 $A=4 \rightarrow B=4 \rightarrow 0011$ 
 $A=4 \rightarrow 0$ 



#### Проектиране на пълен суматор / субтрактор - пример






4 - 4 = 0



#### Проектиране на пълен суматор със знак

ако и двата операнда притежават знак -- допълнителен код



Кодов преобразувател

B[n:0]

подаване на 0 към единия вход на пълен суматор

→ опростяване на уравненията

$C_{in}$	Α	В	C <sub>out</sub>	S			
0	0	0	0	0	89		
0	0	1	0	1			
0	1	0	0	1			
0	1	1	1	0			
1	0	0	0	1			
1	0	1	1	0			
1	1	0	1	0			
1	1	1	1	1			
$S = A \oplus B \oplus C_{in}$ $C_{out} = AB + AC_{in} + BC_{in}$							

-								
	C in	Α	В	C out	S			B 
	0	0	0	0	0			
	0	0	1	0	1			
	0	0	0	0	0	$C = D \oplus C$		<u> </u>
	0	0	1	0	1	$S=B\oplus C_{\rm in}$		
	1	0	0	0	1	$C_{out} = C_{in} \cdot B$	_	F
	1	0	1	1	0	out in 2	C <sub>out</sub>	1
	1	0	0	0	1			
	1	0	1	1	0			5

допълнителния код дава правия код!



sign=C<sub>in</sub>